具有增強電容的cmos成像器光電二極體及其製造方法
2023-10-05 17:13:04
專利名稱：具有增強電容的cmos成像器光電二極體及其製造方法
技術領域：
本發明涉及半導體光學圖像傳感器，具體地說，涉及具有深溝槽的新穎的CMOS(互補型金屬氧化物半導體)圖像傳感器光電二極體結構，沿其側壁具有二極體以增加結構的電容而不增加單元的面積。該溝槽結構可以設計為溝槽在運行復位階段被完全耗盡並由於其比常規光電二極體具有較大的電容而可以保持較多電荷。
背景技術：
CMOS圖像傳感器現在正在取代常規CCD傳感器用於需要圖像採集的應用，例如數位相機，蜂窩電話，PDA(個人數字助理)，個人計算機等。有利地，CMOS圖像傳感器通過採用已有的用於半導體器件例如光電二極體等的CMOS製造工藝以低成本製造。此外，CMOS圖像傳感器可以通過單電源運行，從而可以抑制其功耗低於CCD傳感器的功耗，還有，CMOS邏輯電路和類似邏輯處理器件可以很容易地集成在傳感器晶片中並因此縮小了CMOS圖像傳感器。
隨著CMOS成像器中的像素尺寸持續減小，以減小成本，出現了一些問題第一，由於減小的單元電容使得較小的面積減小了可以在給定單元中存儲的電子的總量。第二，較小的面積增加了單元間的串擾，因為電子擴散是形成電子從襯底的深處到光電二極體表面的輸運的主要原因。第三，因為測量到的較小量的電子和沒有縮小的噪聲源(其主要來自光電二極體和其支持電路的周圍)使得信噪比降低。最近的溝槽型CMOS成像器光電傳感器器件在美國專利Nos.6,232,626；6,500,692；2004/0195600並且還有美國專利Nos.6,611,037；6,767,759；6,730,980和6,838,742中有描述。
圖1描述了典型的具有例如在現有技術美國專利No.6,232,626中示出的溝槽型結構的光電傳感器單元10。如圖1中所示，光電傳感器單元10在包括第一導電型如p摻雜的外延層或阱表面層15的半導體襯底上形成。光電傳感器單元10包括上面的對於輻射能透明並包括多晶矽的導電層18。在導電層18和下面的摻雜擴散區20之間形成由合適的材料如SiO2形成的絕緣層22。元件25包括轉移(transfer)柵極並包括用第二導電型如n摻雜材料摻雜的擴散區20和30。根據現有工藝，摻雜擴散區20和30通過離子注入實現。擴散區30是第二導電型的浮置擴散區，可用作其它復位電晶體(沒有示出)的源極。合併的n摻雜擴散區20和p型襯底15包括用於將光子能轉變為用於光電傳感器單元像素10的聚積圖像電荷的光電二極體傳感器。
電荷轉移電晶體柵極25顯示為被薄隔離物結構23a，b包圍。與像素成像器單元相鄰形成STI區40以將單元10與相鄰的像素單元隔離。在運行中，來自像素的光聚焦在光電二極體上，其中電子在n型區20收集。在轉移柵極25運行，即，通過將電壓施加到包括，例如，n型摻雜多晶矽層或導電層70的轉移柵極開啟時，光生電荷24從電荷聚積n型摻雜區20通過轉移器件表面溝道16轉移到浮置擴散區30，如，摻雜n+型，如箭頭A所示。
儘管顯示提供與在襯底上佔用可比面積的平面光電傳感器元件相比增加的表面面積，因此顯示出較高的電荷容量和提高的動態範圍，具有一些缺陷，具體地說，是因為圖1的該現有技術光電傳感器單元教導與物理邊界，例如溝槽壁，STI氧化物結構以及襯底的表面相鄰形成電荷收集區。
因此，這些溝槽型CMOS成像器光電傳感器器件的特徵是存在大的暗電流，如，漏電流，其在像素上沒有光時將像素電容放電。在像素輸出處測量暗電流取決於光電二極體，電晶體以及像素中的互連性。沒有一個上面提到的現有技術的參考方法會因此隔離電荷收集區，並不會影響暗電流的性能。
非常需要提供具有在深溝槽的側壁上形成的光電探測器二極體，產生集電極隔離以及因此簡化工藝的CMOS成像器。
非常需要提供具有在深溝槽的側壁上形成的光電探測器二極體的CMOS成像器，光電二極體因此通過增加光電二極體的電容而不增加單元尺寸或單元漏電顯示出增加的電子容量。
發明內容
因此，本發明的一個目的是提供具有在深溝槽的側壁上形成的光電探測器二極體，產生集電極隔離並因此簡化工藝的CMOS圖像傳感器。
本發明的另一個目的是提供具有在深溝槽的側壁上形成的光電探測器二極體的CMOS成像器，光電二極體具有通過增加光電二極體的電容而不增加單元尺寸或單元漏電得到的增加的電子容量。
根據本發明的一個方面，提供了包括與物理邊界(如，襯底表面，例如溝槽的上表面或側壁/底部)隔離的非橫向(如，縱向)收集區的像素傳感器單元。在本發明的實施例中，在第一導電型(p型)的襯底中形成溝槽；包圍溝槽壁形成第二導電型(n型)的第一摻雜層以形成收集區；在第一摻雜層和溝槽壁之間形成第一導電型(p型)的第二摻雜層，以及在與第二摻雜層耦合的襯底的表面上形成第一導電型的第三摻雜層，其中第二和第三摻雜層形成用於傳感器單元的「釘扎層」並將收集區(如，第一摻雜層)與溝槽壁和襯底表面隔離。
有利地，將深溝槽光電二極體收集區(如，第一摻雜區)與像素傳感器單元的溝槽壁和襯底表面隔離可以實現在相同或較小的釘扎電壓下改進的暗電流性能。
一些實施例描述了包括具有表面的半導體襯底的像素傳感器單元結構；襯底中形成的光敏元件具有非橫向設置的電荷收集區，非橫向電荷收集區與包括襯底表面的物理邊界完全隔離。光敏元件包括在第一導電型材料的襯底中形成的具有側壁的溝槽；與至少一個側壁相鄰形成的第二導電型材料的第一摻雜層；以及在第一摻雜層和至少一個溝槽側壁之間形成並在襯底的表面形成的第一導電型材料的第二摻雜層，第二摻雜層將第一摻雜層與至少一個溝槽側壁和所述襯底表面隔離。
在其它實施例中，提供了包括橫向設置的電荷收集區的附加光敏元件，其中橫向設置的電荷收集區包括接觸第一光敏元件的非橫向設置的電荷收集區的第二導電型材料的第一層的第二導電型材料層。該第二導電型材料層位於在襯底表面形成的第一導電型材料的第二摻雜層下面。
根據該其它實施例，與轉移柵極器件相鄰形成附加光敏元件，轉移柵極器件用於將來自附加光敏元件的橫向設置的電荷收集區的電荷載流子和來自光敏元件的非橫向設置的電荷收集區的電荷載流子經過柵極溝道轉移到已形成的擴散區。光敏元件的非橫向設置的電荷收集區的第一層的第二導電型材料具有一定濃度，以使光敏元件在附加光敏元件的橫向設置的電荷收集區聚積的電荷載流子耗盡之前完全耗盡聚積的電荷載流子。
根據本發明的另一個方面，提供了製造包括具有非橫向設置的電荷收集區的光敏元件的像素傳感器單元的方法。該方法包括以下步驟在第一導電型材料的襯底中形成溝槽凹槽，溝槽具有側壁和底部部分；用具有第二導電型材料的材料填充溝槽凹槽；從填充的溝槽材料向外擴散第二導電型材料到包圍溝槽側壁和底部的襯底區以形成非橫向設置的電荷收集區；除去填充的溝槽材料以提供溝槽凹槽；用具有第一導電型材料的材料填充溝槽凹槽；形成具有第一導電型材料的表面注入層，表面注入層在溝槽的任意一側形成；其中溝槽型光敏元件的收集區由向外擴散的第二導電型材料形成並與襯底表面隔離。
另一步驟從填充的溝槽材料向外擴散第一導電型材料以在包圍溝槽側壁和底部的襯底區中和光敏元件的非橫向設置的電荷收集區之間形成第一導電型材料層。
在另一實施例中，形成具有電荷收集區的第二光敏元件，電荷收集區橫向設置，並與第一光敏元件的非橫向設置的電荷收集區相鄰。該步驟使在具有第一導電型材料的表面注入層的下面注入第二導電型材料，其中注入的第二導電型材料形成與襯底表面隔離的電荷收集區。
通過下面參考附圖的詳細描述，本發明的目的，特徵以及優點對本領域的技術人員將變得顯而易見，其中圖1通過截面圖示出了根據現有技術包括光電二極體元件的CMOS圖像傳感器10；圖2通過截面圖示出了根據本發明的第一實施例包括光電二極體元件120的CMOS圖像傳感器單元100；圖3通過截面圖示出了根據本發明的第二實施例包括光電二極體元件220的CMOS圖像傳感器單元200；圖4A-4H示出了根據本發明的第一實施例形成溝槽光電二極體元件的工藝步驟；以及圖5A-5D示出了根據本發明的第二實施例形成溝槽光電二極體元件的工藝步驟。
具體實施例方式
圖2通過截面圖描述了根據本發明的第一實施例包括光電傳感器元件120(如，光電二極體)的CMOS圖像傳感器單元100。儘管為了示例性的目的只描述了一個CMOS圖像傳感器單元100，可以理解描述的像素單元結構預期包括具有通過沒有示出的像素選擇電路尋址的像素的行和列的安排成行和列的像素陣列。該像素陣列中的每個單元通過未在附圖中示出的淺溝槽隔離(STI)結構與相鄰單元隔離。
如圖2所示，在第一導電型，典型地p型矽的半導體襯底105上形成包括溝槽型光電二極體元件120的CMOS圖像傳感器單元100。然而，襯底105可以是包括，例如，Si、SiGe、SiC、SiGeC、GaAs、InP、InAs以及其它III-V化合物半導體，II-V化合物半導體，或多層半導體，例如絕緣體上矽(SOI)，絕緣體上矽碳(SiCOI)或絕緣體上矽鍺(SGOI)的體半導體。為了描述的目的，襯底105是第一導電型的含矽半導體襯底，如，用p型摻雜劑材料，例如硼或銦(用於III-V半導體的鈹或鎂)輕摻雜到範圍在，例如，1e14到1e16cm-3之間的標準濃度。
光電傳感器器件本身，如，光電二極體120，包括用第一導電型材料，如，p型多晶矽115填充的溝槽結構121，並包括穿過形成包圍溝槽121的p型邊界層118的溝槽邊界向外擴散的p型摻雜劑材料。與p型區118相鄰並在其周圍緊接形成典型地第二導電型的非橫向(如，縱向)收集區，如，n型摻雜層112。在運行中，光生載流子在p型襯底的光有源收集區106中產生並在包圍p型多晶矽填充的溝槽121的n型區112中收集。包圍溝槽的n型摻雜區112直接與轉移柵極耦合。也就是，如圖2所示，與光電二極體元件120相鄰形成轉移柵極125，其用於將光生電荷從光電二極體元件120的電荷聚積n型摻雜區112穿過溝道160轉移到浮置擴散區140，如，最近的光電傳感器單元設計中的摻雜n+型。
參考圖2，本發明的光電傳感器(光電二極體)元件120的特徵是電荷收集區112與物理邊界，如，上襯底表面或溝槽表面的側壁/底部隔離。例如，在本發明的第一實施例中，形成p型表面層130a，b，其對於傳感器單元起到釘扎層的作用，並將收集區112與表面邊界隔離。而且，穿過溝槽邊界向外擴散並形成p型邊界層118的p型摻雜劑材料將收集區112與溝槽側壁和底部表面邊界隔離。如圖中所示，表面層130b典型地比130a摻雜的低和淺。
圖3通過截面圖示出了根據本發明的第二實施例包括光電傳感器元件220(如，光電二極體)的CMOS圖像傳感器單元200。
儘管為了示例性的目的只描述了一個CMOS圖像傳感器單元200，可以理解描述的像素單元結構預期包括具有通過沒有示出的像素選擇電路尋址的像素的行和列的安排成行和列的像素陣列。
如圖3中所示，CMOS圖像傳感器單元200包括第一常規光電二極體250並相鄰光電二極體250形成的第二溝槽型光電二極體元件220。如圖3所示，第一常規光電二極體250橫向地(水平地)取向並與溝槽型光電二極體元件220相鄰，以使常規光電二極體250的電荷收集區與溝槽型光電二極體元件220的電荷收集區連接。第一橫向光電二極體250和第二溝槽型光電二極體220在第一導電型，典型地p型矽的半導體襯底205上形成，如在第一實施例中，並在p型表面層230a，b的下面，用於增強隔離。如將要詳細描述，根據本發明的第二實施例的傳感器單元結構220的總電容增加而沒有增加光電二極體的面積。
第二光電傳感器器件本身，如，光電二極體220，包括用第一導電型材料，如，p型多晶矽215填充的溝槽結構221，並包括穿過形成包圍溝槽221的p型邊界層218的溝槽邊界向外擴散的p型摻雜劑材料。與p型區218相鄰並在其周圍緊接形成典型地第二導電型的非橫向(如，縱向)收集區，如，n型摻雜層212。
在運行中，光生載流子在p型襯底的光有源收集區206中產生，並在形成光電二極體250的n型摻雜區中和在包圍p型多晶矽填充的溝槽221的n型區212中收集。形成光電二極體250的n摻雜區將其收集的電荷和從包圍溝槽的n型摻雜區212收集的電荷直接耦合到轉移柵極。也就是，如圖3所示，與光電二極體元件250相鄰形成轉移柵極225，其用於將光生電荷從電荷聚積n型摻雜光電二極體250和光電二極體元件220的電荷聚積n型摻雜區212穿過溝道260轉移到浮置擴散區240，如，最近的光電傳感器單元設計中的摻雜n+型。
如本發明的第一實施例中，第二實施例的光電傳感器(光電二極體)元件220的特徵是將電荷收集區212和250與物理邊界，例如，上襯底表面或溝槽表面的側壁/底部隔離。例如，在本發明的第二實施例中，形成p型表面層230a，b，其對於傳感器單元起到釘扎層的作用，並將收集區212，250與表面邊界隔離。如圖3中所示，在轉移柵極下形成的p型層230b的深度比p型層230b的剩餘部分淺。而且，穿過溝槽邊界向外擴散並形成p型邊界層218的p型摻雜劑材料將收集區212與溝槽側壁和底部表面邊界隔離。根據本發明的第二實施例，釘扎電位由光電二極體的參數決定。而且，溝槽光電二極體元件220被設計為在橫向光電二極體250之前完全耗盡。也就是，n型電荷收集區212的摻雜水平低於橫向光電二極體250的n型電荷收集區的摻雜水平。
通過圖4A-4E描述了製造本發明的第一和第二實施例的溝槽型光電二極體結構120，220的方法300。通常，根據本發明的方法，如圖4A中所示，在第一導電型(如，p型)的襯底中形成溝槽321。為了描述的目的，襯底305是第一導電型的含矽半導體襯底，如，用p型摻雜劑材料，例如硼或銦(用於III-V半導體的鈹或鎂)輕摻雜到範圍在，如，1e14原子/cm3到1e16原子/cm3之間的標準濃度。接著，使用標準處理技術，在襯底中形成溝槽凹槽321。也就是，利用溝槽光刻，施加、構圖並顯影光致抗蝕劑掩膜(沒有示出)以暴露用於形成溝槽蝕刻的開口區。隨後，穿過掩膜中的開口執行蝕刻工藝，如反應離子蝕刻以形成延伸至襯底表面下面的深度為約0.2μm到6μm的溝槽凹槽321。可以理解開口的溝槽的形狀可以是縱向的(類似盒狀)，或錐形，或類似「v」形。在圖4B中示出的第二步驟中，溝槽凹槽321用由第二導電型材料，如，n型摻雜劑材料摻雜的材料331填充。為了解釋的目的，該玻璃材料包括用於n型摻雜材料的PSG(磷矽玻璃)，並由公知的CVD工藝在溝槽內沉積，或可選地使用SOG(玻璃上旋塗)工藝。在沉積n型摻雜玻璃材料後，執行回蝕刻或化學機械平面化技術除去任何多餘的PSG填充材料並平面化襯底表面。然後，如圖4C中所示，實施熱處理，如退火，將n型摻雜劑從玻璃源331驅入溝槽壁中。具體地說，來自PSG溝槽填充331的n型雜質向外擴散到包圍溝槽側壁和底部的襯底區以形成所得光電二極體元件的n型光生載流子收集區312。n型光生載流子收集區312的厚度範圍在20nm和400nm之間，並包括濃度範圍在1×1016原子/cm3和1×1018原子/cm3之間的n型載流子。接著，如，通過選擇性氫氟酸(HF)蝕刻，或潛在地氟基REI(反應離子蝕刻)工藝，或幹和溼工藝的結合，蝕刻掉PSG溝槽填充331，以產生圖4C中描述的結構。現在開口的光電傳感器器件溝槽321此時再次用由第一導電型材料原位摻雜的多晶矽如p型多晶矽315填充，任何多餘的多晶Si材料315由CMP平面化，如圖4D中所示。
相對於如圖2中描述的只具有縱向光電二極體的本發明的第一實施例，繼續如現在參考圖4E-4H描述的工藝。此時，完成了獨特的縱向光電二極體工藝。現在繼續只具有很少的特例的標準CMOS處理的工藝。工藝包括隔離步驟，如，形成溝槽340a，340b以變成(SROX或STI)隔離結構345a，345b，如圖4F所示，隨後進行Nwell，Pwell注入和其它阱注入。附加形成p型摻雜材料層330a，330b。例如，用於轉移柵極的Vt調整(tailor)注入包括注入p型摻雜材料以形成圖4F中的層330b。優選地，用於轉移柵極的Vt調整注入的摻雜劑濃度典型地大於1e16原子/cm3。隨後進行柵極處理，延伸，和源極/漏極注入340，如圖4H中所示。此時，典型地在CMOS成像器處理中，還執行釘扎層的注入。
現在參考圖4G，其詳細描述了表面處理和光刻步驟後生成的結構，光刻步驟用於施加表面氧化物層348(典型地是氧化物，例如，SiO2或類似介質氧化物，氮化物或氮氧化物)，其將合適地被構圖並蝕刻以形成轉移柵極介質，以及如，多晶矽材料的柵極導電層或柵極層疊325。如公知的，轉移柵極包括在絕緣柵極介質層72，如，二氧化矽或氮化矽上面的摻雜層或導體層，如摻雜的多晶矽，鎢或其它合適的材料，並包括如圖1中所示的絕緣側壁隔離物23a，b。
現在參考圖4H，詳細描述了將p型摻雜劑材料注入到結構的表面以形成p型表面注入層330a′，即，使電子遠離表面產生/複合位置的步驟。該步驟典型地在源極/漏極注入步驟(不久之前或之後)執行。該步驟將摻雜劑材料注入到與在330a′示出的表面位置對應的在先前光刻步驟(沒有示出)中形成的開口處的襯底表面上。優選地，在合適的能量和濃度中注入p型摻雜劑材料以確保對於下面的輕摻雜襯底的電導率。P型表面層330a的厚度範圍在10nm和200nm之間並優選地具有大於1×1018原子/cm3的濃度以確保收集區與表面和隨後形成的轉移柵極器件隔離。
相對於具有橫向和縱向光電二極體的本發明的第二實施例(在圖2中描述)，圖5A和5B中示出了在施加如參考圖4E-4G描述的相似的處理步驟後形成的所得光電傳感器單元結構。圖5A-5D詳細描述了在完成縱向光電二極體處理(具有多晶矽導體415)後執行的方法步驟。這些步驟包括在隔離層開始的標準的CMOS成像器處理步驟，隨後進行N光電二極體注入，Nwell，Pwell，和其它阱注入，柵極處理，延伸，源極/漏極注入，和釘扎層注入等……如工業標準的CMOS成像器工藝流程中完成的。例如，如圖5A中所示，描述了在形成溝槽(如，STI)隔離結構445a，445b，以及注入p型摻雜材料層430a，430b後所得的結構。例如，對轉移柵極的Vt調整注入包括注入p型摻雜材料以形成圖5A中的層430b。之後，如圖5B中所示，描述了在執行其它表面處理和光刻步驟後生成的結構，光刻步驟用於施加表面氧化物層448(典型地是氧化物，例如，SiO2或類似介質氧化物，氮化物或氮氧化物)，其將合適地被構圖並蝕刻以形成轉移柵極介質，以及在絕緣柵極介質層上面的摻雜層或導體層，如，摻雜多晶矽，鎢或其它合適的材料的柵極導體層或柵極層疊325。橫嚮導電二極體和轉移柵極工藝將按照標準CMOS成像器工藝流程執行。因此，如圖5C中所示，描述了N光電二極體注入450，如圖5D中描述的延伸，以及源極/漏極注入440。此時，典型地在CMOS成像器處理中，還執行了釘扎層注入。
應該理解在第一和第二實施例中，作為在隨後的CMOS成像器處理流程中持續使用的熱積累的結果，將光電二極體器件暴露於適量的溫度，其適於使原位摻雜的第一導電型材料，如，p型多晶矽315的第二向外擴散在各自的第一n型摻雜區112，212和溝槽底部/側壁之間形成本發明的各自的光電二極體100，200的向外擴散的p型層118(圖2)和向外擴散的p型層218(圖3)。如圖2和圖3中描述的本發明的實施例中所示，在襯底的表面上形成的第一導電型的各自的摻雜表面層130a，130b和230a，230b與各自的光電二極體100，200的向外擴散的p型層118，218耦合，以使它們形成用於傳感器單元的「釘扎層」並將收集區(如，第一n型摻雜層)與溝槽壁和襯底表面隔離。
可以理解形成各自的光電二極體100，200的第二向外擴散層118，218的附加步驟使層118，218中的向外擴散的第一導電型(p型)材料的濃度大於形成各自的光生載流子收集區112，212的各自的向外擴散的第二導電型(n型)材料的濃度。
本發明的CMOS光電傳感器單元的優勢包括1)增加了單元容量；2)被完全耗盡的能力；3)釘扎結構(沒有與n型摻雜劑相鄰的氧化物界面)；4)減小了串擾(也就是，深溝槽結構製造了在矽中深處的橫向場，其優選地收集接近該單元產生的電荷(並且相鄰單元也將優選地收集它們的電荷))；5)不增加達到較高容量需要的單元面積(如果通過使光電二極體變大來設計增加容量，其會發生)；6)少量增加暗電流(也就是，如果通過增加摻雜劑濃度來設計增加容量，暗電流的增加會很大)；以及，7)釘扎電位沒有改變(如果通過增加摻雜劑濃度來設計增加容量，其會發生)。
如所述，在沒有增加光電二極體的面積的前提下增加了結構的總電容。釘扎電位任由電流光電二極體的參數決定。參考本發明的第二實施例，如圖2中所示，溝槽光電二極體220具有該n型摻雜劑濃度並在運行中合適的偏置以確保其在縱向光電二極體250耗盡前完全耗盡，即，將所有電子從深溝槽光電二極體220的轉移柵極中驅出。如技術人員所意識的，在由浮置擴散提供的穿過轉移柵極的釘扎電壓下完全耗盡n型摻雜區212以切斷暗電流。釘扎光電二極體被視為「釘扎」，因為在完全耗盡光電二極體時光電二極體中的電位被釘扎為恆定值Vp。
儘管已經示出和描述了本發明的優選實施例，當然，可以理解在不脫離本發明的精神的前提下可以在形式和細節上進行許多變化和修改。因此，本發明旨在不限於描述和示出的特定的形式，而應該認為涵蓋落入所附權利要求書的範圍的所有的修改。
權利要求
1.一種像素傳感器單元，包括半導體襯底，具有表面；光敏元件，在具有非橫向設置的電荷收集區的襯底中形成；所述非橫向電荷收集區與包括所述襯底表面的物理邊界完全隔離。
2.根據權利要求1的像素傳感器單元，其中所述光敏元件包括溝槽，具有側壁，在第一導電型材料的所述襯底中形成；第二導電型材料的第一摻雜層，與至少一個所述側壁相鄰形成；以及第一導電型材料的第二摻雜層，在所述第一參雜層和所述至少一個溝槽側壁之間形成以及在所述襯底的表面形成，所述第二摻雜層將所述第一摻雜層與所述至少一個溝槽側壁和所述襯底表面隔離。
3.根據權利要求1的像素傳感器單元，其中在所述襯底的所述表面形成的所述第一導電型材料的所述第二摻雜層在所述溝槽的任意一側形成。
4.根據權利要求2的像素傳感器單元，其中所述溝槽還包括底部，所述第一摻雜層與所述底部相鄰形成。
5.根據權利要求4的像素傳感器單元，其中所述第二摻雜層在所述第一摻雜層和所述溝槽的所述底部之間形成。
6.根據權利要求5的像素傳感器單元，還包括附加光敏元件，其橫向設置並與具有所述非橫向設置的電荷收集區的所述光敏元件相鄰。
7.根據權利要求6的像素傳感器單元，其中所述附加光敏元件包括橫向設置的電荷收集區，其包括所述第二導電型材料層，所述第二導電型材料層接觸所述光敏元件的所述非橫向設置的電荷收集區的所述第二導電型材料的所述第一層，並位於在所述襯底表面形成的所述第一導電型材料的所述第二摻雜層的下面。
8.根據權利要求7的像素傳感器單元，其中所述附加光敏元件與轉移柵極器件相鄰形成，所述轉移柵極器件將來自所述附加光敏元件的所述橫向設置的電荷收集區的電荷載流子和來自所述光敏元件的所述非橫向設置的電荷收集區的電荷載流子經過柵極溝道轉移到已形成的擴散區，所述光敏元件的所述非橫向設置的電荷收集區的所述第一層的所述第二導電型材料具有一定濃度，以使所述光敏元件在所述附加光敏元件的所述橫向設置的電荷收集區聚積的電荷載流子耗盡之前完全耗盡聚積的電荷載流子。
9.根據權利要求7的像素傳感器單元，其中在所述襯底表面形成的所述第一導電型材料的所述第二摻雜層包括所述傳感器單元的釘扎層。
10.一種像素傳感器單元，包括半導體襯底，具有表面；第一光敏元件，在具有非橫向設置的電荷收集區的襯底中形成；第二光敏元件，與接觸所述第一光敏元件相鄰，所述第二光敏元件具有與所述第一光敏元件的所述非橫向設置的電荷收集區接觸的橫向設置的電荷收集區；其中所述第一和第二光敏元件的所述橫向設置的和非橫向設置的電荷收集區與包括所述襯底表面的物理邊界完全隔離。
11.根據權利要求10的像素傳感器單元，其中所述第一光敏元件包括溝槽，具有側壁，在第一導電型材料的所述襯底中形成；第二導電型材料的第一摻雜層，與至少一個所述側壁相鄰形成；以及第一導電型材料的第二摻雜層，在所述第一參雜層和所述至少一個溝槽側壁之間形成以及在所述襯底的表面形成，所述第二摻雜層將所述第一摻雜層與所述至少一個溝槽側壁和所述襯底表面隔離。
12.根據權利要求11的像素傳感器單元，其中在所述襯底的所述表面形成的所述第一導電型材料的所述第二摻雜層在所述溝槽的任意一側形成。
13.根據權利要求11的像素傳感器單元，其中所述第二光敏元件的所述橫向設置的電荷收集區包括第二導電型材料的摻雜層，與所述第一光敏元件的第二導電型材料的所述第一摻雜層相鄰並接觸形成，並在所述襯底表面形成的所述第一導電型材料的所述第二摻雜層的下面。
14.根據權利要求13的像素傳感器單元，其中所述溝槽還包括底部，所述第一摻雜層與所述底部相鄰形成。
15.根據權利要求13的像素傳感器單元，其中所述第二摻雜層在所述第一摻雜層和所述溝槽的所述底部之間形成。
16.根據權利要求13的像素傳感器單元，其中所述第二光敏元件與轉移柵極器件相鄰形成，所述轉移柵極器件將來自所述第二光敏元件的所述橫向設置的電荷收集區的電荷載流子和來自所述第一光敏元件的所述非橫向設置的電荷收集區的電荷載流子經過柵極溝道轉移到已形成的擴散區，所述第一光敏元件的所述非橫向設置的電荷收集區的所述第一層的所述第二導電型材料具有一定濃度，以使所述光敏元件在所述第二光敏元件的所述橫向設置的電荷收集區聚積的電荷載流子耗盡之前完全耗盡聚積的電荷載流子。
17.根據權利要求13的像素傳感器單元，其中在所述襯底表面形成的所述第一導電型材料的所述第二摻雜層包括所述傳感器單元的釘扎層。
18.一種製造包括具有非橫向設置的電荷收集區的光敏元件的像素傳感器單元的方法，所述方法包括以下步驟在第一導電型材料的襯底中形成溝槽凹槽，所述溝槽具有側壁和底部部分；用具有第二導電型材料的材料填充所述溝槽凹槽；從所述填充的溝槽材料向外擴散第二導電型材料到包圍所述溝槽側壁和底部的所述襯底區以形成所述非橫向設置的電荷收集區；除去所述填充的溝槽材料以提供所述溝槽凹槽；用具有第一導電型材料的材料填充所述溝槽凹槽；形成具有第一導電型材料的表面注入層，所述表面注入層在所述溝槽的任意一側形成；其中所述溝槽型光敏元件的收集區由所述向外擴散的第二導電型材料形成並與所述襯底表面隔離。
19.根據權利要求18的方法，還包括以下步驟從所述填充的溝槽材料向外擴散第一導電型材料，以在包圍所述溝槽側壁和底部的襯底區中和所述光敏元件的所述非橫向設置的電荷收集區之間形成第一導電型材料層。
20.根據權利要求19的方法，其中所述形成表面注入層的步驟包括在所述溝槽的任意一側將第一導電型摻雜劑材料注入所述襯底結構的所述表面，其中所述表面注入層與在所述襯底區中形成的所述第一導電型材料層耦合。
21.根據權利要求20的方法，還包括以下步驟形成具有橫向設置和與所述光敏元件的所述非橫向設置的電荷收集區相鄰的電荷收集區的附加光敏元件。
22.根據權利要求21的方法，其中所述形成附加光敏元件的步驟包括以下步驟在具有所述第一導電型材料的所述表面注入層的下面注入第二導電型材料，所述注入的第二導電型材料形成與襯底表面隔離的所述電荷收集區。
23.根據權利要求22的方法，其中所述表面注入層形成所述傳感器單元的釘扎層。
24.根據權利要求22的方法，還包括以下步驟與所述附加光敏元件相鄰形成轉移柵極器件，所述轉移柵極器件用於將來自所述附加光敏元件的所述橫向設置的電荷收集區的電荷載流子和來自所述光敏元件的所述非橫向設置的電荷收集區的電荷載流子經過柵極溝道轉移到已形成的擴散區；其中所述光敏元件的所述非橫向設置的電荷收集區的所述第一層的所述第二導電型材料具有一定濃度，以使所述光敏元件在所述附加光敏元件的所述橫向設置的電荷收集區聚積的電荷載流子耗盡之前完全耗盡聚積的電荷載流子。
全文摘要
本發明提供了具有表面的半導體襯底的像素傳感器單元；在襯底中形成的光敏元件具有與包括襯底表面的物理邊界隔離的非橫向設置的電荷收集區。光敏元件包括在第一導電型材料的襯底中形成的具有側壁的溝槽；與至少一個側壁相鄰形成第二導電型材料的第一摻雜層；以及在第一摻雜層和至少一個溝槽側壁之間並在襯底的表面形成第一導電型材料的第二摻雜層，第二摻雜層將第一摻雜層與至少一個溝槽側壁和襯底表面隔離。在其它實施例中，提供了附加光敏元件，包括接觸光敏元件的非橫向設置的電荷收集區的橫向設置的電荷收集區並在襯底表面形成的摻雜層下面。
文檔編號H01L21/822GK101022118SQ200710005579
公開日2007年8月22日 申請日期2007年2月13日 優先權日2006年2月14日
發明者J·J·埃利斯-莫納漢, D·J·皮爾森, J·W·阿基森, D·L·羅傑斯, M·D·亞費 申請人:國際商業機器公司