一種柵極結構、tft器件及顯示裝置的製作方法
2023-10-11 11:04:14 1
專利名稱：一種柵極結構、tft器件及顯示裝置的製作方法
技術領域：
本實用新型涉及顯示技術領域，尤其涉及一種柵極結構、薄膜電晶體(TFT)器件及顯示裝置。
背景技術：
薄膜電晶體液晶顯示器(TFT-LCD)因其體積小、功耗低、無輻射等特點，在當前的平板顯示器市場佔據了主導地位。TFT-LCD是由陣列玻璃基板和彩膜玻璃基板對盒形成的，在陣列玻璃基板中相互交叉地配置定義像素區域的柵極線和數據線，在各像素區域中配置像素電極和TFT器件。 應用時，將驅動信號施加到柵極線上來驅動像素電極，並將數據信號通過數據線輸出到像素電極。在彩膜玻璃基板上配置黑底，使得光不能透過除像素電極以外的區域，在各像素區域配置濾色層，在此基礎上再配置公共電極。在陣列玻璃基板和彩膜玻璃基板之間充入液晶，通過上述加載驅動信號和數據信號的像素電極的電壓控制液晶的偏轉，從而調整光線的強弱，配合彩膜玻璃基板的功能，顯示出圖像。TFT-IXD的像素結構包括形成於玻璃基板上的TFT器件，如圖I所示，所述TFT器件包括與柵極引線為一體的柵極(Gate)4、形成於柵極上的半導體有源層(圖中未示出)、形成於有源層上的源漏電極(S/D)(源極I、漏極2)、形成於源漏電極之間的導電溝道3，其中，漏極2連接像素電極，通過施加驅動電壓到柵極，產生場效應現象，吸引半導體有源層的自由載流子到導電溝道3處，使得導電溝道3處的載流子達到一定濃度，在源極I施加信號電壓時，源漏電極之間可以導通形成源漏電流。現有的柵極(Gate)圖案其結構如圖2所示，全部區域均為實心結構，該柵極結構中除導電溝道3處襯墊(PAD)區域發揮實際的正效應外，其它區域的存在反而會導致後續成膜漏極時，Gate 4與漏極2之間的交疊電容CeD過大，助長了 V-Block不良的發生率。如圖I所示，常規情況下，通過將漏極2上與柵極4重合的部分設計得比較細小，以此來避免電容CeD過大，而這樣卻會使得漏極2電阻稍大，不僅降低了像素電壓，而且增加了信號傳輸的延遲時間。現有的柵極(Gate)圖案結構應用於OLED等其他顯示裝置時，也會出現上述問題。
實用新型內容有鑑於此，本實用新型的主要目的在於提供一種一種柵極結構、TFT器件及顯示裝置，能夠在減小TFT的漏極與柵極間交疊電容CeD的同時，降低V-Block不良(MURA)的發生率和減小漏極電阻。為達到上述目的，本實用新型的技術方案是這樣實現的本發明提供了一種柵極結構，所述柵極結構包括漏極基底區域，所述漏極基底區域具有中空結構。在上述方案中，所述漏極基底區域的中空結構內設置有虛擬(Du_y)圖案，所述Dummy圖案與所述柵極結構上的其它部分之間存在空隙。在上述方案中,所述Dummy圖案為至少一個。在上述方案中，所述Dummy圖案為兩個以上,各所述Dummy圖案之間的間隔相同。在上述方案中，各所述Dummy圖案形狀相同且間隔相同的空隙。本發明還提供了一種TFT器件，所述TFT器件包括柵極、源極和漏極，所述柵極的結構為上述的任一種方案中的柵極結構。本發明還提供了一種顯示裝置，所述顯示裝置包括上述的TFT器件。本實用新型的柵極結構中，漏極基底區域具有中空結構，可以減小柵極與漏極之間重疊面積，從而減小TFT器件上漏極與柵極間的交疊電容CeD，進而降低V-Block MURA的 發生率，提高了顯示裝置的良率。此外，漏極基底區域的中空結構內設置有虛擬(Dmnmy)圖案，為漏極的構築提供了較為富餘的基底，更有利於載流子的注入，減小了漏極電阻，提高了開態電流I ;並且，還利於後續薄膜的晶格排布，預防斷層發生，有效降低工藝的難度，為鍍膜工藝中提供了有利條件，保證薄膜的質量及TFT器件的性能。
圖I為現有TFT的結構示意圖；圖2為現有TFT中的柵極結構示意圖；圖3為本實用新型提供的柵極結構示意圖。附圖標記說明I、源極；2、漏極；3、導電溝道；4、柵極；5、源極基底區域；6、溝道基底區域；7、漏極基底區域；8、Drnnmy圖案。
具體實施方式
經過大量測量發現，V-Block的發生與對位情況(overlay)之間存在聯繫；並且，如果overlay受到影響,會導致V-Block的發生率升高。而降低像素的躍變電壓AVp的絕對值，可以增加像素電壓和彩膜上公共電壓之間的壓差，提高液晶偏轉幅度，對於因各液晶層垂直對位的影響會化解到比較小的水平，繼而降低V-Block發生率。根據下述式⑴可知，減小漏極與柵極之間的交疊電容CeD，可以使像素的躍變電壓Λ Vp的絕對值變小，也就是說，減小電容CeD可以降低V-Block的發生率。AVV =(1-c^c Won _ Voff )
cGD+Cs+Clc( I )其中，Cs為存儲電容、Clc為液晶的電容，Von為開態電壓，Voff為關態電壓,均為固定值。本實用新型的一種柵極結構，如圖3所示，所述柵極結構上包括漏極基底區域7，所述漏極基底區域7具有中空結構。此外，所述柵極結構還包括源極基底區域5、溝道基底區域6以及GATE線區域，其中，源極基底區域5為柵極上與源極重疊的區域，在柵極結構的外側；漏極基底區域7為柵極上與漏極重疊的區域，在柵極結構的最內側；所述溝道基底區域6為柵極上與導電溝道重疊的區域，在所述源極基底區域5與所述漏極基底區域7之間；GATE線區域為柵極引線。[0027]如圖3所示，所述柵極結構還可以在所述漏極基底區域5的中空結構內設置有Dummy圖案8,所述Dummy圖案與所述柵極結構的其它部分之間存在空隙。所述Dummy圖案可以為一個、兩個或多個，尺寸及形狀可以根據實際需要來確定。如果是兩個或多個Du_y圖案，則各Du_y圖案之間均存在空隙。所述多個Du_y圖案可以呈周期性分布，也就是說，各Dummy圖案形狀相同、間隔相同的空隙,且各Dummy圖案均不與GATE線接觸。通過上述的方案，可以減小柵極與漏極之間重疊區域的面積，從而降低柵漏之間的電容CeD，進而降低V-Block MURA的發生率，提高了產品的良率；同時，同時為漏極的構築提供了較為富餘的基底，更有 利於載流子的注入，並且漏極上與柵極重疊的部分可以增大寬度，減小漏極電阻，有利於漏極電流傳輸，提高了開態電流Ion ;並且，Dummy的存在，又有利於後續薄膜的晶格排布，預防斷層發生，降低工藝的難度，為鍍膜工藝中提供了有利條件，保證薄膜的質量及TFT器件的性能。相應的，本實用新型還提供了一種TFT器件，該TFT器件包括柵極、漏極和源極，其中，柵極的結構與上述的柵極結構相同。此外，所述TFT器件還包括半導體有源層和導電溝道，漏極和源極設置在同一層，柵極設置在一層，半導體有源層和導電溝道位於漏極和源極所在層級與柵極所在層級之間，特殊性在於各層圖案在柵極上的豎直投影區域設置，符合圖3標註的設計要求。相應的，本實用新型還提供了一種顯示裝置，該液晶顯示器包括像素結構，該像素結構內設有上述的TFT器件。實際應用中，像素結構包括柵極線、數據線、像素電極和作為開關元件的TFT器件，柵極線和數據線交錯形成像素，像素電極連接所述TFT器件的漏極，所述TFT器件的柵極連接所述柵極線，在所述柵極線上加載驅動信號時，在TFT器件的源極施加驅動電壓時，TFT器件的源漏電極之間導通形成源漏電流。所述顯示裝置可以為液晶面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。以上所述，僅為本實用新型的較佳實施例而已，並非用於限定本實用新型的保護範圍。
權利要求1.一種柵極結構，其特徵在於，所述柵極結構包括漏極基底區域，所述漏極基底區域具有中空結構。
2.根據權利要求I所述的柵極結構，其特徵在於，所述漏極基底區域的中空結構內設置有虛擬Du_y圖案，所述Du_y圖案與所述柵極結構上的其它部分之間存在空隙。
3.根據權利要求2所述的柵極結構，其特徵在於，所述Dummy圖案為至少一個。
4.根據權利要求2所述的柵極結構，其特徵在於，所述Dummy圖案為兩個以上，各所述Dummy圖案之間的間隔相同。
5.根據權利要求4所述的柵極結構，其特徵在於，各所述Dummy圖案形狀相同且間隔相同的空隙。
6.一種TFT器件，所述TFT器件包括柵極、源極和漏極，其特徵在於，所述柵極的結構為權利要求I至5任一項所述的柵極結構。
7.—種顯示裝置，其特徵在於，所述顯示裝置包括權利要求6所述的TFT器件。
專利摘要本實用新型公開了一種柵極結構、TFT器件及顯示裝置，涉及顯示技術領域。所述柵極結構包括漏極基底區域，所述漏極基底區域具有中空結構。所述TFT器件包括上述的柵極結構，所述顯示裝置包括上述的TFT器件，本實用新型可以減小柵極與漏極之間重疊面積，從而減小TFT器件上漏極與柵極間的交疊電容CGD，進而降低V-Block MURA的發生率，提高了顯示裝置的良率。
文檔編號H01L29/423GK202662608SQ20122025520
公開日2013年1月9日 申請日期2012年5月31日 優先權日2012年5月31日
發明者史大為, 郭建 申請人:北京京東方光電科技有限公司