抑制pmos器件閾值電壓漂移的方法
2023-10-11 12:41:39 2
抑制pmos器件閾值電壓漂移的方法
【專利摘要】本發明公開了一種抑制PMOS器件閾值電壓漂移的方法，包括步驟：在柵極多晶矽中進行硼離子注入；在柵極多晶矽的表面形成金屬矽化鎢；在金屬矽化鎢中進行硼離子注入。本發明方法通過在金屬矽化鎢生長之後，採用硼離子注入向金屬矽化鎢進行硼摻雜，使金屬矽化鎢的硼摻雜濃度接近或達到硼原子在金屬矽化鎢中的固溶度，由於金屬矽化鎢中硼摻雜濃度已經達到或接近最大值，故能夠防止在後續熱過程中柵極多晶矽中的硼向柵極多晶矽和金屬矽化鎢的接觸表面擴散，降低了硼原子在金屬矽化鎢中聚集的風險，從而有效抑制PMOS器件的閾值電壓漂移。
【專利說明】抑制PMOS器件閾值電壓漂移的方法
【技術領域】
[0001]本發明涉及一種半導體集成電路製造工藝方法，特別是涉及一種抑制PMOS器件閾值電壓漂移的方法。
【背景技術】
[0002]現有工藝中，為了方便於NMOS器件集成，PMOS器件的柵極多晶矽採用和NMOS器件的柵極多晶矽相同的摻雜條件，即都為N型摻雜且都要求重摻雜，PMOS器件的柵極多晶娃N型摻雜後,必須在溝道區形成一 P型埋溝(buried channel)才能解決N型柵極多晶娃造成的閾值電壓(Vt)較高的問題，P型埋溝的引入又會產生較大的漏電流問題。為了解決現有PMOS器件的埋溝引起的較高的Vt和較大的漏電流的問題，現有技術中採用P型硼雜質來對PMOS器件的柵極多晶矽進行P型摻雜並且為重摻雜，即NMOS器件的柵極多晶矽形成N型摻雜的結構、PMOS器件的柵極多晶矽形成P型摻雜的結構，這樣才能降低PMOS器件的P型柵極多晶矽和矽襯底上的溝道區之間的接觸勢，能達到降低PMOS器件的閾值電壓和漏電的作用。但是由於NMOS器件和PMOS器件要集成在一起，故要保證NMOS器件的柵極和PMOS器件的柵極能夠實現良好的接觸，由於P型柵極多晶矽和N型柵極多晶矽之間存在接觸問題，所以現有技術中採用在P型柵極多晶矽和N型柵極多晶矽上都分別形成金屬矽化鎢(WSI,Tungsten Polycide)來實現NMOS器件的柵極和PMOS器件的柵極的良好的接觸連接。
[0003]PMOS器件的柵極多晶矽採用硼摻雜以及形成金屬矽化鎢後，由於硼在金屬矽化鎢與多晶矽中溶解度大致為100:1，這樣容易受後續熱處理的影響，導致硼穿越金屬矽化鎢和柵極多晶矽的界面，進入到金屬矽化鎢中並在金屬矽化鎢中聚積，即最後會產生PMOS器件的柵極多晶娃耗盡(Poly Depletion Effects),從而造成PMOS器件的閾值電壓漂移。如圖1所示，在矽襯底101上形成有柵氧化層102，以及柵極多晶矽層103和金屬矽化鎢104，其中柵極多晶矽層103中注入有P型硼雜質，該結構在進行後續熱處理後，由於硼的在金屬矽化鎢104中的溶解度更大，故硼雜質會穿透到金屬矽化鎢104中，柵極多晶矽層103的硼雜質會大大減少，這樣就會是最後形成的PMOS器件的閾值電壓漂移。
[0004]為了克服上述硼穿透到金屬矽化鎢中的情況發生，如圖2所示，現有一種工藝方法是在柵極多晶矽層103進行硼摻雜後，在柵極多晶矽層103的表面形成一層鈦和氮化鈦(Ti/TiN)的阻擋層105，再在阻擋層105上形成金屬矽化鎢104，其中在金屬矽化鎢104上的氮化矽層106為隔離保護層。即現有方法利用阻擋層105來阻止柵極多晶矽103中的硼雜質在加熱後向金屬矽化鎢104中滲透聚集。雖然上述方法能夠抑制柵極多晶矽耗盡發生，但是新引入的鈦很容易在後續的柵極多晶矽的再氧化(Re-oxidation)工藝被氧化而發生膨脹，最後造成球形凸起(pilling)，這會對柵極結構的形貌影響很大，不利於器件的性能穩定。同時，鈦的引入，也對工藝線上的產品存在金屬離子汙染的風險。
【發明內容】
[0005]本發明所要解決的技術問題是提供一種抑制PMOS器件閾值電壓漂移的方法，能抑制PMOS器件的柵極多晶矽中的硼穿透到金屬矽化鎢中，使PMOS器件的閾值電壓穩定。
[0006]為解決上述技術問題，本發明提供的抑制PMOS器件閾值電壓漂移的方法包括如下步驟:
[0007]步驟一、在矽襯底上形成柵極多晶矽後，進行第一次硼離子注入，該第一次硼離子注入將硼離子注入到所述柵極多晶矽中並使所述柵極多晶矽呈P型摻雜結構。
[0008]步驟二、在第一次硼離子注入後的所述柵極多晶矽的表面形成金屬矽化鎢。
[0009]步驟三、進行第二次硼離子注入，該第二次硼離子注入將硼離子注入到所述金屬矽化鎢中並使所述金屬矽化鎢中的硼的摻雜濃度達到或接近硼在所述金屬矽化鎢的固溶度；由第二次硼離子注入後的所述金屬矽化鎢和所述柵極多晶矽組成所述PMOS器件的柵極。
[0010]進一步的改進，步驟一中的第一次硼離子注入的注入能量為3KeV?8KeV，注入劑量為 lE14cm 2 ?lE16cm 2。
[0011]進一步的改進，步驟三中的第二次硼離子注入的能量為3KeV?15KeV，注入劑量為 lE15cm2 ?5E15cm2。
[0012]進一步的改進，在步驟三的第二次硼離子注入之後，還包括在所述金屬矽化鎢的表面形成氮化娃的工藝。
[0013]本發明方法通過在金屬矽化鎢生長之後，採用硼離子注入向金屬矽化鎢進行硼摻雜，使金屬矽化鎢的硼摻雜濃度接近或達到硼原子在金屬矽化鎢中的固溶度，由於金屬矽化鎢中硼摻雜濃度已經達到或接近最大值，故能夠防止在後續熱過程中柵極多晶矽中的硼向柵極多晶矽和金屬矽化鎢的接觸表面擴散，降低了硼原子在金屬矽化鎢中聚集的風險，從而有效抑制PMOS器件的閾值電壓漂移。
【專利附圖】
【附圖說明】
[0014]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0015]圖1是現有PMOS器件帶有金屬矽化鎢和多晶矽層的柵極結構；
[0016]圖2是現有PMOS器件帶有金屬矽化鎢、阻擋層和多晶矽層的柵極結構；
[0017]圖3是本發明實施例方法的流程圖；
[0018]圖4A-圖4D是本發明實施例方法各步驟中器件結構圖。
【具體實施方式】
[0019]如圖3所示，是本發明實施例方法的流程圖；本發明實施例抑制PMOS器件閾值電壓漂移的方法包括如下步驟:
[0020]步驟一、如圖4A所示，在矽襯底I依次形成柵極氧化層2和柵極多晶矽3，在形成所述柵極多晶矽3後，進行第一次硼離子注入，該第一次硼離子注入將硼離子注入到所述柵極多晶矽中並使所述柵極多晶矽呈P型摻雜結構。所述第一次硼離子注入的注入能量為3KeV ?8KeV，注入劑量為 IEHcnT2 ?lE16cnT2。
[0021]步驟二、如圖4A所示，在第一次硼離子注入後的所述柵極多晶矽3的表面形成金屬矽化鎢4。[0022]步驟三、如圖4B所示，進行第二次硼離子注入，該第二次硼離子注入將硼離子注入到所述金屬矽化鎢4中並使所述金屬矽化鎢4中的硼的摻雜濃度達到或接近硼在所述金屬矽化鎢4的固溶度.由第二次硼離子注入後的所述金屬矽化鎢4和所述柵極多晶矽3組成所述PMOS器件的柵極。所述第二次硼離子注入的能量為3KeV?15KeV，注入劑量為lE15cm2 ?5E15cm2。
[0023]如圖4C所示，在第二次硼離子注入之後的所述金屬矽化鎢4的表面形成氮化矽5，該氮化矽5用於對柵極進行隔離保護。
[0024]如圖4D所示，採用光刻刻蝕工藝依次對所述氮化矽5、所述金屬矽化鎢4、所述柵極多晶矽3和柵極氧化層2進行刻蝕形成柵極結構圖形。
[0025]之後在PMOS器件的柵極的側面形成側牆，並在所述柵極兩側的所述矽襯底I中形成PMOS器件的源漏區。
[0026]PMOS器件一般和NMOS器件集成在一起形成，在形成NMOS器件的區域中，NMOS器件的柵極多晶矽採用N型摻雜，在柵極多晶矽上也形成有金屬矽化鎢。PMOS器件和NMOS器件集成在一起時，通過金屬矽化鎢實現器件之間的柵極的連接。
[0027]以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
【權利要求】
1.一種抑制PMOS器件閾值電壓漂移的方法，其特徵在於，包括如下步驟: 步驟一、在矽襯底上形成柵極多晶矽後，進行第一次硼離子注入，該第一次硼離子注入將硼離子注入到所述柵極多晶矽中並使所述柵極多晶矽呈P型摻雜結構； 步驟二、在第一次硼離子注入後的所述柵極多晶矽的表面形成金屬矽化鎢； 步驟三、進行第二次硼離子注入，該第二次硼離子注入將硼離子注入到所述金屬矽化鎢中並使所述金屬矽化鎢中的硼的摻雜濃度達到或接近硼在所述金屬矽化鎢的固溶度；由第二次硼離子注入後的所述金屬矽化鎢和所述柵極多晶矽組成所述PMOS器件的柵極。
2.如權利要求1所述的抑制PMOS器件閾值電壓漂移的方法，其特徵在於:步驟一中的第一次硼離子注入的注入能量為3KeV?8KeV，注入劑量為lE14cm_2?lE16cm_2。
3.如權利要求1所述的抑制PMOS器件閾值電壓漂移的方法，其特徵在於:步驟三中的第二次硼離子注入的能量為3KeV?15KeV，注入劑量為lE15cnT2?5E15cm_2。
4.如權利要求1所述的抑制PMOS器件閾值電壓漂移的方法，其特徵在於:在步驟三的第二次硼離子注入之後，還包括在所述金屬矽化鎢的表面形成氮化矽的工藝。
【文檔編號】H01L21/28GK103681341SQ201210356394
【公開日】2014年3月26日 申請日期:2012年9月21日 優先權日:2012年9月21日
【發明者】陳瑜, 馬斌, 陳華倫, 羅嘯 申請人:上海華虹宏力半導體製造有限公司