像素結構及其製作方法與流程
2023-10-23 12:06:07 2
本發明關於一種像素結構及其製作方法，尤指一種具有高解析度的像素結構及其製作方法。
背景技術：
隨著顯示科技的進步，市場上對於顯示面板具有高畫質的需求日益漸增。然而，為了製作出高解析度的顯示面板，每一像素區所佔的面積需越小越好，但目前受限於製程能力，電極與導線的寬度以及彼此之間的間距無法進一步縮短，使得像素區所佔的面積不易縮小，進而限制了顯示面板的解析度。有鑑於此，如何在有限的製程能力下有效地縮小每一像素區所佔的面積，確實是產業界亟待解決的一項課題。
技術實現要素：
本發明的目的之一在於提供一種可以突破製程極限的高解析度的像素結構及其製作方法。
本發明的一實施例提供一種像素結構設置於基板上並包括圖案化半導體層、柵極絕緣層、第一金屬層、第一絕緣層、第二金屬層、第二絕緣層、第三金屬層、第三絕緣層以及像素電極。圖案化半導體層設置於基板上，而柵極絕緣層設置於圖案化半導體層上。第一金屬層設置於柵極絕緣層上，其中第一金屬層具有至少一柵極線及至少一柵極，且柵極與柵極線電性連接。第一絕緣層設置於第一金屬層上。第二金屬層設置於第一絕緣層上，其中第二金屬層具有至少一第一資料線、至少一源極及至少一第一漏極，其中第一資料線與源極電性連接，第一資料線與第一漏極電性分離，且第一漏極在第一方向上與第一資料線之間具有第一距離D1。第二絕緣層設置於第二金屬層上，其中第二絕緣層至少具有一圖案化開口對應第一漏極設置，且圖案化開口的面積實質上大於第一漏極的面積。第三金屬層具有至少一第二漏極與第一漏極電性連接，第二漏極對應圖案化開口設置於第一漏極上，且第二漏極在第一方向上與第一資料線之間具有第二距離D2，且第二距離D2實質上小於第一距離D1。第三絕緣層設置於第三金屬層上，以及像素電極設置於第三絕緣層上，且像素電極與第二漏極電性連接。
本發明的另一實施例提供一種像素結構設置於基板上並包括圖案化半導體層、柵極絕緣層、第一金屬層、第一絕緣層、第二金屬層、第二絕緣層、第三金屬層、第三絕緣層以及像素電極。圖案化半導體層設置於基板上，柵極絕緣層設置於圖案化半導體層上，以及第一金屬層設置於柵極絕緣層上，其中第一金屬層具有至少一柵極線及至少一柵極，且柵極與柵極線電性連接。第一絕緣層設置於第一金屬層上，第二金屬層設置於第一絕緣層上，其中第二金屬層具有至少一漏極、至少一第一源極與至少一第二源極，其中第一源極及第二源極在第一方向上互相併排設置，且第一源極及第二源極在第一方向上具有第一距離D1。第二絕緣層設置於第二金屬層及第一絕緣層上，其中第二絕緣層具有多個圖案化開口，且圖案化開口分別對應第一源極及第二源極設置。第三金屬層設置於第二金屬層、第二絕緣層及第一絕緣層上並對應圖案化開口設置，且第三金屬層具有至少一第一資料線、至少一第二資料線、至少一第三源極及至少一第四源極，其中第一資料線及第二資料線在第一方向上分別對應圖案化開口設置，並互相平行設置於第一絕緣層上，第三源極及第四源極對應圖案化開口分別設置於第一源極及第二源極上，且第三源極在第一方向上與第四源極之間具有第二距離D2，且第一距離D1實質上大於第二距離D2。第三絕緣層設置於第三金屬層上，以及像素電極設置於第三絕緣層上，且像素電極與漏極電性連接。
附圖說明
圖1為本發明像素結構的第一實施例的俯視示意圖。
圖2為圖1所示像素結構沿著剖面線A-A』的剖面示意圖。
圖3為圖1所示像素結構沿著剖面線B-B』及C-C』的剖面示意圖。
圖4與圖5為像素結構的第一實施例的製作方法的製程示意圖。
圖6為本發明像素結構的第二實施例的俯視示意圖。
圖7為圖6所示像素結構沿著剖面線D-D』及E-E』的剖面示意圖。
圖8為本發明像素結構的第三實施例的俯視示意圖。
圖9為圖8所示像素結構沿著剖面線F-F』及G-G』的剖面示意圖。
圖10與圖11為像素結構的第三實施例的製作方法的製程示意圖。
圖12為本發明像素結構的第四實施例的俯視示意圖。
圖13為圖12所示像素結構沿著剖面線H-H』及I-I』的剖面示意圖。
【符號說明】
1、2 像素結構
100 基板
102 圖案化半導體層
104 重摻雜區
106 通道區
108 輕摻雜區
110 柵極絕緣層
112 緩衝層
114 第一金屬層
116 柵極線
118 柵極
120 第一絕緣層
122 第二金屬層
124 第二絕緣層
126 圖案化開口
128 第三金屬層
130 第三絕緣層
132 像素電極
134 共通電極
136 第四絕緣層
138 遮蔽金屬
140 分支
D 漏極
D1 第一距離
D2 第二距離
Da 第一漏極
Db 第二漏極
DL1 第一資料線
DL2 第二資料線
P 距離差
R 比值
S 源極
Sa 第一源極
Sb 第二源極
Sc 第三源極
Sd 第四源極
V1 第一接觸洞
V2 第二接觸洞
V3 第三接觸洞
W1 第一線寬
W2 第二線寬
X 第一方向
Y 第二方向
Z 垂直投影方向
具體實施方式
為使熟悉本發明所屬技術領域的一般技術人員能更進一步了解本發明，下文特列舉本發明的較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成的功效。
請參考圖1至圖3，圖1為本發明像素結構的第一實施例的俯視示意圖，圖2為圖1所示像素結構沿著剖面線A-A』的剖面示意圖，以及圖3為圖1所示像素結構沿著剖面線B-B』及C-C』的剖面示意圖。為了突顯本實施例的像素結構1的特色，圖1僅繪出圖案化半導體層102、第一金屬層114、第二金屬層122、第三金屬層128以及遮蔽金屬138，而圖3省略繪示第三絕緣層、像素電極、第四絕緣層及共通電極。如圖1至圖3所示，本實施例的像素結構1設置於基板100上，像素結構1包括圖案化半導體層102、柵極絕緣層110、第一金屬層114、第一絕緣層120、第二金屬層122、第二絕緣層124、第三金屬層128、第三絕緣層130。圖案化半導體層102設置於基板100上，本實施例的圖案化半導體層102的形狀為U字形，且材料為多晶矽，但不以此為限。圖案化半導體層102的材料可為其它適合的半導體，例如其它矽基半導體(例如非晶矽、微晶矽)，氧化物半導體(例如氧化銦鎵鋅(IGZO)或其它適合的氧化物半導體材料)或其它適合的半導體材料。圖案化半導體層102包括三個重摻雜區104、兩個通道區106及四個輕摻雜區108。通道區106分別位於兩個重摻雜區104之間，且輕摻雜區108分別設置於通道區106與重摻雜區104之間。圖案化半導體層102的兩端各為一重摻雜區104並分別作為漏極摻雜區與源極摻雜區。此外，圖案化半導體層102與基板100之間可選擇性地設置緩衝層112，其材料包括氧化矽、氮化矽、氮氧化矽或其他絕緣材料，且緩衝層112可為單層結構或複合層結構。
柵極絕緣層110設置於圖案化半導體層102上，且第一金屬層114設置於柵極絕緣層110上。柵極絕緣層110可包括單層結構或複合層結構，其材料可包括無機絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化石墨烯、氮化石墨烯、氮氧化石墨烯，或有機絕緣材料(例如：聚醯亞胺(polyimide,PI)、丙烯酸樹脂(Acrylic resin)、苯並環丁烯(benzocyclpbutene(BCB)或其它合適的材料)。第一金屬層114具有至少一柵極線116及至少一柵極118，且柵極118與柵極線116電性連接。本實施例的柵極線116實質上沿第一方向X延伸，且柵極118與柵極線116直接相連接，本實施例的像素結構1可包括兩個柵極118分別與兩個通道區106在垂直投影方向Z上重疊，其中垂直投影方向Z例如與基板100的表面垂直的方向。第一金屬層114的材料包括鉬(Mo)、鈦(Ti)或其它金屬材料，金屬合金例如氮化鉬(MoN)、上述材料的組合、或者其它具有低阻值的導電材料。此外，第一金屬層114可為單層結構或複合層結構。在其他實施例中，第一金屬層114也可用透明的導電材料代替。
第一絕緣層120設置於第一金屬層114上，且第二金屬層122設置於第一絕緣層120上。第二金屬層122具有至少一第一資料線DL1、至少一源極S及至少一第一漏極Da。第一資料線DL1實質上沿第二方向Y延伸，並與柵極線116相交。本實施例的第一方向X與第二方向Y具有90度的夾角，但不以此為限。源極S透過第一絕緣層120中的第一接觸洞V1與圖案化半導體層102的一端的重摻雜區104連接，而第一漏極Da透過第一絕緣層120中的第二接觸洞V2與圖案化半導體層102的另一端的重摻雜區104連接。第一資料線DL1與源極S相連接以電性連接，而第一資料線DL1與第一漏極Da則電性分離。第一漏極Da在第一方向X上與第一資料線DL1之間具有第一距離D1。此外，第一漏極Da具有一接觸端(contact，例如：第一漏極Da的頂端)覆蓋於第二接觸洞V2上，且接觸端的面積大體上與第二接觸洞V2的洞口面積相等，但不以此為限，在變化實施例中，接觸端的面積也可大於第二接觸洞V2的洞口面積。第一絕緣層120的材料可為有機絕緣材料或無機絕緣材料，且第一絕緣層120可為單層結構或複合層結構，相關材料可選自柵極絕緣層110的材料，在此不再贅述。第二金屬層122可為單層結構或複合層結構，相關材料可選自第一金屬層114的材料，在此亦不再贅述。
第二絕緣層124設置於第二金屬層122上，其中第二絕緣層124至少具有一圖案化開口126對應第一漏極Da設置，且圖案化開口126的面積實質上大於第一漏極Da的面積。換言之，第二絕緣層124並未覆蓋第一漏極Da，但其覆蓋第一資料線DL1及源極S。第三金屬層128具有第二漏極Db對應圖案化開口126設置並設置於第一漏極Da上，其中第二漏極Db覆蓋第一漏極Da的頂面以及側壁，藉此使第二漏極Db與第一漏極Da電性連接。換言之，本實施例第三金屬層128並未覆蓋源極S與第一資料線DL1。本實施例的圖案化半導體層102、柵極118、源極S、第一漏極Da與第二漏極Db構成一開關元件。此外，第二漏極Db在第一方向X上與第一資料線DL1之間具有第二距離D2，第二距離D2實質上小於第一距離D1，其中第二距離D2與第一距離D1具有一距離差P，且距離差P大於等於2微米，但不以此為限。再者，第一漏極Da具有第一線寬W1，第二漏極Db具有第二線寬W2，且第二線寬W2實質上大於第一線寬W1。在本實施例中，第二線寬W2與第一線寬W1具有比值R(例如：R＝(W2/W1))，且比值R滿足3≧R≧1.5。此外，第二絕緣層124的材料可為有機絕緣材料或無機絕緣材料，且第二絕緣層124可為單層結構或複合層結構，相關材料可選自柵極絕緣層110的材料，在此不再贅述。第三金屬層128可為單層結構或複合層結構，相關材料可選自第一金屬層114的材料，在此亦不再贅述。
如圖2所示，第三絕緣層130設置於第三金屬層128上，而像素電極132設置於第三絕緣層130上。本實施例的像素結構1另包括共通電極134與第四絕緣層136，共通電極134設置於第三絕緣層130上，像素電極132設置於第四絕緣層136上，且第四絕緣層136設置於共通電極134與像素電極132之間，但不以此為限。本實施例的像素電極132透過第三絕緣層130及第四絕緣層136中的第三接觸洞V3而與第二漏極Db電性連接，進而使得像素電極132與開關元件電性連接。第三絕緣層130與第四絕緣層136的材料可為有機絕緣材料或無機絕緣材料，且第三絕緣層130與第四絕緣層136可為單層結構或複合層結構，相關材料可選自柵極絕緣層110的材料，在此不再贅述。像素電極132與共通電極134的材料可包括透明導電材料，例如:氧化銦錫(ITO)、氧化銦鋅(IZO)、石墨烯等。在變化實施例中，像素電極132與共通電極134的上、下層設置關係可互相調換。此外，本實施例的像素結構1另包括遮蔽金屬138設置於基板100與緩衝層112之間，遮蔽金屬138可為沿第一方向X延伸的金屬線段，並在垂直投影方向Z上與圖案化半導體層102的通道區106與輕摻雜區108重疊，以避免通道區106與輕摻雜區108受到照光而影響效能。
請參考圖4與圖5，其為本發明像素結構的第一實施例的製作方法的製程示意圖，且圖4與圖5的剖面位置對應於圖3。如圖4所示，首先提供基板100，並於基板100上選擇性地形成遮蔽金屬138(未示於圖4與圖5)與緩衝層112。接著於緩衝層112上全面形成半導體材料層，並通過圖案化製程(例如光刻暨蝕刻製程)形成圖案化半導體層102。之後，可另通過如摻雜製程或離子布植製程於圖案化半導體層102中分別形成通道區106(僅示於圖2)、輕摻雜區108(僅示於圖2)及重摻雜區104。接著，於圖案化半導體層102上形成柵極絕緣層110。此外，於柵極絕緣層110上形成第一金屬層114(僅示於圖2)，第一金屬層114可例如由光刻暨蝕刻製程以形成柵極線116與柵極118。接著，於柵極絕緣層110上形成第一絕緣層120，並例如通過光刻暨蝕刻製程於第一絕緣層120中形成第一接觸洞V1與第二接觸洞V2，分別暴露出重摻雜區104的部分頂面。然後，於第一絕緣層120上形成第二金屬層122。第二金屬層122可例如以光刻暨蝕刻製程形成源極S、第一資料線DL1與第一漏極Da，其中第二金屬層122填入第一接觸洞V1中與重摻雜區104接觸以形成源極S，且第二金屬層122另填入第二接觸洞V2中與另一重摻雜區104接觸以形成第一漏極Da，本實施例的源極S的面積大於第一接觸洞V1的開口面積，亦大於第一漏極Da的面積。
如圖5所示，接著於第二金屬層122與第一絕緣層120上形成第二絕緣層124，並可通過如光刻暨蝕刻製程於第二絕緣層124中形成圖案化開口126，其中圖案化開口126僅對應第一漏極Da的位置形成，且圖案化開口126的面積大於第一漏極Da的面積，使得第一漏極Da的一端可被圖案化開口126暴露。請參考圖3，接著形成第三金屬層128，其可填入圖案化開口126並通過如光刻暨蝕刻製程以形成第二漏極Db，其中第二漏極Db覆蓋第一漏極Da。此外，請另參考圖2，在製作完第二漏極Db之後，可於第三金屬層128上依序形成第三絕緣層130、共通電極134、第四絕緣層136與像素電極132，其中可通過如光刻暨蝕刻製程於第三絕緣層130與第四絕緣層136中形成第三接觸洞V3，並使像素電極132填入第三接觸洞V3中而與第二漏極Db連接。
根據本實施例，像素結構1具有第一漏極Da與第二漏極Db，其中第一漏極Da與第一資料線DL1皆為第二金屬層122，並可通過同一道製程一併製作，而第一漏極Da與第二漏極Db由不同金屬層所構成，並且由不同製程分別製作。藉此，第二漏極Db與第一資料線DL1可分開製作，避免受到製程能力的極限而限制第二漏極Db與第一資料線DL1之間的最小距離，進而能縮小像素區的面積並提升顯示面板的解析度。
本發明的像素結構並不以上述實施例為限。下文將依序介紹本發明的其它實施例的像素結構，且為了便於比較各實施例的相異處並簡化說明，在下文的各實施例中使用相同的符號標註相同的元件，且主要針對各實施例的相異處進行說明，而不再對重複部分進行贅述。
請參考圖6與圖7，圖6為本發明像素結構的第二實施例的俯視示意圖，而圖7為圖6所示像素結構沿著剖面線D-D』及E-E』的剖面示意圖。如圖6與圖7所示，本實施例與第一實施例不同的地方在於，圖案化半導體層102的形狀為L字形，且圖案化半導體層102的兩端在第二方向Y上分別位於柵極線116的兩側，亦即作為漏極摻雜區與源極摻雜區的兩個重摻雜區104分別位於柵極線116的兩側。換言之，本實施例的源極S與第一漏極Da及第二漏極Db亦位於柵極線116的兩側。本實施例遮蔽金屬138的形狀也為L字形，並在垂直投影方向Z上與圖案化半導體層102部分重疊。此外，本實施例的第一金屬層114另包括連接於柵極線116且沿著第二方向Y延伸的分支140，作為本實施例的開關元件的柵極118，其中分支140在第一方向X上設置於第二漏極Db與第一資料線DL1之間。必需說明的是，柵極線116與第一資料線DL1相交，則相交處的柵極線116也作為本實施例的開關元件的柵極118(如圖所示)，其下方的圖案化半導體層102可參考第一實施例，不再贅述。本實施例各元件的材料、相對位置等其餘特徵以及製作方法可參考第一實施例，不再贅述。
請參考圖8與圖9，圖8為本發明像素結構的第三實施例的俯視示意圖，而圖9為圖8所示像素結構沿著剖面線F-F』及G-G』的剖面示意圖。如圖8與圖9所示，本實施例的第二金屬層122與第三金屬層128和第一實施例具有不同的圖案，其中第二金屬層122具有至少一漏極D、至少一第一源極Sa與至少一第二源極Sb，而第三金屬層128具有至少一第三源極Sc及至少一第四源極Sd。其中，漏極D、至少一第一源極Sa與至少一第二源極Sb相互分隔開來，且第三源極Sc及至少一第四源極Sd相互分隔開來。如圖8所示，其繪示了沿著第一方向X相鄰設置的兩個像素區，各像素區的漏極D分別透過第二接觸洞V2與對應的圖案化半導體層102的重摻雜區104電性連接，右側像素區的第一源極Sa透過第一接觸洞V1與對應的圖案化半導體層102的重摻雜區104電性連接，而左側像素區的第二源極Sb透過另一第一接觸洞V1與另一圖案化半導體層102的重摻雜區104電性連接。再者，第一源極Sa及第二源極Sb在第一方向X上並排設置，且第一源極Sa及第二源極Sb在第一方向X上具有第一距離D1。此外，第一源極Sa與第二源極Sb分別具有接觸端(例如：頂端)覆蓋對應的第一接觸洞V1，且接觸端的面積大體上與第一接觸洞V1的洞口面積相等，但不以此為限。
本實施例第二絕緣層124的圖案化開口126分別對應第一源極Sa及第二源極Sb設置，且圖案化開口126的面積實質上大於第一源極Sa及第二源極Sb的面積。換言之，第二絕緣層124並未覆蓋第一源極Sa及第二源極Sb，但其覆蓋漏極D。第三金屬層128的第三源極Sc及第四源極Sd對應圖案化開口126分別設置於第一源極Sa及第二源極Sb上，其中第三源極Sc覆蓋第一源極Sa的側壁與頂面，使得第三源極Sc電性連接於第一源極Sa，而第四源極Sd覆蓋第二源極Sb的側壁與頂面，使得第四源極Sd電性連接於第二源極Sb。第一源極Sa及第二源極Sb具有第一線寬W1，第三源極Sc及第四源極Sd具有第二線寬W2，第二線寬W2實質上大於第一線寬W1，且第二線寬W2與第一線寬W1的比值R(例如：R＝(W1/W2))，且比值R滿足3≧R≧1.5。另外，第三源極Sc在第一方向X上與第四源極Sd之間具有第二距離D2，第一距離D1實質上大於第二距離D2，其中第一距離D1與第二距離D2滿足D1≦(Q*D2)，且Q≧2。此外，圖案化開口126另分別從第一源極Sa及第二源極Sb的位置沿著第二方向Y向外延伸，以定義出資料線設置的位置。第三金屬層128另具有至少一第一資料線DL1與至少一第二資料線DL2分屬於左、右兩個像素區，其中第一資料線DL1及第二資料線DL2在第一方向X上分別對應圖案化開口126設置，並互相平行設置於第一絕緣層120上，且第一資料線DL1與第三源極Sc相連接，第二資料線DL2與第四源極Sd相連接，但至少一第一資料線DL1與至少一第二資料線DL2相互分隔開來。換言之，第一源極Sa與第三源極Sc與右側像素區的第一資料線DL1電性連接，而第二源極Sb與第四源極Sd與左側像素區的第二資料線DL2電性連接，但不以此為限。
此外，本實施例可如同第一實施例於第三金屬層128上設置第三絕緣層130、共通電極134、第四絕緣層136與像素電極132(如圖2所示)。由於本實施例並不具有第一漏極與第二漏極，因此像素電極132可透過圖2所示的第三絕緣層130與第四絕緣層136中的第三接觸洞V3與本實施例的漏極D直接連接。
請參考圖10與圖11，其為像素結構的第三實施例的製作方法的製程示意圖，且圖10與圖11的剖面位置對應於圖9。本實施例的製作方法在形成第二金屬層122前的步驟皆與第一實施例相同，在此不再贅述。如圖10所示，第二金屬層122形成於第一絕緣層120上，第二金屬層122可例如由光刻暨蝕刻製程而形成漏極D、第一源極Sa與第二源極Sb，其中第二金屬層122填入第二接觸洞V2與對應的重摻雜區104接觸以形成漏極D，且另填入不同的第一接觸洞V1並與對應的重摻雜區104接觸以分別形成第一源極Sa與第二源極Sb，其中第一源極Sa與第二源極Sb分別與兩相鄰圖案化半導體層102的重摻雜區104接觸。
如圖11所示，接著於第二金屬層122與第一絕緣層120上形成第二絕緣層124，並可通過如光刻暨蝕刻製程於第二絕緣層124中形成圖案化開口126，其中圖案化開口126對應形成於第一源極Sa與第二源極Sb的位置，且圖案化開口126的面積大於第一源極Sa與第二源極Sb的面積，使得第一源極Sa的一端與第二源極Sb的一端可分別被圖案化開口126暴露。此外，圖案化開口126另可自第一源極Sa與第二源極Sb的位置向外延伸(例如沿第二方向Y延伸)，以作為後續第一資料線DL1與第二資料線DL2形成的位置。
請參考圖9，接著形成第三金屬層128，其可填入圖案化開口126並通過如光刻暨蝕刻製程以形成第三源極Sc、第四源極Sd、第一資料線DL1與第二資料線DL2。第三源極Sc與第四源極Sd的面積大於第一源極Sa與第二源極Sb的面積，且第三源極Sc與第四源極Sd分別包覆第一源極Sa與第二源極Sb的頂面與側面。本實施例的第一資料線DL1與第二資料線DL2分別與第三源極Sc與第四源極Sd相連接，且第三源極Sc、第四源極Sd、第一資料線DL1與第二資料線DL2可由同一製程一起製作。此外，本實施例在形成第三金屬層128後的製作方法與第一實施例大致相同，並可參考圖2，差別僅在於本實施例並不具有第一漏極與第二漏極，而像素電極132填入第三接觸洞V3與漏極D連接。
根據本實施例，像素結構2具有第一源極Sa、第二源極Sb、第三源極Sc與第四源極Sd，其中第一源極Sa與第二源極Sb皆為第二金屬層122，第三源極Sc與第四源極Sd皆為第三金屬層128，且第一源極Sa及第二源極Sb與第三源極Sc及第四源極Sd由不同製程分別製作。通過第一源極Sa及第二源極Sb與第三源極Sc及第四源極Sd分開製作的設計，可以使得相鄰並排的源極之間的距離進一步縮小，而第一源極Sa及第二源極Sb可例如一像素區的源極，第三源極Sc及第四源極Sd可例如另一像素區的源極，換言之，本實施例的設計能縮小像素區的面積以及像素區之間的距離，進而提升顯示面板的解析度。
請參考圖12與圖13，圖12為本發明像素結構的第四實施例的俯視示意圖，而圖13為圖12所示像素結構沿著剖面線H-H』及I-I』的剖面示意圖。如圖12與圖13所示，本實施例與第三實施例不同的地方在於，圖案化半導體層102的形狀為L字形，且圖案化半導體層102的兩端在第二方向Y上分別位於柵極線116的兩側，亦即作為漏極摻雜區與源極摻雜區的兩個重摻雜區104分別位於柵極線116的兩側。換言之，本實施例的第一源極Sa、第二源極Sb、第三源極Sc及第四源極Sd位於柵極線116的一側，而漏極D位於柵極線116的另一側。本實施例遮蔽金屬138的形狀也為L字形，並在垂直投影方向Z上與圖案化半導體層102部分重疊。此外，本實施例的第一金屬層114另包括連接於柵極線116且沿著第二方向Y延伸的分支140，作為本實施例的開關元件的柵極118，其中分支140在第一方向X上設置於漏極D與第一資料線DL1之間。必需說明的是，柵極線116與第一資料線DL1相交，則相交處的柵極線116也作為本實施例的開關元件的柵極118(如圖所示)，其下方的圖案化半導體層102可參考第三實施例，不再贅述。本實施例各元件的材料、相對位置等其餘特徵以及製作方法可參考第三實施例，不再贅述。
綜上所述，本發明像素結構中的源極或漏極由兩不同金屬層所構成，因此可通過兩道製程製作源極或漏極。當漏極由第一漏極與第二漏極所構成時，第一資料線與第一漏極由相同金屬層構成，而第二漏極由不同於第一資料線與第一漏極的另一金屬層構成，因此第二漏極與第一資料線由不同製程所形成，此情況下第二漏極與第一資料線之間的距離無需受限於製程極限，因此可進一步縮小兩者之間的距離，以縮小像素區整體的面積並提高解析度。此外，當與第一資料線電性連接的第一源極與第三源極由不同金屬層構成，而與第二資料線電性連接的第二源極與第四源極亦由不同金屬層構成時，由於不同金屬層由不同製程所形成，因此可通過第三源極與第四源極進一步縮小兩相鄰像素區的源極之間的距離，進而可縮小像素區的面積以提高解析度。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。