一種基於FPGA的傳感器網絡SoC原型驗證平臺的製作方法
2023-10-23 17:09:57 3
專利名稱：一種基於FPGA的傳感器網絡SoC原型驗證平臺的製作方法
技術領域：
本發明屬於集成電路技術領域，涉及一種傳感器網絡SoC的原型驗證平臺，具體涉及一種基於FPGA的傳感器網絡SoC的可重用驗證平臺。
背景技術：
隨著集成電路設計技術的發展，目前已經進入系統晶片設計時代。系統晶片，也稱為SoC(System-on-Chip),是從整個系統的功能和性能出發,用軟硬體的設計和驗證方法，利用IP復用，在一個晶片上實現複雜的功能。在SoC的設計過程中，驗證為極其重要的步驟，其目的是要保證設計數據和設計規範的一致性。功能驗證在集成電路設計過程中要佔50-80%的工作量。基於原型驗證平臺的SoC驗證是一種主流的驗證方法之一。晶片原型可以採用軟原型或者虛擬原型，即將待驗證的設計對象採用軟體的形式進行表示。這種方法的仿真程度很高，但由於SoC硬體模塊數目眾多、內嵌軟體複雜， 基於軟原型或虛擬原型的驗證會變得十分緩慢，而且調試軟體極不方便。隨著FPGA技術的快速發展，其速度、規模不斷增大，成本不斷降低，使得以其為硬體載體進行晶片原型驗證成為一種重要方法。從而在系統晶片開發前期，利用FPGA提供一個可儘早仿真、驗證系統晶片的平臺，以實時的方式運行協同設計所產生的軟硬體代碼，儘早的發現系統集成過程中的問題，從而達到加快晶片的開發速度、提供成功率的目的。隨著嵌入式系統、無線通信、網絡等技術的快速發展，具有感知、計算和無線網絡通信能力的傳感器以及由其構成的無線傳感器網絡引起了人們的極大關注，低成本、小型化的無線傳感器網絡SoC需求也越來越迫切。ARM7核是ARM公司的一個成熟的IP核，基於該IP核的SoC具有穩定性高，開發能力強等優點。為了加快基於ARM7核的無線傳感器網絡SoC的設計速度，提高設計成功率，迫切需要傳感器網絡SoC的原型驗證平臺。
發明內容
本發明鑑於基於軟原型或者虛擬原型的SoC驗證速度慢，同時鑑於ARM7核的廣泛應用，提供了一種面向ARM7的、基於FPGA的傳感器網絡SoC的原型驗證平臺，為提高傳感器網絡SoC流片成功率，加快傳感器網絡SoC的開發，降低傳感器網絡SoC應用系統的開發成本提供可能。本發明通過如下技術方案實現:提供一種基於FPGA的傳感器網絡SoC原型驗證平臺，包括PC上位機、FPGA母板和可插拔式子板；FPGA母板和PC上位機連接；所述FPGA板設有子板接口、FPGA晶片、ARM7測試晶片及其他外圍電路；所述子板接口包括ADC子板接口、無線收發子板接口、模擬傳感器接口、智能傳感器接口，擴展接口 ；所述可插拔式子板包括多通道ADC子板、無線收發子板、模擬傳感器接口子板、智能傳感器接口子板；所述多通道ADC子板插在ADC子板接口內、無線收發子板插在無線收發子板接口內、模擬傳感器數據子板插在模擬傳感器接口內，智能傳感器數據子板插在智能傳感器接口內。
所述FPGA母板核心功能是模擬傳感器網絡SoC晶片的邏輯模型，對傳感器網絡SoC原型進行診斷調試，並為各個子板的互連互通提供豐富的資源接口。
所述無線收發子板用於模擬、驗證傳感器網絡SoC的無線收發模塊，包括無線ZigBee收發晶片、時鐘電路、天線，電源電路。
所述模擬傳感器接口子板用於模擬、驗證傳感器網絡SoC的模擬傳感器接口，能兼容多種模擬傳感器的數據接入，採用Ι/v變換、放大、濾波等調理電路將傳感器輸入的模擬信號做相應的變換，並傳遞給多通道ADC子板進行數模轉換。
所述智能傳感器接口子板用於模擬、驗證傳感器網絡SoC的智能傳感器接口、能接入CAN接口、SPI接口、IIC接口以及UART接口的智能傳感器信號。
所述擴展接口用於原型驗證平臺的資源擴展及調試，FPGA母板上引出了大量的FPGA的I/O 口用於功能擴展。
上述平臺的原型驗證平臺的驗證方法如下
I)模塊級驗證
驗證硬體平臺各個模塊的正確性，保證傳感器網絡SoC各個模塊工作正常、接口符合時序要求。
2)系統級驗證
通過加載編譯產生的內核文件到原型驗證系統的存儲器中，CPU就可以讀寫存儲器運行作業系統，進一步進行傳感器網絡SoC所有應用程式的原型驗證。
由於採用了上述的技術方案，本發明與現有技術相比，具有以下的優點和積極效果:本發明為採用母板加可插拔子板的傳感網SoC的原型驗證平臺，具有一定的靈活性、通用性。
圖1是本發明提供的一種基於FPGA的傳感器網絡SoC原型驗證平臺的硬體結構示意圖。
具體實施方式
下面結合具體附圖和實施案例對本發明作進一步說明。
提供一種基於FPGA的 傳感器網絡SoC原型驗證平臺，如附圖1所示，包括PC上位機、FPGA母板和可插拔式子板；FPGA母板和PC上位機連接；可插拔式子板包括多通道ADC子板、無線收發子板、模擬傳感器接口子板、智能傳感器接口子板、多通道ADC子板及無線收發子板。
所述FPGA母板上包括兩片大容量的FPGA、ARM7測試晶片、Flash存儲器、子板接口、電源管理及外圍電路，其核心功能是為傳感器網絡SoC的驗證提供一個載體，並用以模擬除ARM7核、存儲器、模擬模塊部分外的傳感器網絡SoC的邏輯模型，並對傳感器網絡SoC進行調試、診斷。
所述母板中的FPGA採用採用一片Xilinx的Spartan-6系列產品XC6SLX150，一片Xilinx的Spartan-6系列產品XC6SLX150T ；XC6SLX150用做驗證SoC晶片的邏輯模型，XC6SLX150T用做原型驗證平臺的連接與診斷。所述無線收發子板包括一片MC13202，該晶片內部集成2.4GHz射頻收發器、IEEE802.15.4MAC硬體加速器，採用SPI接口對外部通信，用以模擬、驗證傳感器網絡SoC晶片中的802.15.4中PHY/MAC協議標準。所述模擬傳感器接口子板主要用來模擬、驗證傳感器網絡SoC的模擬傳感器數據採集接口 ；該子板採集外部的溫度、壓力、光強和磁場等需要採集的物理信息，通過積分電路、放大電路的整形處理，將上述物理量轉化為系統傳感器網絡SoC能夠接受的電壓範圍，供A/D模塊採樣。所述智能傳感器接口子板實現智能傳感器接口的RS232、RS485、RS422、CAN總線等非CMOS電平和CMOS電平的轉換，從而便於將傳感器的數據和傳感器網絡SoC原型驗證平臺進行連接，並對智能傳感器接口設計進行功能驗證。所述多通道ADC子板包括一片AD7858，該晶片為八輸入的12位ADC，採用SPI接口對外部通信，用以實現內嵌ADC的模型，實現模擬傳感器信號的模數轉換。下面對母板和每個子板進行具體說明。所述FPGA母板上包括兩片大容量的FPGA、ARM7測試晶片、Flash存儲器、子板接口、串口通信接口、FPGA調試JTAG接口、SoC調試JTAG接口、時鐘及復位模塊、電源管理電路，其結構如圖1所所示。所述FPGA母板中的一片FPGA XC6SLX150用於模擬SoC晶片中的數字邏輯，包括片上總線、外設、片內靜態存儲器、時鐘復位模塊；SoC晶片邏輯模型用硬體描述語言(HDL)編寫，利用PC機上位機的經過綜合、布局布線後下載到FPGA中實現；SoC晶片中模型不能用FPGA實現的模擬外設採用可插拔式子板來實現。所述FPGA母板中的一片FPGAXC6SLX150T主要用於實現對設計內部節點的監督、診斷，運行過程中，監測點的信號值存入到與之相連的SRAM，PC機可通過PC1-E方式讀取SRAM中的信號值，從而實現了軟體讀取原型驗證平臺運行過程中的數據，增強了原 型機的診斷能力，另外還可以直接將信號導入邏輯分析儀進行分析。所示PPGA母板上CPU核原型採用ARM公司的測試晶片，模擬真實的ARM7內核的硬體行為；因為ARM CPU核的測試晶片具有ICE仿真調試接口，所以對於軟體的調試也會變得相對容易一些。所述FPGA母板上的Flash存儲器包括一片並行的Flash存儲器晶片、一片基於SPI接口的Flash存儲器晶片，用於驗證的FLASH存儲器的程序存儲和運行、數據存儲功能。所述FPGA母板的串口通信接口是一組對外串行接口，包括IIC、SP1、UART接口，實現SoC的串行接口的功能驗證；所述FPGA母板上的FPGA調試JTAG接口是一個JTAG調試埠，用於調試FPGA上的配置數據的下載和功能調試；所述FPGA母板上的SoC調試JTAG接口是一個JTAG調試埠，用於驗證傳感器網絡SoC晶片的JTAG接口功能，實現CPU核的調試、存儲器中的程序下載和讀取。所述射頻子板包括一片MCl3202、時鐘電路、天線、一組母板接口。所述母板接口為一組2*10pin的接口，該接口包括電源、復位、SP1、中斷和狀態指示。所述射頻子板的接口中的復位、SP1、中斷和狀態指示和FPGA母板上的FPGA相連，用以射頻子板和獲取內部寄存器值，實現對射頻子板的控制。所述模擬傳感器接口子板考慮現場採集信號的多樣性及各種傳感器輸出信號的差異，傳感器網絡SoC原型驗證平臺接收以下幾種傳感器輸出信號:毫伏級電壓信號輸入通道；4-20mA電流信號輸入通道；1_5V電壓信號輸入通道；一個電池電壓輸入信號通道，方便檢測系統晶片。所述模擬傳感器接口子板有一組母板接口 2*10pin，該接口包括電源、模擬信號輸入、模擬信號輸出、數字控制接口(用於運放控制)。所述模擬傳感器接口子板的接口中的模擬信號輸入和傳感器信號源相連、模擬信號輸出和多通道ADC子板的模擬輸入相連、數字控制接口和FPGA母板上的FPGA相連。
所述智能傳感器接口子板實現RS232、RS485、RS422、CAN總線的智能傳感器的電平轉換。所述智能傳感器子板包括一片MAX13223E、一片MAX14841E、一片PCA82C250 ；MAX13223E 實現 RS232 與 UART 電平的轉換，MAX14841E 實現 RS485/RS422 與 UART 電平的轉換，PCA82C250實現CAN總線的物理接口。所述智能傳感器接口子板有一組母板接口2*20pin，該接口包括電源、RS232/RS485/RS422/CAN 輸入輸出、RS232/RS485/RS422/CAN 電平轉換後的輸入輸出。所述智能傳感器接口子板的RS232/RS485/RS422/CAN信號輸入輸出和外部傳感器相連、RS232/RS485/RS422/CAN電平轉換後的輸入輸出和FPGA母板上的FPGA相連。
所述多通道ADC子板包括一片AD7858、時鐘、電源管理電路、一組母板接口。所述母板接口為一組2*10pin的接口，包括電源、SPI接口、多通道模擬輸入、控制和狀態指示。FPGA母板上的FPGA通過SPI接口來配置AD7858和獲取內部寄存器值，通過控制和狀態指示接口來啟動、停止ADC。
所述基於FPGA的傳感器網絡SoC原型驗證平臺的驗證方法如下:
I)模塊級驗證
對傳感器網絡SoC每個模塊施加激勵，驗證硬體平臺各個模塊的正確性，保證傳感器網絡SoC各個模塊工作正常、接口符合時序要求；驗證模塊功能時，先採用ARM7測試晶片進行存儲器系統的驗證，在存儲器驗證完畢後，可以針對各個外設用小程序進行指令級驗證。利用編譯好的程序加載到存儲器，運行程序，觀察CPU、存儲器和外設三者之間的數據傳輸情況，從而驗證外設的功能和性能。
2)系統級驗證
通過加載編譯產生的內核文件到原型驗證平臺FPGA母板上的存儲器後，FPGA母板上的ARM7測試晶片就可以讀寫存儲器運行作業系統，進一步進行傳感器網絡SoC所有應用程式的原型驗證；進行系統級驗證時，軟體調試環境採用ARM公司的RealView軟體進行。
最後說明的是，以上實施例僅用以說明本發明的技術方案而非限制，儘管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換 ，而不脫離本發明技術方案的宗旨和範圍，其均應涵蓋在本發明的權利要求範圍當中。
權利要求
1.一種基於FPGA的傳感器網絡SoC原型驗證平臺，包括PC上位機、FPGA母板和可插拔式子板；所述PC上位機和所述FPGA母板連接；所述FPGA板設有子板接口、FPGA晶片、ARM7測試晶片及FPGA板外圍電路；所述子板接口包括ADC子板接口、無線收發子板接口、模擬傳感器接口、智能傳感器接口、擴展接口 ；所述可插拔式子板包括多通道ADC子板、無線收發子板、模擬傳感器接口子板、智 能傳感器接口子板；所述多通道ADC子板插在ADC子板接口內、無線收發子板插在無線收發子板接口內、模擬傳感器數據子板插在模擬傳感器接口內、智能傳感器數據子板插在智能傳感器接口內； 所述FPGA母板用於模擬傳感器網絡SoC晶片的邏輯模型，並對傳感器網絡SoC原型進行診斷調試，以及為各個子板的互連互通提供豐富的資源接口 ； 所述無線收發子板用於模擬、驗證傳感器網絡SoC的無線收發模塊，其包括無線ZigBee收發晶片、時鐘電路、天線，電源電路； 所述模擬傳感器接口子板用於模擬、驗證傳感器網絡SoC的模擬傳感器接口，其兼容多種模擬傳感器的數據接入，並通過I/V變換、放大、濾波調理電路將傳感器輸入的模擬信號做相應的變換，以及傳遞給多通道ADC子板進行模數轉換； 所述智能傳感器接口子板用於模擬、驗證傳感器網絡SoC的智能傳感器接口，其接入基於CAN接口、SPI接口、IIC接口以及UART接口的智能傳感器信號； 所述擴展接口用於原型驗證平臺的資源擴展及調試，所述FPGA母板上引出大量的FPGA的I/O 口以用於功能擴展。
2.一種用於如權利要求1所述的基於FPGA的傳感器網絡SoC原型驗證平臺的驗證方法，其特徵在於，包括: (1)模塊級驗證，對傳感器網絡SoC每個模塊施加激勵，驗證硬體平臺各個模塊的正確性，保證傳感器網絡SoC各個模塊工作正常、接口符合時序要求； (2)系統級驗證，通過加載編譯產生的內核文件到原型驗證系統的存儲器中，CPU即讀寫存儲器運行作業系統，進一步進行傳感器網絡SoC所有應用程式的原型驗證。
全文摘要
一種基於FPGA的傳感器網絡SoC原型驗證平臺，包括PC上位機、FPGA母板和可插拔式子板；所述PC上位機和所述FPGA母板連接；所述FPGA板設有子板接口、FPGA晶片、ARM7測試晶片及其他外圍電路；所述子板接口包括ADC子板接口、無線收發子板接口、模擬傳感器接口、智能傳感器接口、擴展接口；所述可插拔式子板包括多通道ADC子板、無線收發子板、模擬傳感器接口子板、智能傳感器接口子板。本發明為採用母板加可插拔式子板的傳感網SoC的原型驗證平臺，能完成基於ARM7核的傳感器網絡SoC晶片的驗證，具有一定的靈活性、通用性。
文檔編號G06F11/22GK103235749SQ20131010258
公開日2013年8月7日 申請日期2013年3月26日 優先權日2013年3月26日
發明者虞致國, 顧曉峰, 胡崢, 張建國, 邵宇, 王曉澗 申請人:江南大學