在lcos中數據存儲和數據控制顯示的裝置的製作方法

2023-10-23 20:30:32 2

專利名稱：在lcos中數據存儲和數據控制顯示的裝置的製作方法
技術領域：
本發明涉及LCOS(Liquid Crystal On Silicon，即基於大規模集成電路上的液晶技術)領域，尤其涉及一種在LCOS中數據存儲和數據控制顯示的裝置。
背景技術：
液晶顯示技術發展迅速，應用領域不斷拓寬。液晶顯示的對比度和響應速度與液晶材料和液晶光電效應關係密切，在實際應用中有許多種液晶顯示方法，最常用的LCD(液晶顯示器)是TN(twisted nematic，即扭曲向列)型的液晶顯示。TN型液晶的基本原理是對偏振光的控制。當光進入TN型液晶，它的極性會隨著液晶材料扭曲。當光進入帶有電磁場的TN型液晶時，這種極性的扭曲會被破壞，通過調整電磁場的強度，從而產生灰度效應，其響應時間約為10ms。
液晶顯示與外加電壓的關係也很密切。外加電壓的大小對TN型液晶的響應至關重要，直接決定了液晶的顯示精度、顯示亮度、對比度以及液晶的整體工作。
而LCOS顯示技術是將成熟的矽工藝和液晶技術相結合，將控制電路埋入成像區下面，顯示尺寸較小，成像與周邊電路集成一體。以XGA格式(1024×768像素陣列)為例，它以32位元組為一寫周期，在32個寫周期中共寫入一行1024數據。每一周期中，數據被從左到右寫入，直到所有32個寫周期都被寫入為止。縱向共有768列，數據一行一行地被掃描進入整個存儲陣列之中。每一象素數據具有28個灰度等級，脈衝的累積效應產生出整個28個灰度等級。
如果要保證上述中液晶的顯示時間10ms，則可以得到傳輸時間。假設刷新頻率為60Hz，即每幅圖像的刷新時間為16.6ms，考慮到一些其它的損耗，傳輸時間約6ms。要實現8級的灰度，則像素數據量達到1024*768*8，傳輸速率必須達到30ns以上。如果要使圖像的顯示更平滑，更細膩，則所需灰度級數更高，數據量更多，傳輸速率必須更快。在更高精度的顯示模式下，如SXGA格式(1280×1024)，數據傳輸成為瓶頸。
目前，現有的技術中對LCOS的液晶點陣數據存儲和數據控制顯示使用了各種不同的實現電路。但由於這些實現電路不盡合理，對液晶的響應速度和晶片的工作速度提出了很高的要求，加大了硬體成本。

發明內容
本發明需要解決的技術問題是提供了一種在LCOS中數據存儲和數據顯示的裝置，旨在解決目前對液晶的響應速度和晶片的工作速度提出了很高的要求，加大了硬體成本的缺陷。
為了解決上述技術問題，本發明是通過以下技術方案實現的包括由第一反向器和第二反向器並聯組成的第一級靜態存儲結構，輸入、輸出的雙向線兩端分別為a、b，由第三反向器和第四反向器並聯組成的組成第二級靜態存儲結構，輸入、輸出的雙向線兩端分別為c、d；所述a端與第一MOS管的源極連接，所述第一MOS管的漏極與第一字選擇信號連接，柵極與行選擇信號連接；所述b端與第二MOS管的源極連接，所述第二MOS管的漏極與第二字選擇信號連接，柵極與行選擇信號連接；所述a端還與第三MOS管的柵極連接，所述第三MOS管的漏極與所述c端連接，源極與第五MOS管的漏極連接；所述第五MOS管的柵極通過與第六MOS管的柵極的耦合與控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號連接，源極通過與第六MOS管的源極的耦合接地；所述第六MOS管的漏極與第四MOS管的源極連接；所述第四MOS管的柵極與所述b端連接，漏極與所述d端連接；所述c端與第一傳輸門第二輸入端和第二傳輸門的第三輸入端耦合在一起，所述d端與第一傳輸門的第三輸入端和第二傳輸門的第二輸入端耦合在一起；所述第一傳輸門的第一輸入端與第一從外面輸入的模擬電壓連接，所述第二傳輸門的第一輸入端與第二從外面輸入的模擬電壓連接；所述第一傳輸門和第二傳輸門的輸出端耦和在一起與顯示像素的輸入端連接。
本發明還可以通過以下技術方案實現的包括由第一反向器和第二反向器並聯組成的第一級靜態存儲結構，輸入、輸出的雙向線兩端分別為a′、b′，由第三反向器和第四反向器並聯組成的組成第二級靜態存儲結構，輸入、輸出的雙向線兩端分別為c′、d′；所述a′與第10MOS管的源極連接；所述第10MOS管的柵極與第一級靜態存儲結構的行選擇信號連接，漏極與第一字選擇信號連接；所述c′與第12MOS管的源極連接；所述第12MOS管的柵極與第二級靜態存儲結構的行選擇信號連接，漏極與第一字選擇信號連接；所述b′與第11MOS管的源極連接，所述第11MOS管的柵極與第一級靜態存儲結構的行選擇信號連接，漏極與第二字選擇信號連接；所述d′與第13MOS管的源極連接，所述第13MOS管的柵極與第二級靜態存儲結構的行選擇信號連接，漏極與第二字選擇信號連接；所述a′還與第四傳輸門的第一輸入端連接；所述第四傳輸門的第二輸入端與第二顯示控制信號連接，第三輸入端與第一顯示控制信號連接；所述c′還與第五傳輸門的第一輸入端連接；所述第五傳輸門的第二輸入端與第一顯示控制信號連接，第三輸入端與第二顯示控制信號連接；所述b′還與第六傳輸門的第一輸入端連接；所述第六傳輸門的第二輸入端與第二顯示控制信號連接，第三輸入端與第一顯示控制信號連接；所述d′還與第七傳輸門的第一輸入端連接；所述第七傳輸門的第二輸入端與第一顯示控制信號連接，第三輸入端與第二顯示控制信號連接；所述第四傳輸門輸出端和第五傳輸門輸出端耦合在一起與第八傳輸門的第二輸入端以及第九傳輸門的第三輸入端連接；所述第六傳輸門輸出端和第七傳輸門輸出端耦合在一起與第八傳輸門的第三輸入端以及第九傳輸門的第二輸入端連接；所述第八傳輸門的第一輸入端與第一從外面輸入的模擬電壓連接；所述第九傳輸門的第一輸入端與第二從外面輸入的模擬電壓連接；所述第八傳輸門和第九傳輸門的輸出端耦合在一起與顯示像素的輸入端連接。
與現有技術相比，本發明的有益效果是對晶片的速度和液晶的響應時間都降低了要求，不用提高硬體成本，即可實現高解析度的顯示精度(如XGA，SXGA)。


圖1是TN液晶對外加電壓的響應關係；圖2是LCOS簡單的結構圖；圖3是產生LCOS灰度產生的電脈衝波形示意圖；圖4是本發明一個實施例；
圖5是本發明另一個實施例；其中拋光金屬反射層301二氧化矽的保護層302液晶303導電玻璃上的導電層304導電玻璃的玻璃基底305第一反向器11第二反向器12第一級靜態存儲結構1第三反向器21第四反向器22第二級靜態存儲結構2第一MOS管1001第二MOS管1002第三MOS管1003第四MOS管1004第五MOS管1005第六MOS管1006第一傳輸門10第二傳輸門20第七NMOS管101第一PMOS管102第八NMOS管201第二PMOS管202第九MOS管1009第10MOS管1010第11MOS管1011第12MOS管1012第13MOS管1013第四傳輸門40第五傳輸門50第六傳輸門60第七傳輸門70第八傳輸門80第九傳輸門90第20MOS管1020第41NMOS管401第42PMOS管402第51NMOS管501第52PMOS管502第61NMOS管601第62PMOS管602第71NMOS管701第72PMOS管702第81NMOS管801第82PMOS管802第91NMOS管901第92PMOS管902第一字選擇信號31第二字選擇信號32行選擇信號33第一級靜態存儲結構的行選擇信號331第二級靜態存儲結構的行選擇信號332控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34第一從外面輸入的模擬電壓35第二從外面輸入的模擬電壓36第一顯示控制信號37第二顯示控制信號38控制讀顯示像素值的信號39顯示像素399具體實施方式
下面結合附圖與具體實施方式
對本發明作進一步詳細描述由圖1可見液晶的扭轉角與外加電壓的有一定的關係，液晶的扭轉有一臨界電壓，在低於臨界角時液晶基本上不扭轉；這一臨界角大約為1.2V左右，在屬於臨界角時，液晶扭轉角與電壓關係呈正比例增長；在電壓高於一定電壓後，其扭轉角變化減緩；而液晶的扭轉角直接決定了光點的亮度。
由圖2可見LCOS採用多層金屬，單層矽的CMOS技術，以達到最小的幾何尺寸，其數據存儲單元採用靜態存儲結構存儲技術。最頂層的金屬是一層拋光金屬反射層301，用作光的反射；拋光是採用先進的機械化學拋光法(CMP)，來確保達到最好的平整度、反射率及均勻性。在金屬鏡面上另需加一層介質護層以增強光學反射率以達到最佳的效果。液晶303則被塗敷在二氧化矽的保護層302及導電玻璃的玻璃基底305之間，二氧化矽的保護層302同時也兼作為光的抗反層，液晶303採用真空吸入的方法被填充到導電玻璃上的導電層304與二氧化矽的保護層302之間。在LCOS技術中，導電玻璃與矽片的平行度是一個關鍵技術，它直接關係到LCOS顯示的均勻性及對比度。
液晶運作在正常的黑色背景與450C模式下。每一象素的存儲單元是字節標準靜態存儲結構，數據經由字節數據線在寫入操作時寫入到靜態存儲結構陣列鎖存器中。數據先送入緩衝寄存器，然後再一行行輸入到靜態存儲結構陣列中。
由圖3可見這是一個5位元組灰度等級的例子，共1個周期，其中前半個周期導電玻璃的電極上加負電壓，後半個周期導電玻璃的電極上加正電壓，以平衡液晶上的極性電差。這5個字節的圖形，是10101，其所轉換出來的電壓大概是完全尺度的67％。在前半周期導電玻璃電壓是低電壓，而靜態存儲結構上的脈衝是10101的正信號；在後半周期導電玻璃電壓被翻轉到高電壓，靜態存儲結構上的脈衝是10101的反信號(即01010)。
由圖4可見本發明包括由第一反向器11和第二反向器12並聯組成的第一級靜態存儲結構1，輸入、輸出的雙向線兩端分別為a、b，由第三反向器21和第四反向器22並聯組成的組成第二級靜態存儲結構2，輸入、輸出的雙向線兩端分別為c、d；所述a端與第一MOS管1001的源極連接，所述第一MOS管1001的漏極與第一字選擇信號31連接，柵極與行選擇信號33連接；所述b端與第二MOS管1002的源極連接，所述第二MOS管1002的漏極與第二字選擇信號32連接，柵極與行選擇信號33連接；所述a端還與第三MOS管1003的柵極連接，所述第三MOS管1003的漏極與所述c端連接，源極與第五MOS管1005的漏極連接；所述第五MOS管1005的柵極通過與第六MOS管1006的柵極的耦合與控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34連接，源極通過與第六MOS管1006的源極的耦合接地；所述第六MOS管1006的漏極與第四MOS管1004的源極連接；所述第四MOS管1004的柵極與所述b端連接，漏極與所述d端連接；所述c端與第一傳輸門10的第二輸入端和第二傳輸門20的第三輸入端耦合在一起，所述d端與第一傳輸門10的第三輸入端和第二傳輸門20的第二輸入端耦合在一起；所述第一傳輸門10的第一輸入端與第一從外面輸入的模擬電壓35連接，所述第二傳輸門20的第一輸入端與第二從外面輸入的模擬電壓36連接；所述第一傳輸門10和第二傳輸門20的輸出端耦和在一起與顯示像素399的輸入端連接。
所述第一傳輸門10包括第七NMOS管101和第一PMOS管102；所述第二傳輸門20包括第八NMOS管201和第二PMOS管202；所述第七NMOS管101的源極和第一PMOS管102的源極耦和在一起為所述第一傳輸門10的第一輸入端；所述第八NMOS管201的源極和第二PMOS管202的源極耦和在一起為所述第二傳輸門20的第一輸入端；所述第七NMOS管101和第二PMOS管202的柵極分別為第一傳輸門10的第三輸入端和第二傳輸門20的第二輸入端；所述第八NMOS管201和第一PMOS管102的柵極分別為第二傳輸門20的第三輸入端和第一傳輸門10的第二輸入端；所述第七NMOS管101的漏極和第一PMOS管102的漏極耦和在一起與所述第八NMOS管201的漏極和第二PMOS管202的漏極連接，以作為輸出端。
所述顯示像素399的輸出端與第九MOS管1009的源極相連；所述第九MOS管1009的柵極與控制讀顯示像素值的信號39連接，漏極與第一字選擇信號31或者第二字選擇信號32連接。
其工作原理如下由第一反向器11和第二反向器12並聯組成的第一級靜態存儲結構1，由第三反向器21和第四反向器22並聯組成的組成第二級靜態存儲結構2。當行選擇信號33＝1(「1」表示高電平)，控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34＝0時，第一字選擇信號31和第二字選擇信號32的數據將被存儲到第一級靜態存儲結構1，而第二級靜態存儲結構2裡的數據保持不變。如果控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34＝1，則第三MOS管1003和第四MOS管1004開啟，為第五MOS管1005和第六MOS管1006形成直流通路，這時存儲於第一級靜態存儲結構1的數據將被傳遞到第二級靜態存儲結構2。
而第二級靜態存儲結構2的數據則用來控制第七NMOS管101、第一PMOS管102以及第八NMOS管201、第二PMOS管202所組成的的兩個傳輸門之一的開啟，從而達到選擇第一從外面輸入的模擬電壓35或第二從外面輸入的模擬電壓36輸出驅動液晶的功能。這樣，當數據傳遞到第一級靜態存儲結構1時，第二級靜態存儲結構2中的數據保持不變，不會影響LCOS的顯示狀態。
譬如，假設原來兩個存儲結構裡存儲的分別是0和1，即a＝0，b＝1；而c＝1，d＝0，此時行選擇信號33和控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34都為0，第二傳輸門20開啟，第二從外面輸入的模擬電壓36的值被傳輸到控制顯示的顯示像素399上。
然後，第一字選擇信號31和第二字選擇信號32上傳來了『1』的數據(即第一字選擇信號31＝1、第二字選擇信號32＝0)，行選擇信號33變高，第一MOS管1001和第二MOS管1002開啟，a和b隨之變化為a＝1、b＝0。等行選擇信號33變低，a和b上即保持為這個值了。而此時控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34仍保持為低，不變。因此c和d的值不變，使得傳輸門第一傳輸門10和第二傳輸門20的狀態保持不變，仍舊是第二從外面輸入的模擬電壓36的值輸出到顯示像素399上。
接著，等一個顯示周期結束後，控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34變高，即第五MOS管1005和第六MOS管1006打開，由於a＝1，b＝0，則第三MOS管1003打開，而第四MOS管1004仍關閉。由靜態存儲結構的工作原理可知，當有且僅有一端的輸入為0時，數據可寫入靜態存儲結構中。於是c被拉為低，而d變高。c、d的變化使得第一傳輸門10和第二傳輸門20的控制狀態改變，第二傳輸門20關閉，第一傳輸門10開啟，因此第一從外面輸入的模擬電壓35的值被傳遞到顯示像素399上。
相反，如果第一級靜態存儲結構1讀入的數據是0(即a＝0，b＝1)，則第三MOS管1003關閉，第四MOS管1004開啟。當控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34變為高時，由第六MOS管1006、第四MOS管1004構成的通路打開，導致d＝0，c＝1。致使傳輸門第二傳輸門20開啟，第二從外面輸入的模擬電壓36的值被傳輸到顯示像素399上。
為了能檢測第二級靜態存儲結構2中的數據是否正確，增加了控制讀顯示像素值的信號39控制的電晶體第九MOS管1009。控制讀顯示像素值的信號39＝1時，顯示像素399與第一字選擇信號31相通，藉助讀寫第一字選擇信號31，第二字選擇信號32的靈敏放大器可得到第二級靜態存儲結構2中的數據。
在本發明中，行選擇信號33控制了外面數據到第一級靜態存儲結構1的過程，控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號34控制了數據從第一級靜態存儲結構1到第二級靜態存儲結構2的過程。
由圖5可見本發明包括由第一反向器11和第二反向器12並聯組成的第一級靜態存儲結構1，輸入、輸出的雙向線兩端分別為a′、b′，由第三反向器21和第四反向器22並聯組成的組成第二級靜態存儲結構2，輸入、輸出的雙向線兩端分別為c′、d′；所述a′與第10MOS管1010的源極連接；所述第10MOS管1010的柵極與第一級靜態存儲結構的行選擇信號331連接，漏極與第一字選擇信號31連接；所述c′與第12MOS管1012的源極連接；所述第12MOS管1012的柵極與第二級靜態存儲結構的行選擇信號332連接，漏極與第一字選擇信號31連接；所述b′與第11MOS管1011的源極連接，所述第11MOS管1011的柵極與第一級靜態存儲結構的行選擇信號331連接，漏極與第二字選擇信號32連接；所述d′與第13MOS管1013的源極連接，所述第13MOS管1013的柵極與第二級靜態存儲結構的行選擇信號332連接，漏極與第二字選擇信號32連接；所述a′還與第四傳輸門40的第一輸入端連接；所述第四傳輸門40的第二輸入端與第二顯示控制信號38連接，第三輸入端與第一顯示控制信號37連接；所述c′還與第五傳輸門50的第一輸入端連接；所述第五傳輸門50的第二輸入端與第一顯示控制信號37連接，第三輸入端與第二顯示控制信號38連接；所述b′還與第六傳輸門60的第一輸入端連接；所述第六傳輸門60的第二輸入端與第二顯示控制信號38連接，第三輸入端與第一顯示控制信號37連接；所述d′還與第七傳輸門70的第一輸入端連接；所述第七傳輸門的第二輸入端與第一顯示控制信號37連接，第三輸入端與第二顯示控制信號38連接；所述第四傳輸門40輸出端和第五傳輸門50輸出端耦合在一起與第八傳輸門80的第二輸入端以及第九傳輸門90的第三輸入端連接；所述第六傳輸門60輸出端和第七傳輸門70輸出端耦合在一起與第八傳輸門80的第三輸入端以及第九傳輸門90的第二輸入端連接；所述第八傳輸門80的第一輸入端與第一從外面輸入的模擬電壓35連接；所述第九傳輸門90的第一輸入端與第二從外面輸入的模擬電壓36連接；所述第八傳輸門80和第九傳輸門90的輸出端耦合在一起與顯示像素399的輸入端連接。
所述顯示像素399的輸出端與第20MOS管1020的源極連接；所述第20MOS管1020的柵極與控制讀顯示像素值的信號39連接，漏極與第二字選擇信號32或者第一字選擇信號31連接。
所述第四傳輸門40由第41NMOS管401和第42PMOS管402組成；所述第41NMOS管401的柵極為所述第四傳輸門40的第三輸入端，所述第42PMOS管402的柵極為所述第四傳輸門40的第二輸入端，所述第41NMOS管401和第42PMOS管402的漏極耦合在一起為所述第四傳輸門40的第一輸入端，所述第41NMOS管401和第42PMOS管402的源極耦合在一起為所述第四傳輸門40的輸出端；所述第五傳輸門50由第51NMOS管501和第52PMOS管502組成；所述第51NMOS管501的柵極為所述第五傳輸門50的第三輸入端，所述第52PMOS管502的柵極為所述第五傳輸門50的第二輸入端，所述第51NMOS管501和第52PMOS管502的漏極耦合在一起為所述第五傳輸門50的第一輸入端，所述第51NMOS管501和第52PMOS管502的源極耦合在一起為所述第五傳輸門50的輸出端；所述第六傳輸門60由第61NMOS管601和第62PMOS管602組成；所述第61NMOS管601的柵極為所述第六傳輸門60的第三輸入端，所述第62PMOS管602的柵極為所述第六傳輸門60的第二輸入端，所述第61NMOS管601和第62PMOS管602的漏極耦合在一起為所述第六傳輸門60的第一輸入端，所述第61NMOS管601和第62PMOS管602的源極耦合在一起為所述第六傳輸門60的輸出端；所述第七傳輸門70由第71NMOS管701和第72PMOS管702組成；所述第71NMOS管701的柵極為所述第七傳輸門70的第三輸入端，所述第72PMOS管702的柵極為所述第七傳輸門70的第二輸入端，所述第71NMOS管701和第72PMOS管702的漏極耦合在一起為所述第七傳輸門70的第一輸入端，所述第71NMOS管701和第72PMOS管702的源極耦合在一起為所述第七傳輸門70的輸出端；所述第八傳輸門80由第81NMOS管801和第82PMOS管802組成；所述第81NMOS管801的柵極為所述第八傳輸門80的第三輸入端，所述第82PMOS管802的柵極為所述第八傳輸門80的第二輸入端，所述第81NMOS管801和第82PMOS管802的漏極耦合在一起為所述第八傳輸門80的第一輸入端，所述第81NMOS管801和第82PMOS管802的源極耦合在一起為所述第八傳輸門80的輸出端；所述第九傳輸門90由第91NMOS管901和第92PMOS管902組成；所述第91NMOS管901的柵極為所述第九傳輸門90的第三輸入端，所述第92PMOS管902的柵極為所述第九傳輸門90的第二輸入端，所述第91NMOS管901和第92PMOS管902的漏極耦合在一起為所述第九傳輸門90的第一輸入端，所述第91NMOS管901和第92PMOS管901的源極耦合在一起為所述第九傳輸門90的輸出端；該裝置也是有由第一反向器11和第二反向器12並聯組成的第一級靜態存儲結構1，由第三反向器21和第四反向器22並聯組成的組成第二級靜態存儲結構2，但它們是並列的關係。可任選其中一套存儲結構接受外面正在傳輸來的數據，而另一套存儲結構則同時顯示上一次顯示周期傳輸來的數據。
該裝置可以通過對第一級靜態存儲結構的行選擇信號331或第二級靜態存儲結構的行選擇信號332的選通來控制數據輸入到其中的一套存儲結構(用作下一個顯示周期的輸出驅動)，通過對第一顯示控制信號37或第二顯示控制信號38的選通來選擇有哪一套存儲結構決定第一從外面輸入的模擬電壓35或第二從外面輸入的模擬電壓36輸出驅動顯示。此時兩套存儲結構的工作狀態必須配合。
假設在某個顯示周期，第一級靜態存儲結構1讀取外部傳來的數據，此時第二級靜態存儲結構2處於控制驅動狀態。等到了下一個顯示周期，則兩套存儲結構的工作狀態正好相反，第一級靜態存儲結構1用於控制驅動，第二級靜態存儲結構2讀取數據。
例如，在某個時刻，第一級靜態存儲結構的行選擇信號331和第二級靜態存儲結構的行選擇信號332都為0，第一顯示控制信號37為高，第二顯示控制信號38為0，第一級靜態存儲結構1和第二級靜態存儲結構2的數據都為1，即a』＝1，b』＝0；c』＝1，d』＝0。由於第一顯示控制信號37為高＝1，第二顯示控制信號38＝0，第四傳輸門40和第六傳輸門60開啟，第五傳輸門50和第七傳輸門70關閉，導致第九傳輸門90開啟，第二從外面輸入的模擬電壓36的值輸到顯示像素399上。
當外面的數據傳遞到這一裝置時，此時，第二級靜態存儲結構的行選擇信號332變高，選通第12MOS管1012以及第13MOS管1013兩個MOS管，則外面的數據進入第二級靜態存儲結構2。如讀入的數據為0，即第一字選擇信號31＝0，第二字選擇信號32＝1，則c』變為0，d』變為1。當第二級靜態存儲結構的行選擇信號332拉低後，這數據便保存在第二級靜態存儲結構2中。但第一顯示控制信號37和第二顯示控制信號38的值不變，依舊是第二從外面輸入的模擬電壓36驅動顯示像素399。
等到下一個顯示周期，第一顯示控制信號37變為0，第二顯示控制信號38變為1。這時，第四傳輸門40和第六傳輸門60關閉，，第五傳輸門50和第七傳輸門70開啟，並決定由第一從外面輸入的模擬電壓35或第二從外面輸入的模擬電壓36輸出給顯示像素399。同時，當外面數據再次傳遞到這一裝置時，將是第一級靜態存儲結構的行選擇信號331有效，數據將存入第一級靜態存儲結構1中。如此循環往復。
同樣，這套裝置也具有將顯示像素399讀出的功能，以測試其內部工作的正確性。
從兩個實施例可以看出本發明由兩套靜態存儲結構組成的裝置。其主要作用是能夠讓該裝置在同一時間段內同時完成數據的接收以及驅動顯示功能，即有一套靜態存儲結構用來存儲前一級電路即時傳輸過來的數據，另一套靜態存儲結構則存儲著上一顯示周期傳輸過來的數據，並依據此數據對LCOS液晶點陣所對應的像素進行驅動顯示。
這樣設計的優點是用第一套靜態存儲結構來存儲前級驅動傳輸過來的數據，另一套靜態存儲結構驅動LCOS的顯示，兩套靜態存儲結構各司其職，既能保證足夠的時間用於傳輸數據，又能保證足夠的顯示時間，對晶片的速度和液晶的響應時間都降低了要求。這樣，電路不用提高工作頻率即可實現高解析度的顯示精度(如XGA，SXGA)，節約了硬體成本。同時，大大提高了液晶的顯示亮度、對比度，改善液晶整體的工作性能。
同樣假設LCOS的顯示刷新頻率為60Hz，即每幅圖像的刷新時間約16.6ms。如果採用了上述的雙存儲結構，則顯示與傳輸時間均可輕易地達到10ms以上，解決了LCOS中液晶的響應速度的問題。
權利要求
1.一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於包括由第一反向器(11)和第二反向器(12)並聯組成的第一級靜態存儲結構(1)，輸入、輸出的雙向線兩端分別為a、b，由第三反向器(21)和第四反向器(22)並聯組成的組成第二級靜態存儲結構(2)，輸入、輸出的雙向線兩端分別為c、d；所述a端與第一MOS管(1001)的漏極連接，所述第一MOS管(1001)的源極與第一字選擇信號(31)連接，柵極與行選擇信號(33)連接；所述b端與第二MOS管(1002)的源極連接，所述第二MOS管(1002)的漏極與第二字選擇信號(32)連接，柵極與行選擇信號(33)連接；所述a端還與第三MOS管(1003)的柵極連接，所述第三MOS管(1003)的漏極與所述c端連接，源極與第五MOS管(1005)的漏極連接；所述第五MOS管(1005)的柵極通過與第六MOS管(1006)的柵極的耦合與控制第一級靜態存儲結構的信號傳輸到第二級靜態存儲結構的控制信號(34)連接，源極通過與第六MOS管(1006)的源極的耦合接地；所述第六MOS管(1006)的漏極與第四MOS管(1004)的源極連接；所述第四MOS管(1004)的柵極與所述b端連接，漏極與所述d端連接；所述c端與第一傳輸門(10)的第二輸入端和第二傳輸門(20)的第三輸入端耦合在一起，所述d端與第一傳輸門(10)的第三輸入端和第二傳輸門(20)的第二輸入端耦合在一起；所述第一傳輸門(10)的第一輸入端與第一從外面輸入的模擬電壓(35)連接，所述第二傳輸門(20)的第一輸入端與第二從外面輸入的模擬電壓(36)連接；所述第一傳輸門(10)和第二傳輸門(20)的輸出端耦和在一起與顯示像素(399)的輸入端連接。
2.根據權利要求1所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述第一傳輸門(10)包括第七NMOS管(101)和第一P MOS管(102)；所述第二傳輸門(20)包括第八NMOS管(201)和第二P MOS管(202)；所述第七NMOS管(101)的源極和第一P MOS管(102)的源極耦和在一起為所述第一傳輸門(10)的第一輸入端；所述第八NMOS管(201)的源極和第P MOS管(202)的源極耦和在一起為所述第二傳輸門(20)的第一輸入端；所述第七NMOS管(101)和第P MOS管(202)的柵極分別為第一傳輸門(10)的第三輸入端和第二傳輸門(20)的第二輸入端；所述第八NMOS管(201)和第一P MOS管(102)的柵極分別為第二傳輸門(20)的第三輸入端和第一傳輸門(10)的第二輸入端；所述第七NMOS管(101)的漏極和第一P MOS管(102)的漏極耦和在一起與所述第八NMOS管(201)的漏極和第二P MOS管(202)的漏極連接，以作為輸出端。
3.根據權利要求1所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述顯示像素399的輸出端與第九MOS管(1009)的源極相連；所述第九MOS管(1009)的柵極與控制讀顯示像素值的信號(39)連接，漏極與第一字選擇信號(31)或者第二字選擇信號(32)連接。
4.根據權利要求1所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於包括由第一反向器(11)和第二反向器(12)並聯組成的第一級靜態存儲結構(1)，輸入、輸出的雙向線兩端分別為a′、b′，由第三反向器(21)和第四反向器(22)並聯組成的組成第二級靜態存儲結構(2)，輸入、輸出的雙向線兩端分別為c′、d′；所述a′與第10MOS管(1010)的源極連接；所述第10MOS管(1010)的柵極與第一級靜態存儲結構的行選擇信號(331)連接，漏極與第一字選擇信號(31)連接；所述c′與第12MOS管(1012)的源極連接；所述第12MOS管(1012)的柵極與第二級靜態存儲結構的行選擇信號(332)連接，漏極與第一字選擇信號(31)連接；所述b′與第11MOS管(1011)的源極連接，所述第11MOS管101 1的柵極與第一級靜態存儲結構的行選擇信號(331)連接，漏極與第二字選擇信號(32)連接；所述d′與第13MOS管(1013)的源極連接，所述第13MOS管(1013)的柵極與第二級靜態存儲結構的行選擇信號(332)連接，漏極與第二字選擇信號(32)連接；所述a′還與第四傳輸門(40)的第一輸入端連接；所述第四傳輸門(40)的第二輸入端與第二顯示控制信號(38)連接，第三輸入端與第一顯示控制信號(37)連接；所述c′還與第五傳輸門(50)的第一輸入端連接；所述第五傳輸門(50)的第二輸入端與第一顯示控制信號(37)連接，第三輸入端與第二顯示控制信號(38)連接；所述b′還與第六傳輸門(60)的第一輸入端連接；所述第六傳輸門(60)的第二輸入端與第二顯示控制信號(38)連接，第三輸入端與第一顯示控制信號(37)連接；所述d′還與第七傳輸門(70)的第一輸入端連接；所述第七傳輸門的第二輸入端與第一顯示控制信號(37)連接，第三輸入端與第二顯示控制信號(38)連接；所述第四傳輸門(40)輸出端和第五傳輸門(50)輸出端耦合在一起與第八傳輸門(80)的第二輸入端以及第九傳輸門(90)的第三輸入端連接；所述第六傳輸門(60)輸出端和第七傳輸門(70)輸出端耦合在一起與第八傳輸門(80)的第三輸入端以及第九傳輸門(90)的第二輸入端連接；所述第八傳輸門(80)的第一輸入端與第一從外面輸入的模擬電壓(35)連接；所述第九傳輸門(90)的第一輸入端與第二從外面輸入的模擬電壓(36)連接；所述第八傳輸門(80)和第九傳輸門(90)的輸出端耦合在一起與顯示像素(399)的輸入端連接。
5.根據權利要求4所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述顯示像素(399)的輸出端與第20MOS管(1020)的源極連接；所述第20MOS管(1020)的柵極與控制讀顯示像素值的信號(39)連接，漏極與第二字選擇信號(32)或者第一字選擇信號(31)連接。
6.根據權利要求4所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述第四傳輸門(40)由第41NMOS管(401)和第42PMOS管(402)組成；所述第41NMOS管(401)的柵極為所述第四傳輸門(40)的第三輸入端，所述第42PMOS管(402)的柵極為所述第四傳輸門(40)的第二輸入端，所述第41NMOS管(401)和第42PMOS管(402)的漏極耦合在一起為所述第四傳輸門(40)的第一輸入端，所述第41NMOS管(401)和第42PMOS管(402)的源極耦合在一起為所述第四傳輸門(40)的輸出端。
7.根據權利要求4所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述第五傳輸門(50)由第51NMOS管(501)和第52PMOS管(502)組成；所述第51NMOS管(501)的柵極為所述第五傳輸門(50)的第三輸入端，所述第52PMOS管(502)的柵極為所述第五傳輸門(50)的第二輸入端，所述第51NMOS管(501)和第52PMOS管(502)的漏極耦合在一起為所述第五傳輸門(50)的第一輸入端，所述第51NMOS管(501)和第52PMOS管(502)的源極耦合在一起為所述第五傳輸門(500的輸出端。
8.根據權利要求4所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述第六傳輸門(60)由第61NMOS管(601)和第62PMOS管(602)組成；所述第61NMOS管(601)的柵極為所述第六傳輸門(60)的第三輸入端，所述第62PMOS管(602)的柵極為所述第六傳輸門(60)的第二輸入端，所述第61NMOS管(601)和第62PMOS管(602)的漏極耦合在一起為所述第六傳輸門(60)的第一輸入端，所述第61NMOS管(601)和第62PMOS管(602)的源極耦合在一起為所述第六傳輸門(60)的輸出端。
9.根據權利要求4所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述第七傳輸門(70)由第71NMOS管(701)和第72PMOS管(702)組成；所述第71NMOS管(701)的柵極為所述第七傳輸門(70)的第三輸入端，所述第72PMOS管(702)的柵極為所述第七傳輸門(70)的第二輸入端，所述第71NMOS管(701)和第72PMOS管(702)的漏極耦合在一起為所述第七傳輸門(70)的第一輸入端，所述第71NMOS管(701)和第72PMOS管(702)的源極耦合在一起為所述第七傳輸門(70)的輸出端。
10根據權利要求4所述的一種在LCOS中數據存儲和數據控制顯示的裝置，其特徵在於所述第八傳輸門(80)由第81NMOS管(801)和第82PMOS管(802)組成；所述第81NMOS管(801)的柵極為所述第八傳輸門(80)的第三輸入端，所述第82PMOS管(802)的柵極為所述第八傳輸門(80)的第二輸入端，所述第81NMOS管(801)和第82PMOS管(802)的漏極耦合在一起為所述第八傳輸門(80)的第一輸入端，所述第81NMOS管(801)和第82PMOS管(802)的源極耦合在一起為所述第八傳輸門(800的輸出端；所述第九傳輸門(90)由第91NMOS管(901)和第92PMOS管(902)組成；所述第91NMOS管(901)的柵極為所述第九傳輸門(90)的第三輸入端，所述第92PMOS管(902)的柵極為所述第九傳輸門(90)的第二輸入端，所述第91NMOS管(901)和第92PMOS管(902)的漏極耦合在一起為所述第九傳輸門(90)的第一輸入端，所述第91NMOS管(901)和第92PMOS管(901)的源極耦合在一起為所述第九傳輸門(90)的輸出端。
全文摘要
本發明涉及一種在LCOS中數據存儲和數據控制顯示的裝置，包括由第一反向器和第二反向器並聯組成的第一級靜態存儲結構，由第三反向器和第四反向器並聯組成的組成第二級靜態存儲結構，通過控制電路，在同一時間段內同時完成數據的接收以及驅動顯示功能；本發明的有益效果是對晶片的速度和液晶的響應時間都降低了要求，不用提高硬體成本，即可實現高解析度的顯示精度。
文檔編號H01L29/786GK1553264SQ0312896
公開日2004年12月8日 申請日期2003年5月30日 優先權日2003年5月30日
發明者黃萍, 韓競春, 印義言, 黃 萍 申請人:上海華園微電子技術有限公司