具有變化閾值電壓的半導體裝置及其製造方法與流程

2023-10-23 18:32:27 2

本發明涉及半導體裝置以及製造該半導體裝置的方法，尤其涉及具有變化閾值電壓的半導體裝置。

背景技術：

傳統上，不同的半導體裝置經製造而具有一個或多個不同的裝置特性，例如閾值電壓、開關速度、洩露功率消耗等。多種不同的設計可分別向意圖執行特定功能的裝置提供這些特性的其中一個或多個的優化。例如，一種設計可具有降低的閾值電壓，以增加提供計算邏輯功能的裝置的開關速度，而另一種設計可具有增加的閾值電壓，以降低提供存儲器儲存功能的裝置的功率消耗。如半導體裝置技術例如場效應電晶體(field-effecttransistor；fet)中所已知的那樣，閾值電壓是允許電流從源區經過fet的溝道區流至漏區所需的最小柵極電壓。使用分別針對不同的功能進行優化的多個分立裝置的系統將導致系統複雜性增大、系統覆蓋區(footprint)增加以及系統成本增加。

技術實現要素：

為克服現有技術的特定缺點並提供額外的優點，在一個態樣中提供一種製造半導體裝置的方法，該方法包括例如：設置結構，該結構具有至少一個區域並包括設於襯底上方的介電層；在該介電層上方形成包括閾值電壓調整層的多層堆疊結構，該多層堆疊結構包括位於該至少一個區域的第一區域中的第一閾值電壓調整層、以及位於該至少一個區域的第二區域中的第二閾值電壓調整層；以及退火該結構以定義該至少一個區域的變化閾值電壓，該退火促進至少一個閾值電壓調整種類(threshold-voltageadjustingspecies)自該第一犧牲層及該第二犧牲層擴散進入該介電層中，其中，該第一區域的閾值電壓獨立於該第二區域的該閾值電壓。

在另一個態樣中，提供一種半導體裝置，其例如包括：pfet裝置區域的第一替代金屬柵極結構，具有第一有效功函數並包括具有第一閾值調整種類的第一介電層；以及該pfet裝置區域的第二替代金屬柵極結構，具有第二有效功函數並包括缺乏該第一閾值調整種類的該第一介電層，其中，該第一有效功函數大於或等於5ev(電子伏)。

通過本發明的技術實現額外的特徵及優點。本發明的其它實施例及態樣在本文中作詳細說明並作為所請求保護的發明的部分。

附圖說明

本發明的一個或多個態樣被特別指出並在說明書的結束處的聲明中被明確稱為示例。結合附圖參照下面的詳細說明可清楚本發明的上述及其它目的、特徵以及優點，該些附圖中：

圖1a顯示依據本發明的一個或多個態樣在後柵極半導體裝置製程期間所獲得的中間結構的剖視圖並顯示設於襯底的一個或多個區域內的介電層；

圖1b顯示依據本發明的一個或多個態樣在該介電層上方共形設置犧牲功函數層以後的圖1a的結構；

圖1c顯示依據本發明的一個或多個態樣自該襯底的第一區域選擇性移除該犧牲功函數層以後的圖1b的結構；

圖1d顯示依據本發明的一個或多個態樣形成多層堆疊結構以後的圖1c的結構；

圖1e顯示依據本發明的一個或多個態樣選擇性移除該襯底的第二區域內的該多層堆疊結構以後的圖1d的結構；

圖1f顯示依據本發明的一個或多個態樣形成額外多層堆疊結構以後的圖1e的結構；

圖1g顯示依據本發明的一個或多個態樣退火以定義該第一區域及該第二區域的閾值電壓並隨後移除該多層堆疊結構及該額外多層堆疊結構以後的圖1f的結構；

圖1h顯示依據本發明的一個或多個態樣在該襯底的該一個或多個區域內設置一個或多個功函數層以後的圖1g的結構；以及

圖1i顯示依據本發明的一個或多個態樣在該襯底的該一個或多個區域內已形成替代柵極結構的圖1h的所得結構。

具體實施方式

通過參照附圖中所示的非限制例子來更加充分地解釋本發明的態樣及其特定的特徵、優點以及細節。省略對已知材料、製造工具、製程技術等的說明，以免在細節上不必要地模糊本發明。不過，應當理解，該詳細說明及該具體例子儘管標示本發明的實施例，但僅作為示例，而非限制。本領域的技術人員將會從本發明中了解在基礎的發明概念的精神和/或範圍內的各種替代、修改、添加和/或布局。

在某種程度上，本發明提供一種製造一個或多個半導體裝置的方法，該半導體裝置包括具有變化閾值電壓的場效應電晶體(fet)裝置。在一個態樣以及在典型集成電路中，可互連數千個或更多fet。作為一個例子，以及在互補金屬氧化物半導體(complementarymetal-oxide-semiconductor；cmos)技術中，n型fet(nfet)可例如通過共用共柵極結構與p型fet(pfet)互連，或者可通過金屬接觸連接。在典型集成電路製程期間，可能想要通過以具有不同閾值電壓的不同fet實施該集成電路的不同部分來優化該集成電路的洩露、功率消耗以及速度。例如，可能想要以相對較高的速度執行邏輯或算術功能，以支持高級特徵，並以相對較低的速度執行存儲器儲存，以節約功率。當使用傳統的製程來設計將nfet及pfet兩者與多個閾值電壓組合的集成電路時，產生挑戰。本文中所使用的變化閾值電壓是指一個fet(例如nfet或pfet)的閾值電壓獨立於該集成電路的不同區域中的對應fet的閾值電壓進行調製。

在本發明的一個態樣中，提供一種製造半導體裝置的方法，該方法包括：設置結構，該結構具有至少一個區域並包括設於襯底上方的介電層；在該介電層上方形成包括閾值電壓調整層的多層堆疊結構，該多層堆疊結構包括位於該至少一個區域的第一區域中的第一閾值電壓調整層、以及位於該至少一個區域的第二區域中的第二閾值電壓調整層；以及退火該結構以定義該至少一個區域的變化閾值電壓，該退火促進至少一個閾值電壓調整種類自該第一閾值電壓調整層及該第二閾值電壓調整層擴散進入該介電層中，其中，該第一區域的閾值電壓獨立於該第二區域的該閾值電壓。

在一個實施例中，該多層堆疊結構可包括或由犧牲功函數層(sacrificialwork-functionlayer)製成，且該閾值電壓調整層設於該犧牲功函數層上方，其中，所述形成該多層堆疊結構可包括例如設定該犧牲功函數層的厚度，以定義該至少一個區域的該變化閾值電壓。本文中所使用的「設定」是指改變或調節至少一個區域中的該犧牲功函數層的厚度，以定義該至少一個區域的閾值電壓。另外，所述形成該多層堆疊結構可包括設定該犧牲功函數層在該第一區域中的第一厚度以及在該第二區域中的第二厚度，其中，該第二厚度小於該第一厚度。在一個例子中，所述形成該多層堆疊結構可包括設定該犧牲功函數層的厚度，以使該犧牲功函數層在該第二區域中不存在。也就是說，沒有犧牲功函數層設於該第二區域中。

在一個態樣中，該多層堆疊結構可包括例如位於該第一區域中的第一多層堆疊結構、以及位於該第二區域中的第二多層堆疊結構，其中，該第一多層堆疊結構不同於該第二多層堆疊結構。例如，該第一多層堆疊結構可包括第一犧牲功函數層、設於該第一犧牲功函數層上方的該第一閾值電壓調整層、以及設於該第一閾值電壓調整層上方的第二犧牲功函數層，以及其中，該第一閾值電壓調整層可包括或由定義該第一區域的該閾值電壓的閾值電壓調整種類製成。該第一區域的該閾值電壓可包括例如p型場效應電晶體(pfet)裝置的閾值電壓，該第一區域的該閾值電壓在0mv(毫伏)至200mv的範圍內。在一個例子中，該第一犧牲層的該閾值電壓調整種類可為或包括鋁(al)、氧化鋁(al2o3)、鍺(ge)、氧化鍺(geo2)等的至少其中一種。

在另一個態樣中，該第二多層堆疊結構可包括例如該第二閾值電壓調整層、設於該第二閾值電壓調整層上方的覆蓋層、以及設於該覆蓋層上方的犧牲柵極材料，其中，該第二閾值電壓調整層可包括定義該第二區域的該閾值電壓的閾值電壓調整種類。例如，該第二區域的該閾值電壓可包括nfet裝置的閾值電壓，該第二區域的該閾值電壓在0mv至200mv的範圍內。例如，該第二閾值電壓調整層的該閾值電壓調整種類可包括或由含稀土金屬材料或含鹼土金屬材料的至少其中一種製成。在一個例子中，該含稀土金屬材料可為或包括元素周期表的iiib族元素的至少其中一種。在另一個例子中，該含鹼土金屬材料可為或包括具有式ma的化合物，其中，m可為鹼土金屬，且a可為氧(o)、硫(s)或滷化物的至少其中一種。

在另一個實施例中，該至少一個區域可包括例如具有nfet裝置或pfet裝置的至少其中一種的閾值電壓的第三區域，其中，該第三區域的該閾值電壓獨立於該第一區域及該第二區域的該閾值電壓。例如，所述形成該多層堆疊結構可包括例如：在該第一區域、該第二區域及該第三區域中的該介電層上方形成犧牲功函數層；在該第一區域中選擇性移除該犧牲功函數層，而不影響該第二區域或該第三區域；以及在該第一區域、該第二區域及該第三區域上方形成額外犧牲功函數層。另外，所述形成該多層堆疊結構可包括相對該第二區域及該第三區域中的該功函數層的該厚度，在該第一區域中設定該額外犧牲功函數層的厚度，該額外犧牲功函數層的該設定定義該第一區域的該閾值電壓。

在又一個實施例中，在所述設定該第一區域中的該額外犧牲功函數層之後，該製造方法還可包括選擇性移除該第二區域中的該多層堆疊結構。所述形成還可包括在該第一區域、該第二區域及該第三區域中形成額外多層堆疊結構，其中，該額外多層堆疊結構不同於該多層堆疊結構。另外，該第一區域中的該多層堆疊結構可包括具有第一閾值電壓調整種類的該第一閾值電壓調整層，以及該第二區域中的該額外多層堆疊結構可包括具有第二閾值電壓調整種類的該第二閾值電壓調整層，其中，該第一閾值電壓調整層不同於該第二閾值電壓調整層。

在另一個實施例中，在所述退火該結構之後，該製造方法還可包括在該至少一個區域上方設置功函數層，其中，該至少一個閾值電壓調整種類向該介電層中的該擴散定義該至少一個區域中的該功函數層的有效功函數，該第一區域、該第二區域及該第三區域中的該功函數層的該有效功函數彼此獨立。例如，該有效功函數可包括該第一區域中的第一pfet裝置的第一有效功函數、以及該第三區域中的第二pfet裝置的第二有效功函數，該第一有效功函數低於該第二有效功函數。

在本發明的又一個態樣中，提供一種半導體裝置，其包括：pfet裝置區域的第一替代金屬柵極結構，具有第一有效功函數並包括具有第一閾值調整種類的第一介電層；以及該pfet裝置區域的第二替代金屬柵極結構，具有第二有效功函數並包括缺乏該第一閾值調整種類的該第一介電層，其中，該第一有效功函數大於或等於5ev。

例如，該第一有效功函數為200mv或大於該第二有效功函數。另外，該半導體裝置可包括：nfet裝置區域的第一替代金屬柵極結構，包括具有第二閾值調整種類的該第一介電層；以及該nfet裝置區域的第二替代金屬柵極結構，包括缺乏該第一閾值調整種類及該第二閾值調整種類的該第一介電層，

下面參照附圖，為方便理解，該些附圖並非按比例繪製，其中，不同附圖中所使用的相同附圖標記表示相同或類似的組件。

例如，圖1a至1i顯示依據本發明的一個或多個態樣製造其中一個或多個區域中具有變化閾值電壓的半導體裝置的方法的一個實施例。有利地，如下所述，依據本發明的一個或多個態樣，該製造方法可通過獨立於另一個fet的閾值電壓來調製一個fet的閾值電壓而允許針對不同區域中的fet選擇不同的閾值電壓。

圖1a顯示依據本發明的一個或多個態樣在半導體裝置的替代柵極製程期間所獲得的中間結構的剖視圖。如圖所示並在一個例子中，中間結構100可包括襯底102以及一個或多個區域，以支持形成平面場效應電晶體(fet)裝置或非平面場效應電晶體(fet)裝置，例如鰭式場效應電晶體(finfet)裝置或半導體納米線fet裝置。

例如，襯底102可為塊體半導體材料，例如塊體矽晶圓。作為另一個例子，襯底102還可為或包括任意的含矽材料，例如但不限於矽(si)、單晶矽、多晶矽或非晶矽。襯底102還可包括層式半導體結構，例如空洞層上矽(silicon-on-nothing；son)、絕緣體上矽(silicon-on-insulator；soi)、絕緣體上矽鍺(silicongermanium-on-insulator；sgoi)、絕緣體上鍺(germanium-on-insulator；goi)、替代絕緣體上矽(silicon-onreplacementinsulator；sri)等。襯底102可附加地或替代地包括各種隔離結構或區域、摻雜區域以及/或者裝置特徵。另外，襯底102還可包括其它合適的元素半導體，例如鍺(ge)，或者化合物半導體，例如矽鍺(sige)、sic、sigec、砷化鎵(gaas)、磷化鎵(gap)、氮化鎵(gan)、砷化銦(inas)、磷化銦(inp)，和/或所有其它iii/v族或ii/vi族化合物半導體。

繼續參照圖1a，中間結構100還可包括設於襯底102上方的層間介電材料層(未顯示)，其例如可促進位造所得半導體裝置，例如同一晶圓上的場效應電晶體(fet)裝置。僅作為示例，該層間介電材料可為或包括介電材料，例如場氧化物或可流動氧化物材料，在一個例子中，其可通過使用各種技術形成，例如化學氣相沉積(chemicalvapordeposition；cvd)、等離子體增強型cvd等。

本領域的技術人員將理解，在襯底102上方可設置犧牲柵極結構(未顯示)，其可包括或由犧牲柵極材料(也未顯示)例如非晶矽製成，以為將要形成的後續金屬柵極電極保持柵極位置。可執行後續製程以例如在襯底102上方形成源漏區(未顯示)。例如，該源漏區可通過使用任意合適的技術形成，包括例如離子注入、嵌入源/漏材料的外延生長以及活化退火。隨後，在襯底102上方可設置層間介電材料層112，以填充相鄰犧牲柵極結構之間的間隔，並可採用化學機械拋光或回蝕刻拋光，以通過將該犧牲柵極結構用作蝕刻停止層來拋去多餘的層間介電材料。隨後，可移除該犧牲柵極結構，以在襯底102上方形成一個或多個區域104、106、108及110，其例如可由層間介電材料112隔開。

請繼續參照圖1a，其顯示具有四個場效應電晶體(fet)裝置的中間結構100的一個實施例，以提供有關本發明的總體背景。出於上面所解釋的原因，可能想要使集成電路的不同fet具有不同的閾值電壓。例如，cmos集成電路可能需要一對低閾值電壓以及一對高閾值電壓，每對針對各nfet及pfet提供閾值電壓。如圖所示，例如，一對區域可與提供低閾值電壓及高閾值電壓的一對nfet關聯，而對應的一對區域可與提供低閾值電壓及高閾值電壓的一對pfet關聯，或者反之。尤其，以及在一個例子中，區域104及106可與分別提供低閾值電壓及高閾值電壓的一對nfet關聯，而區域108及110可與分別提供低閾值電壓及高閾值電壓的一對pfet關聯。

例如，作為使用任意合適的沉積製程的一個或多個層，在區域104、106、108及110內可共形設置介電層114，其例如可構成所得柵極結構的部分。本文中所使用的術語「共形(conformally)」是指介電層114沿著層間介電材料112的輪廓並在其上方設置。例如，介電層114可包括或由具有大於二氧化矽的介電常數(sio2的k＝3.9)的介電常數k的高k介電材料製成，且可通過執行合適的沉積製程沉積，例如原子層沉積(atomiclayerdeposition；ald)、化學氣相沉積(cvd)等。在特定的例子中，介電層114可具有大於4.0的介電常數，且較佳地，具有大於8.0的介電常數。可用於該介電層的高k介電材料的例子包括但不限於hfo2、zro2、la2o3、al2o3、tio2、srtio3、laalo3、y2o3、hfoxny、zroxny、la2oxny、al2oxny、tioxny、srtioxny、laaloxny、y2oxny，及其矽酸鹽，以及其合金，其中x＝0.5至3，且y＝0至2。儘管該介電層的厚度可依據特定的應用以及所採用的沉積製程而變化，但在一個例子中，介電層114可具有在1納米(nm)至30納米範圍內的厚度。

圖1b顯示依據本發明的一個或多個態樣在介電層114上方共形設置犧牲功函數層116以後的圖1a的結構。依據該柵極結構是例如pfet還是nfet裝置的部分，犧牲功函數層116可包括或者由例如選自元素周期表的iva-via族的適當金屬氮化物例如氮化鈦(tin)、氮化鉭(tan)、氮化鈮(nbn)、氮化釩(vn)、氮化鎢(wn)等製成。儘管犧牲功函數層116的厚度可依據特定的應用而變化，但在一個例子中，該犧牲功函數層的厚度可在0.5納米至3納米的範圍內，且可例如通過沉積製程如ald、cvd、物理氣相沉積(physicalvapordeposition；pvd)或其等離子體增強型版本設於介電層114上方。本文中所使用的「犧牲功函數層」是指依據本發明的一個或多個態樣，在退火該結構以使閾值調整種類擴散進入該介電層中以後所移除的功函數層。

接著，如圖1c中所示，可執行一個或多個製程以自區域108移除犧牲功函數層116，從而使介電層114暴露於本文中將要揭示的進一步製程步驟。該犧牲功函數層的該移除導致在區域108內選擇性形成開口118，而不影響襯底102的區域104、106及110。自區域108移除犧牲功函數層116可通過一個或多個傳統的蝕刻製程實現，例如乾式或溼式蝕刻製程。在一個例子中，犧牲功函數層116例如氮化鈦(tin)可通過使用氨基溶液例如標準清洗製程(被稱作sc1溶液)移除，以暴露區域108中的下方介電層114。在一個具體例子中，該sc1製程(例如包括由過氧化氫(h2o2)及氫氧化銨(nh4oh)構成的溶液)可在室溫(約20℃)與約65℃之間的溫度下執行約30秒至約10分鐘的時長。或者，氮化鈦功函數層116的該移除也可通過使用過氧化氫(h2o2)溶液以及傳統的sc1溶液製程達成。

如圖1d中所示，在區域104、106、108及110的介電層114上方可共形形成多層堆疊結構120。此多層堆疊結構120包括例如額外犧牲功函數層122、設於額外犧牲功函數層122上方的閾值電壓調整層124、以及設於閾值電壓調整層124上方的第二犧牲功函數層126。多層堆疊結構120的這些層可通過使用各種不同的材料以及製造技術，例如化學氣相沉積(cvd)、原子層沉積(ald)、物理氣相沉積(pvd)或此類製程的等離子體增強型版本形成。所示層的厚度也可依據特定的應用而變化。

例如，額外犧牲功函數層122可包括或者由與設於區域104、106及110中的介電層114上方的犧牲功函數層112的材料基本類似或相同的材料製成。如上聯繫圖1b所述，額外犧牲功函數層122可包括或者由例如選自元素周期表的iva-via族的適當金屬氮化物如氮化鈦(tin)、氮化鉭(tan)、氮化鈮(nbn)、氮化釩(vn)、氮化鎢(wn)等製成，且可通過採用上述一個或多個沉積製程形成。在區域108中的介電層114上方直接沉積額外犧牲功函數層122允許設定或調製多個不同區域中的該犧牲功函數層的厚度，從而使fet具有多個不同的閾值電壓。例如，通過相對不同區域(例如區域104、106及110)中的犧牲功函數層116以及額外犧牲功函數層122的厚度設定或調節區域108中的額外犧牲功函數層122的厚度，可實現不同的閾值電壓。在一個例子中，額外犧牲功函數層118的厚度可在0.5納米至3納米的範圍內。

請繼續參照圖1d，接著在額外犧牲功函數層122上方可形成多層堆疊結構120的閾值電壓調整層124。例如，閾值電壓調整層124(具有0.5納米至3納米範圍內的厚度)可包括或由閾值電壓調整種類製成，該閾值電壓調整種類例如可為pfet閾值電壓調整種類，以定義區域108中的pfet裝置的閾值電壓。本文中所使用的「閾值電壓調整種類」是指依據暴露區域內所製造的裝置類型定義該區域(例如nfet或pfet)的閾值電壓的元素或化學物質。在一個例子中，閾值電壓調整層124的該閾值電壓調整種類可為或包括鋁(al)、氧化鋁(al2o3)、鍺(ge)、氧化鍺(geo2)、碳化鋁鈦(tialc)或其組合的至少其中一種。在一個具體例子中，該閾值電壓調整種類(例如其中設有約5至50％鋁的碳化鋁鈦(tialc))可促進定義pfet裝置的閾值電壓。

在閾值電壓調整層124上方可沉積多層堆疊結構120的第二犧牲功函數層126。第二犧牲功函數層126例如可包括或者由與設於區域104、106及110中的介電層114上方的額外功函數層122及犧牲功函數層112的材料基本類似或相同的材料製成。如上聯繫圖1b所述，第二犧牲功函數層126可包括或者由例如選自元素周期表的iva-via族的適當金屬氮化物如氮化鈦(tin)、氮化鉭(tan)、氮化鈮(nbn)、氮化釩(vn)、氮化鎢(wn)等製成，且可通過採用上述一個或多個沉積製程形成。在一個例子中，第二犧牲功函數層126的厚度可在0.5納米至3納米的範圍內。在一個例子中，且當閾值電壓調整層124包括碳化鋁鈦層時，夾置該閾值電壓調整層的額外犧牲功函數層122與第二犧牲功函數層126可有利地促進保護設於該閾值電壓調整層中的鋁免予在周圍條件下被氧化。

接著，如圖1e中所示，可採用一個或多個光刻圖案化製程，以自襯底102的區域104選擇性移除多層堆疊結構120並在其中形成開口128。例如，可採用一系列保護掩膜來圖案化該多層堆疊結構，以保護設於區域106、108及110內的該多層堆疊結構，使區域104的多層堆疊結構120暴露於任意合適的蝕刻製程，例如乾式或溼式蝕刻製程。在一個例子中，該溼式蝕刻製程可使用例如sc1溶液(例如包括h2o2及nh4oh)在室溫(約20℃)與約65℃之間的溫度下執行約30秒至約10分鐘的時長。要注意的是，如圖所示，多層堆疊結構120自區域104的此選擇性移除導致介電層114暴露於本文中將要揭示的進一步製程步驟。

圖1f顯示在該晶圓的區域104、106、108及110內共形形成額外多層堆疊結構130以後的圖1e的結構。此額外多層堆疊結構130包括例如閾值電壓調整層132、設於閾值電壓調整層132上方的覆蓋層134、以及設於覆蓋層134上方的柵極材料136。如圖所示，額外多層堆疊結構130在區域106、108及110中可設於多層堆疊結構120(圖1d)上方，而在區域104中直接設於介電層114上方。提供額外多層堆疊結構130的該各種層可通過使用各種不同的材料及製造技術，例如化學氣相沉積(cvd)、原子層沉積(ald)、分子束沉積、金屬有機化學氣相沉積(metallorganochemicalvapordeposition；mocvd)、物理氣相沉積(pvd)或此類製程的等離子體增強型版本形成。所示層的厚度也可依據特定的應用而變化。

如圖所示，額外多層堆疊結構130的該不同層區別於多層堆疊結構120(圖1d)的該不同層。例如，閾值電壓調整層132可包括或由閾值電壓調整種類製成，該閾值電壓調整種類例如可為nfet閾值電壓調整種類，以定義該襯底的區域104中的nfet裝置的閾值電壓。在一個例子中，閾值電壓調整層132的該閾值電壓調整種類(具有在約0.05納米至1納米範圍內的厚度)可為或包括含稀土金屬材料或含鹼土金屬材料的至少其中一種。在一個具體例子中，該含稀土金屬材料可為或包括元素周期表的iiib族元素(包括例如la、ce、pr、nd、pm、sm、eu、ga、tb、dy、ho、er、tm、yb、lu或其組合)的至少其中一種。尤其，該含稀土金屬材料可為或包括至少la、ce、y、sm、er和/tb，較佳為la。在另一個具體例子中，該閾值電壓調整種類可為或包括具有化學式ma的含鹼土金屬材料，其中，m可為選自元素周期表的iia族的鹼土金屬(包括例如be、mg、ca、sr、ba或其組合)，a可為氧(o)、硫(s)或滷化物的至少其中一種，且x＝0、1或2。在一個特定例子中，該含鹼土金屬材料可為mg。

可設置覆蓋層134以在各種製程步驟期間保護閾值電壓調整層132免受損傷。在一個例子中，覆蓋層134可為或包括氮化鈦(tin)或氮化鉭(tan)，且可具有在約1納米至3納米之間的厚度。隨後，在覆蓋層134上方可設置犧牲柵極材料136。此犧牲柵極材料136可為或包括例如非晶矽(a-si)或多晶矽材料，以在一個實施例中為將要通過使用(例如)後柵極製程方法形成的後續金屬柵極電極保持柵極位置。

如圖所示並在一個實施例中，該一個或多個犧牲功函數層(例如犧牲功函數層116以及多層堆疊結構120的額外犧牲功函數層122)可經設定以在襯底102的不同區域中具有不同的厚度，從而支持不同區域中的不同柵極堆疊結構。有利地，不同區域中的這些不同柵極堆疊結構相應能夠實現不同區域中的多個閾值電壓。例如，並如圖所示，在區域108中的介電層114上方直接形成多層堆疊結構120的額外犧牲功函數層122導致該犧牲功函數層具有厚度t1，而在犧牲功函數層116上方形成額外犧牲功函數層122導致該功函數層在區域106及110中具有厚度t2，厚度t1小於厚度t2。相反，該犧牲功函數層經設定而具有的厚度使其在該襯底的區域104中不存在。如下面進一步所述，不同區域中的該犧牲功函數層的厚度的這些差別用以獨立於另一個fet的閾值電壓調製一個fet的閾值電壓。

請參照圖1g，結構100可經歷一個或多個退火製程，以使該閾值電壓調整種類自一個或多個不同的閾值電壓調整層擴散進入下方介電層114中。有利地，該閾值電壓調整種類的此擴散促進定義不同區域(例如區域104、106、108及110)中的閾值電壓。例如，該退火製程可通過使用各種可用的退火技術執行，例如在存在氣體(如氮氣和/或氬氣)的情況下的浸入式退火(soakanneal)、尖峰式/快速熱退火(spike/rapidthermalanneal；rta)或雷射退火(laseranneal；lsa)。在一個具體例子中，lsa退火可在約800℃至1100℃的溫度下執行約1毫秒至30秒。

另外並在一個實施例中，該退火製程有利於促進該閾值電壓調整種類自該閾值電壓調整層(例如閾值電壓調整層124及132(見圖1f))至少部分擴散進入下方介電層114中，從而改變介電層114的電性屬性。在一個例子中，在退火以後，來自閾值電壓調整層132(見圖1f)的該nfet閾值電壓調整種類(例如鑭)可至少部分擴散進入下方介電層114中，從而在區域104中導致形成介電層114』(介電層114』在本文中也可被稱作閾值電壓(vt)調整介電層)。具有已經改變的電性屬性的此介電層114』定義區域104中的nfet裝置的閾值電壓。在此例子中，區域104中的該nfet裝置的該閾值電壓可在0mv至200mv範圍內。另外，通過改變區域104及區域106中的柵極堆疊結構，並且還通過設定或調節設於該不同的多層堆疊結構的該閾值電壓調整層與介電層114之間的該不同犧牲功函數層的厚度，區域104中的該nfet裝置的閾值電壓可獨立於區域106中的該nfet裝置的閾值電壓而調製。在這樣一個例子中，區域106中的該nfet裝置的閾值電壓可比區域104中的該nfet裝置的閾值電壓高約50mv至約200mv的量級。

在另一個例子中，來自閾值電壓調整層124(見圖1f)的該pfet閾值電壓調整種類(例如鋁)可至少部分擴散進入介電層114中，從而導致在區域108中形成介電層114"(介電層114"在本文中也可被稱作閾值電壓(vt)調整介電層)。具有已經改變的電性屬性的此介電層114"定義區域108中的pfet裝置的閾值電壓。另外，如上所述，通過設定或調節設於該多層堆疊結構的該閾值電壓調整層與介電層114之間的該不同犧牲功函數層的厚度，區域108中的該pfet裝置的閾值電壓可獨立於區域110中的該pfet裝置的閾值電壓而調製。通過調製擴散進入該介電層中的閾值電壓調整種類的濃度/數量，該犧牲功函數層的厚度的該設定或調節相應定義不同區域中的不同閾值電壓。

本領域的技術人員將理解，柵極結構中的材料累積堆疊的有效功函數直接影響fet裝置的閾值電壓。請參照圖1f，影響該fet的有效功函數的項目之一可為具有厚度t1的犧牲功函數層122(見圖1f)。犧牲功函數層122的厚度促進較大濃度的該閾值電壓調整種類擴散進入區域108中的介電層114中，從而改變電性屬性，例如功函數偏移增加，區域108中的該介電層的tinv(柵極電容的倒數)增加。電性屬性中的這些變化相應地導致定義區域108中的pfet裝置的閾值電壓。在一個例子中，區域108中的pfet裝置的閾值電壓可為約0mv至約200mv。

在另一個例子中，相對擴散進入區域108中的下方介電層114中的該閾值電壓調整種類的濃度，區域110中的具有厚度t2的該犧牲功函數層(見圖1f)(例如，包括犧牲功函數層116及額外犧牲功函數層122)促進該閾值電壓調整種類以較低濃度擴散。擴散進入該介電層中的該閾值電壓調整種類的此降低濃度相應地導致降低該功函數偏移以及較低的tinv代價，從而定義區域110的閾值電壓。在此例子中，相對區域108的閾值電壓，區域110具有較高的pfet閾值電壓。在一個具體例子中，區域110的該pfet閾值電壓可比區域108的閾值電壓高約50mv至200mv的量級。

如圖1g中進一步顯示，執行一個或多個蝕刻製程，以自區域104、106、108及110移除犧牲功函數層116(見圖1f)、多層堆疊結構120(見圖1f)以及額外多層堆疊結構130(見圖1f)，並暴露不同區域中的該介電層。例如，該蝕刻製程可通過使用例如氨基蝕刻溶液如標準清洗1製程(被稱為sc1)及標準清洗2製程(被稱為sc2)的一系列等向性溼式蝕刻製程達成。例如，sc1製程可通過使用過氧化氫(h2o2)及氫氧化銨(nh4oh)達成，且sc2製程可通過使用水、過氧化氫(h2o2)及氫氯酸(hcl)達成。蝕刻化學劑的選擇可受在不影響該下方介電層的情況下移除這些層的效率驅動。

圖1h顯示在該襯底的該區域內設置一個或多個功函數層138以後的圖1g的結構。這些功函數層(例如可構成該替代柵極結構的部分)可為或包括金屬及其氮化物，例如氮化鈦(tin)、tan、tialn、taaln、nbn、vn、wn。在另一個例子中，一個或多個功函數層138還可包括金屬及其碳化物，例如tic、tialc、tial、tac、taalc、nbc等。在另一個例子中，一個或多個功函數層138還可包括ru、pt、mo、co及合金以及其組合。儘管出於說明方便，在圖1h中的nfet裝置區域104及106及pfet裝置區域108及110中對該一個或多個功函數層138作相同標記，但本領域的技術人員將意識到，該nfet裝置區域及pfet裝置區域通常具有一個或多個不同的功函數層138。

另外，在一個實施例中，擴散於介電層114內的閾值調整種類的差別摻雜濃度/數量有利地促進定義區域104、106、108及110(例如fet)中的有效功函數，尤其區域104及108中的有效功函數。例如，由於分別設於下方介電層114"及114內的同一閾值調整種類的不同濃度，兩個pfet裝置區域108與110之間的該fet的有效功函數。例如且在一個實施例中，由於擴散於介電層114內的閾值電壓調整種類的最小濃度，pfet裝置區域110的有效功函數可為約4.6ev至約4.8ev。在一個具體例子中，pfet裝置區域110的有效功函數層可為約4.8ev。類似地，由於擴散於介電層114"內的閾值電壓調整種類的較高濃度，pfet裝置區域108的有效功函數可為約4.8ev至約5.0ev。在一個具體例子中，該功函數層的有效功函數層可為約5.0ev。這之所以重要有兩個原因。首先，具有高達5.0ev的有效功函數的替代金屬柵極結構的pfet裝置在過去無法獲得。其次，調節兩個pfet裝置區域的功函數(以及因此閾值電壓)達200mv或更多的能力是不可能的。在另一個例子中，由於擴散於介電層114』內的閾值電壓調整種類的較高濃度，nfet裝置區域104的有效功函數可在約4.1ev至約4.5ev的範圍內，而在下方介電層114內具有降低濃度的該閾值調整種類的nfet裝置區域106可具有約4.2ev至4.6ev的有效功函數。

圖1i顯示依據本發明的一個或多個態樣，在該襯底的該一個或多個區域內已形成柵極材料140的圖1h的所得結構。柵極材料(例如可構成所得替代柵極結構的部分)可為任意各種金屬柵極電極材料，例如鎢(w)、鋁(al)、鎳(ni)、鈷(co)、以及鈦(ti)，且可通過使用製程(例如ald或cvd)共形沉積於區域104、106、108及110內。本領域的技術人員將理解，替代柵極結構將包括一種或多種柵極材料，該柵極材料被置於通過移除犧牲柵極結構所形成的介電層的開口中。如此，替代柵極結構通常在該柵極開口內具有至少一個具有u型輪廓的膜。

本文中所使用的術語僅是出於說明特定實施例的目的，並非意圖限制本發明。除非上下文中明確指出，否則這裡所使用的單數形式「一個」以及「該」也意圖包括複數形式。還應當理解，術語「包括」(以及任意形式的包括)、「具有」(以及任意形式的具有)以及「包含」(以及任意形式的包含)都是開放式連接動詞。因此，「包括」、「具有」或「包含」一個或多個步驟或元件的方法或裝置具有那些一個或多個步驟或元件，但並不限於僅僅具有那些一個或多個步驟或元件。類似地，「包括」、「具有」或「包含」一個或多個特徵的一種方法的步驟或一種裝置的元件具有那些一個或多個特徵，但並不限於僅僅具有那些一個或多個特徵。而且，以特定方式配置的裝置或結構至少以這種方式配置，但也可以未列出的方式配置。

權利要求書中的所有方式或步驟加功能元素的相應結構、材料、動作及等同(如果有的話)意圖包括執行該功能的任意結構、材料或動作結合具體請求保護的其它請求保護的元素。本發明的說明是出於示例及說明目的，並非意圖詳盡無遺或將本發明限於所揭示的形式。本領域的技術人員很容易了解許多修改及變更，而不背離本發明的範圍及精神。該些實施例經選擇並說明以最好地解釋本發明的一個或多個態樣的原理以及實際應用，並使本領域的技術人員能夠理解針對為適應所考慮的特定應用進行各種修改的各種實施例的本發明的一個或多個態樣。