將合併緩衝器的系統刪除差錯轉換成進程刪除差錯的製作方法
2023-10-23 16:53:12
專利名稱：將合併緩衝器的系統刪除差錯轉換成進程刪除差錯的製作方法
背景本發明的實施例一般涉及在處理器中處理差錯，尤其涉及處理微處理器的合併緩衝器中的軟差錯。
來自瞬時故障的單比特翻轉或差錯是微處理器設計中的關鍵挑戰。該故障源於來自宇宙射線的高能粒子—諸如中子和來自封裝材料的阿爾法粒子—當它們經過半導體器件時產生電子—空穴對。電晶體源和擴散節點可收集這些電荷。足夠量的累積電荷會改變邏輯裝置的狀態—諸如靜態隨機存取存儲器(SRAM)單元、鎖存器或門電路—從而將邏輯差錯引入電子電路的運作中。因為這種差錯不反映器件的永久性故障，所以其被稱作軟差錯或瞬時差錯。
隨著片載電晶體的數量持續增加，軟差錯已變成微處理器設計者的增加的負擔。對於接著的幾個技術代來說，每個鎖存器或SRAM比特的原始差錯率可設計成粗略地保持恆定或者稍許減少。因此，除非添加差錯保護機制或使用更魯棒的技術(諸如完全耗盡矽上絕緣體)，在每個後續代中，微處理器的軟差錯率會按添加到半導體器件上的器件數量成比例地增加。
可以根據其影響和檢測及對其校正的能力將比特差錯分類。某些比特差錯可以被分類成「良性差錯」，因為它們不被讀取、不要緊或者可以在使用它們之前將其糾正。多數隱伏形式的差錯是靜數據破壞，其中差錯未被檢測且使得系統產生差錯輸出。為了避免靜數據破壞，設計者可採用檢錯機制，諸如奇偶。糾錯技術還可用於修復檢測出的差錯，儘管這種技術不能在所有情況下應用。檢錯但不糾錯的能力可避免生成不正確的輸出(通過在產生不正確輸出前關閉受影響的進程)，但它不能提供機制用於在出現這種差錯時恢復和繼續執行受影響的進程。這類差錯被稱作檢測出的不可恢復差錯(DUE)。
可根據DUE事件是否導致作業系統和/或另一種機制刪除受差錯影響的一個或多個用戶進程或者DUE事件是否導致使整個機器(包括所有進程)崩潰而將DUE事件進一步細分，以避免數據破壞。第一種可以稱作「進程刪除DUE」事件。第二種可以稱作「系統刪除DUE」事件。進程刪除DUE優於系統刪除DUE，因為進程刪除DUE允許系統繼續運行和服務不受差錯影響的進程。例如，大規模計算機系統可同時執行幾百個進程。因此，與使整個系統崩潰和刪除隨後執行的所有進程相比，使瞬時差錯與一個進程(或較小的一組進程)隔離並僅刪除該進程(或較小的一組進程)將提供實質性優勢。
因此，需要將合併緩衝器的系統刪除差錯轉換成進程刪除差錯。
通過附圖中的實例而非限制說明本發明的各種實施例，其中相似標號表示相似元件。
圖1是說明根據本發明實施例的軟體執行方法的流程圖。
圖2是說明根據本發明的作業系統服務呼叫和中斷處理機、固件中斷處理機和上下文切換的流程圖。
圖3是說明根據本發明實施例的機器檢查處理機的流程圖。
圖4是說明根據本發明實施例的用於應用識別、恢復和終止的方法的流程圖。
圖5是根據本發明實施例的合併緩衝器的框圖。
圖6是可使用本發明實施例的計算機系統的框圖。
具體實施例方式
將描述用於將合併緩衝器的系統刪除差錯轉換成進程刪除差錯的方法、裝置和系統。在以下描述中，為了說明，闡述了許多具體實例，以提高本發明實施例的透徹理解。但本領域熟練技術人員顯見的是可以在沒有這些具體細節的情況下實施本發明的實施例。在其它情況中，結構和裝置按框圖形式示出以避免使本發明實施例模糊。
說明書中對「一個實施例」或「一實施例」的參考表示結合實施例描述的特定特點、結構或特徵包含於本發明的至少一個實施例中。說明書中各處短語「在一個實施例中」的出現不必都涉及相同的實施例。
為了解決瞬時故障引起的軟差錯，微處理器設計者可包括各種保護特點。可使用的保護特點的實例是奇偶、糾錯碼(ECC)、循環冗餘校驗(CRC)、鎖定步進、輻射加固單元和矽上絕緣體製造技術。但是，這些保護特點的使用是在性能和對差錯的易感性之間的折衷。這種權衡的一個實例可出現於處理器的合併緩衝器中。
現在參考圖5，示出了根據本發明實施例的合併緩衝器220的框圖。合併緩衝器220收集處理器執行的存儲指令的結果，以便隨後成批傳遞到高速緩存和/或存儲器(諸如系統存儲器)。合併緩衝器220可以通過將多個寫入(例如，每個都由數據字構成)聚結成單個高速緩存塊(例如，由多個數據字構成)隨後將一個或多個高速緩存塊寫到高速緩存系統，而非分開地寫入各個數據字，來改善處理器的性能。由於合併緩衝器220常保存程序執行中產生的最近的數據，處理器可允許加載指令執行針對合併緩衝器220的內容可尋址匹配(CAM)，以找到最近的數據來服務加載指令。結果，合併緩衝器220可以是加載到使用的關鍵路徑，其等待延遲時間對於許多程序(諸如具有指針追蹤(pointer chasing)的資料庫代碼)來說是很關鍵的。
在合併緩衝器220中執行差錯檢測和糾正特點，諸如ECC，特別在地址差錯方面，可顯著增加加載到使用的等待延遲時間，從而對於某些應用不能接受地劣化了處理器性能，或者會顯著增加設計的複雜性。檢錯和糾錯特點，諸如ECC，包括比僅僅檢錯花費更長時間的讀取—修改—寫入操作。例如，奇偶差錯可以通過較快的異或(XOR)比較操作檢測出。因此，維持可接受的性能會將等待延遲時間敏感的數據存儲情況(諸如合併緩衝器220)中的差錯處理限制為檢測出差錯而不加以糾正。
但是，在檢測出差錯時不加以糾正會導致檢測出的不可恢復差錯或DUE事件，這會導致刪除系統正執行的一個或多個進程(進程刪除DUE事件)或者甚至關閉整個系統(系統刪除DUE事件)。在不包括本發明實施例的合併緩衝器中，合併緩衝器中的破壞地址導致系統刪除DUE，因為多個處理器會將它們的數據提交給合併緩衝器且作業系統沒有辦法識別破壞地址所屬於的特定進程或多個進程。為了避免生成差錯輸出，作業系統沒有選擇餘地只能停止所有進程並關閉整個系統。將合併緩衝器220中的遭破壞的地址從系統刪除DUE事件轉換成進程刪除DUE事件，如本發明的實施例所提供的，會顯著地減少這種地址破壞差錯的影響。
仍參考圖5，在本發明的一個實施例中，每次處理器的執行流變成執行不同進程時，合併緩衝器220會被清洗或排空，以使合併緩衝器220在任何給定時間收集與正好一個應用程式或進程有關的存儲指令。例如，處理器正執行電子郵件程序，隨後變成執行計算機遊戲。將合併緩衝器220中收集的與電子郵件程序有關的存儲指令從合併緩衝器中清洗或排空，同時處理器變成執行計算機遊戲程序。在另一個實施例中，合併緩衝器220會在選定的進程變化下被排空。在一個實施例中，合併緩衝器220可在清除模式下操作，這會使得合併緩衝器220儘快寫出存儲指令(例如，藉助於清洗或排空操作)，以儘可能地最小化合併緩衝器220中存儲指令破壞的潛在可能。在一個實施例中，當合併緩衝器220已滿時，會(部分或全部地)清洗或排空合併緩衝器220，以便為合併緩衝器220中要收集的新存儲指令讓出空間。
在一個實施例中，通過將當前緩衝器中的存儲指令寫到高速緩存存儲器和/或其它存儲器(諸如系統存儲器)，可清洗或排空合併緩衝器220。此外，可將合併緩衝器220的內容清楚或標記為無效，以準備合併緩衝器220收集與另一個進程相關的存儲指令。在一個實施例中，排空合併緩衝器(排空MB)信號242可用於排空或清洗合併緩衝器。在一個實施例中，可響應於處理器的清洗合併緩衝器指令而發出排空MB信號242。在一個實施例中，可通過處理器的一個單元發出排空MB信號242，該單元檢測差錯和/或應排空合併緩衝器220的其它條件。
在將存儲指令從合併緩衝器220寫出時，可以檢查合併緩衝器220中收集的存儲指令的差錯(例如，它們的地址和/或數據中)。在一個實施例中，地址奇偶發生器216可為寫入合併緩衝器地址隊列226的每個地址生成奇偶比特，且奇偶校驗器232可在其在地址線244上被寫出合併緩衝器220之前檢查地址和奇偶信息。在一個實施例中，地址奇偶發生器216可將存儲緩衝器地址和奇偶信息218提供給合併緩衝器地址隊列226。在一個實施例中，當數據在數據和奇偶線238上被寫出合併緩衝器220時，可以按類似方式檢測出數據差錯。如果檢測出差錯(地址和/或數據)且結合最後的進程改變清洗合併緩衝器220，則可以知道差錯與處理器執行的當前進程相關聯。通過該信息，作業系統(或者其它差錯映射機制)可將差錯映射到合適的進程並僅刪除該進程，而非整個系統。因此，連同進程改變清洗或排空合併緩衝器220會使得合併緩衝器220每次包含來自一個進程的數據，從而將本來是合併緩衝器220中的系統刪除DUE事件轉換成進程刪除DUE事件。
仍參考圖5，合併緩衝器220還可包括合併緩衝器數據隊列222，以存儲與存儲指令相關聯的數據。在一個實施例中，數據奇偶發生器210可為寫入合併緩衝器數據隊列222的每個數據生成奇偶比特。在一個實施例中，數據奇偶發生器210可以將存儲緩衝器數據和奇偶信息212提供給合併緩衝器數據隊列222。在一個實施例中，數據奇偶信息可由高速緩存存儲器或系統存儲器用於檢測在數據和奇偶信號238上從合併緩衝器220接收的數據中的差錯。
在一個實施例中，合併緩衝器中檢測出的地址差錯還可生成相應的數據差錯。在一個實施例中，合併緩衝器220可包括設定奇偶破壞信號234，以便在檢測出地址差錯時在奇偶狀態單元230中設定破壞奇偶狀態。奇偶狀態單元230可生成破壞奇偶信號236作為對條件奇偶破壞單元228的輸入，以便在地址奇偶校驗器232檢測出相應地址奇偶差錯時生成復蓋數據奇偶差錯。在一個實施例中，設定奇偶破壞信號234、奇偶狀態單元230、破壞奇偶信號236和條件奇偶破壞單元228可有效地「敗壞(poison)」與破壞地址相對應的數據，以防止與破壞地址相關的數據被任何處理器使用。在一個實施例中，與合併緩衝器220中的破壞地址相對應的數據以及用於與相同進程有關的合併緩衝器220中存儲的後續存儲指令中的某些或全部的數據可以被「敗壞」，以防止這些數據由任何處理器使用。清除奇偶破壞信號240可用於復位奇偶狀態單元230的狀態並防止條件奇偶破壞單元228復蓋合併緩衝器數據隊列222中存儲的數據奇偶信息。合併緩衝器220還可包括合併緩衝器控制單元224，以控制合併緩衝器單元220的操作。
仍參考圖5，存儲緩衝器202可連同合併緩衝器220用於收集由處理器推測性執行的存儲指令。存儲緩衝器202可包括存儲緩衝器地址隊列208和存儲緩衝器數據隊列204以分別存儲與推測性存儲指令相關的地址和數據。存儲緩衝器202還可包括存儲緩衝器控制單元206，用於在存儲緩衝器202將已解決(即，不再是推測性的)的存儲指令發送到合併緩衝器220時進行控制。在一個實施例中，合併緩衝器控制單元224可發出一停止存儲緩衝器(停止SB)信號214，以防止存儲緩衝器將存儲指令發送到合併緩衝器220。例如，如果合併緩衝器220是滿的，則合併緩衝器控制單元224可防止存儲緩衝器202發送其它存儲指令直到合併緩衝器220排空了其內容中的一些或全部到高速緩存存儲器和/或系統存儲器。
現在參考圖1，示出了說明根據本發明實施例的軟體執行方法100的流程圖。可啟動作業系統來為計算系統建立操作環境(框102)。在一個實施例中，作業系統是MicrosoftTMWindowsTM作業系統。在另一個實施例中，作業系統是LinuxTM作業系統。在再一個實施例中，也可使用其它作業系統。在啟動作業系統(框102)後，可開始應用程式(框104)。應用程式可以是用戶應用程式(諸如文字處理、電子數據表或遊戲程序)、系統應用程式或其它類型的應用軟體。
在應用程式代碼執行期間(框106)，會出現許多事件，以從執行與當前進程相關聯的應用程式代碼變到執行與另一個進程相關聯的代碼。例如，對作業系統(OS)的調用(箭頭107)會將執行引向作業系統(OS)服務例程(框109)。類似地，對作業系統的中斷(箭頭108)會將執行引向作業系統(OS)中斷處理機(框110)。由於會使得執行引向固件中斷處理機(框114)的對固件的中斷(箭頭112)，會出現軟體執行中的另一種變化。類似地，上下文切換(箭頭116)可將執行引向上下文切換處理機(框118)。由於會將軟體執行引向機器檢查處理機(框122)的機器檢查(箭頭120)，會出現對應用程式代碼執行的再一種中斷。如將更詳細地討論的，在某些情況下機器檢查處理機會終止應用並返回應用刪除返回點(箭頭124)。
倘若沒有對應用程式代碼的正常執行的中斷或變化(框106)，則應用程式代碼的執行會繼續，直到應用在用戶控制、作業系統控制下或處於某些其它原因才終止(框126)。在應用終止後，會激活另一個應用(框128)。現在將聯繫圖2討論將執行引向作業系統(OS)服務例程(框109)、OS中斷處理機(框110)、固件中斷處理機(框114)和上下文切換(框118)時進程的進一步細節。
現在參考圖2，示出了作業系統(OS)服務調用(框109)、OS中斷處理機(框110)、固件中斷處理機(框114)和上下文切換(框118)的流程圖。當軟體執行被引向OS服務例程(框109)或OS中斷處理機(框110)時，可排空一個或多個處理器核心隊列或緩衝器(框130)。在一個實施例中，排空合併緩衝器，以使合併緩衝器中包含的存儲指令在任何給定時間與一個進程或應用相關聯。在排空合適的處理器隊列或緩衝器後，可進行與合適作業系統服務例程或作業系統中斷處理機相關聯的系統代碼執行(框132)。在執行系統代碼後(框132)，可排空一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)(框133)且可以繼續被中斷的應用程式代碼的執行(框134)。
類似地，在應用程式代碼執行期間(圖1的框106)，固件中斷處理機事件(框114)會導致一個或多個處理器隊列或緩衝器的排空(框136)。在一個實施例中，合併緩衝器可結合固件中斷處理機事件被排空，以使能在開始執行新的固件軟體(框138)之前排空合併緩衝器。在固件軟體執行(框138)後，可排空一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)(框139)且可繼續執行被中斷的應用程式(框140)。
仍參考圖2，由於上下文切換事件(框118)引起的應用程式代碼(圖1的框106)的執行中斷也會導致一個或多個處理器隊列或緩衝器(框142)的排空。上下文切換通常在一個應用程式代碼或進程的執行被停止以便執行另一個應用程式代碼或進程時產生。在該事件中，可以排空處理器合併緩衝器以使合併緩衝器在任何給定時間包含與一個進程相關的存儲信息。這樣，合併緩衝器中存儲的被破壞的地址可以與當前進程相關聯，從而允許刪除進程而不要求停止整個系統。在合適的處理器隊列被排空後(框142)，可以進行各種上下文保存/恢復和其它上下文切換有關操作(框144)。在上下文切換有關操作完成後(框144)，可以排空一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)(框145)且執行可以跳到下一個應用(框146)。
現在參考圖3，示出了說明根據本發明一個實施例的機器檢查處理機(框122)的流程圖。當檢測出處理器中的出錯時，會將執行引向機器檢查處理機。在啟動機器檢查處理機(框122)後，一個或多個處理器隊列或緩衝器會被排空，以集合貫穿處理器識別的出錯的出錯信息(框150)。機器檢查處理機可分析出錯信息以確定什麼糾正動作是合適的。例如，它可確定出錯是否是固件可糾正的(菱形152)。如果是，則固件糾正該出錯(框154)，可排空一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)(框155)，且繼續被中斷的應用的執行(框156)。在一個實施例中，處理器提取層(PAL)固件可確定出錯是否是可由PAL糾正的處理器出錯。
如果出錯不可由固件糾正(菱形152)，則機器檢查處理機可確定出錯是否可由作業系統或某些其它系統級軟體或機制糾正(菱形158)。如果是，則作業系統或其它系統級軟體或機制可糾正出錯(框160)，一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)可被排空(框161)，且可以繼續中斷應用的執行(框162)。在一個實施例中，軟體提取層(SAL)可連同作業系統工作，以解決系統級差錯。
仍參考圖3，如果差錯在作業系統級處不可糾正(菱形158)，則機器檢查處理機可確定差錯是應用刪除DUW還是進程刪除DUE差錯(菱形164)。例如，它可以確定差錯是否與機器上運行的一個或多個特定進程或應用相關聯以便刪除該特定進程或應用而非關閉整個系統。如果不能確定該差錯僅僅與一個或多個特定應用相關聯(菱形164)，則它可指示出該差錯是系統刪除DUE，需要關閉整個系統(框168)且停止所有進程的執行(框170)。如果確定差錯是應用或進程刪除差錯(菱形164)，則識別有關進程或應用，採取措施恢復和/或終止受影響的應用(框166)。現在將結合圖4討論識別、恢復和終止步驟的進一步說明。
現在參考圖4，它示出了根據本發明實施例的用於應用識別、恢復和終止的方法的流程圖。在確定差錯不是應用刪除差錯(圖3的菱形164)後，機器檢查處理機可確定出錯事務的目標地址是否可得(菱形167)。如果是，則處理器可基於該目標地址進行恢復(框169)並終止使用包含該目標地址的存儲頁面的所有應用(框172)。隨後，機器檢查處理機可排空一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)(框179)並將執行返回到應用刪除返回點(框124)。
但是，出錯事務的目標地址不會總是可供使用的。例如，如果合併緩衝器中的地址由於瞬時故障而被破壞，則將不能知道與差錯相關聯的真實地址。如果機器檢查處理器確定出錯事務的目標地址不可得(菱形167)，則機器檢查處理機可確定是否知道出錯事務已由在機器檢查時活動的應用引起(菱形174)。在一個實施例中，在處理器開始執行該進程前，如果合併緩衝器已被排空，則處理器的合併緩衝器中產生的地址破壞差錯與檢測出錯時正執行的應用或進程相關聯(例如，活動進程)。例如，結合圖2和3的框130、136、142和150的排空合併緩衝器可確保在機器檢查時活動的應用是與合併緩衝器中檢測出的被破壞地址差錯相關聯的應用。這樣，在切換到執行不同進程之前排空合併緩衝器可允許處理器識別與合併緩衝器地址差錯相關聯的應用，並僅刪除該應用而不尋求系統刪除關閉(框180)和停止處理器(框182)。
如果處理器可將出錯事務識別為由機器檢查時活動的應用引起(菱形174)，則處理器可基於機器檢查時的指令指針地址執行恢復技術(框176)，如必要終止機器檢查時活動的應用(框178)，排空一個或多個處理器核心隊列或緩衝器(包括合併緩衝器)(框179)，並返回到應用刪除返回點(框124)。
現在參考圖6，示出了本發明實施例可使用的計算機系統300的框圖。在一個實施例中，計算機系統300包括處理器330，它可包括通用或專用處理器，諸如微處理器、微控制器、可編程門陣列(P6A)等。如這裡所使用的，術語「計算機系統」可表示任何類型的基於處理器的系統，諸如臺式計算機、伺服器計算機、膝上計算機等，或者其它類型的主機系統。
處理器330可包括兩個中央處理單元(CPU)核心302(a)和302(b)，但可包括一個或多個這種核心。CPU核心302(a)和302(b)可分別包括用於提取指令的指令提取單元304(a)和304(b)，分別用於調度指令執行的調度器單元306(a)和306(b)，分別用於執行指令的執行單元308(a)和308(b)，以及分別用於存儲數據的本地副本的一個或多個本地高速緩存存儲器單元310(a)和310(b)。CPU核心302(a)和302(b)還可分別包括存儲緩衝器202(a)和202(b)以及合併緩衝器220(a)和220(b)，其可根據本發明的各種實施例而實現。
仍參考圖6，處理器330可包括本地互連312，以允許處理器330的各個單元通信和交換數據。處理器330還可包括相干協議引擎和系統接口316，用於連同擴展高速緩存314和系統存儲器318提供高速緩存相干性和系統存儲器接口功能。在一個實施例中，擴展高速緩存可由處理器330的多個CPU核心302(a)和302(b)共享。在一個實施例中，擴展高速緩存314可以是直寫高速緩存而本地高速緩存310(a)和310(b)可以是回寫高速緩存。在一個實施例中，本地高速緩存310(a)和310(b)可包括分別為8K字節和256K字節的一級和二級高速緩衝，，且擴展高速緩存314可以是16M字節三級高速緩存。在一個實施例中，合併緩衝器220(a)和220(b)可收集存儲指令的結果並周期性地將存儲指令結果塊寫到擴展高速緩存314和/或系統存儲器318以減少本地互連312上的通信量。
處理器330還可耦合到輸入/輸出(I/O)集線器320，其可經由輸入/輸出(I/O)擴展總線耦合到一個或多個外圍設備322。外圍設備322在一個實施例中可包括諸如軟盤驅動器的存儲裝置以及諸如鍵盤滑鼠的輸入裝置。I/O集線器320例如還可耦合到硬碟驅動器和緊緻盤(CD)驅動器。可以理解，系統中也可包括其它存儲媒介。處理器330還可耦合到一個或多個附加處理單元或協議引擎324，諸如圖形引擎、網絡引擎或網際網路協議引擎。
實施例可在邏輯電路、狀態機、微代碼或其某些組合實現。實施例可以代碼實現並可存儲於儲存了用於編程計算機執行指令的指令的儲存媒介上。儲存媒介可以包括，但不限於，任何類型的盤，包括軟盤、光碟、緊緻盤只讀存儲器(CD-ROM)、可重寫緊緻盤(CD-RW)、以及磁光碟、半導體裝置，諸如只讀存儲器(ROM)、隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)、可擦可編程只讀存儲器(EPROM)、快閃記憶體、電可擦可編程只讀存儲器(EEPROM)、磁或光卡或者適於存儲電子指令的任何類型的媒介。
因此，描述了用於將合併緩衝器系統刪除差錯轉換成進程刪除差錯的方法、裝置和系統。雖然相對於有限數量的實施例描述了本發明，但在揭示內容的幫助下本領域的熟練技術人員可以理解許多修改和變型。所附權利要求書旨在覆蓋落在本發明的真實精神和範圍內的這種修改和變型。
權利要求
1.一種裝置，其特徵在於，包括緩衝器，用於收集與一個或多個進程相關聯的存儲指令，其中所述存儲指令包括數據和要存儲數據的地址；以及緩衝器控制，用於在緩衝器收集與第二進程相關聯的存儲指令之前總是排空與第一進程相關聯的存儲指令的緩衝器。
2.如權利要求1所述的裝置，其特徵在於，進一步包括差錯檢查器，用於在存儲指令中檢測至少一個差錯；以及刪除單元，用於如果差錯檢查器在與第一進程相關聯的第一存儲指令中檢測出第一差錯，則停止第一進程。
3.如權利要求2所述的裝置，其特徵在於，所述存儲指令還包括與存儲指令相對應的差錯信息，其中差錯檢查器基於該差錯信息檢測所述至少一個差錯。
4.如權利要求3所述的裝置，其特徵在於，差錯信息是奇偶信息。
5.如權利要求2所述的裝置，其特徵在於，進一步包括奇偶破壞單元，用於當第一差錯是第一地址差錯時指示相應的數據差錯。
6.如權利要求1所述的裝置，其特徵在於，所述緩衝器是合併緩衝器。
7.如權利要求1所述的裝置，其特徵在於，所述緩衝器用於每次收集與一個進程相關聯的存儲指令。
8.如權利要求2所述的裝置，其特徵在於，所述緩衝器使第一差錯能作為進程刪除差錯而非系統刪除差錯而被處理。
9.一種裝置，其特徵在於，包括處理器核心，用於執行一個或多個進程；存儲緩衝器，用於存儲一個或多個推測的存儲指令，直到它們預備被提交到機器狀態；合併緩衝器，用於存儲被提交的存儲指令，其中被提交的存儲指令與一個或多個進程相關聯，其中被提交的存儲指令包括數據、要存儲數據的地址和差錯信息；以及合併緩衝器控制，用於如果處理器核心從第一進程的執行變成第二進程的執行，則總是清除合併緩衝器。
10.如權利要求9所述的裝置，其特徵在於，進一步包括差錯檢查器，用於基於出錯信息在提交的存儲指令中檢測至少一個差錯；以及刪除單元，用於如果差錯檢查器在與第一進程相關聯的第一提交的存儲指令中檢測出第一差錯，則停止第一進程的執行。
11.如權利要求10所述的裝置，其特徵在於，進一步包括奇偶破壞單元，用於在第一差錯是第一地址差錯時指示相應的數據差錯。
12.如權利要求9所述的裝置，其特徵在於，合併緩衝器用於每次收集與一個進程相關聯的存儲指令。
13.如權利要求10所述的裝置，其特徵在於，合併緩衝器用於使第一差錯作為進程刪除差錯而非系統刪除差錯而被處理。
14.一種方法，其特徵在於，包括在緩衝器中收集與第一進程相關聯的存儲指令，其中所述存儲指令包括數據、要存儲數據的地址以及差錯信息；以及在收集與第二進程相關聯的存儲指令之前，總是從緩衝器中排空與第一進程相關聯的收集的存儲指令。
15.如權利要求14所述的方法，其特徵在於，進一步包括基於出錯信息，在收集的存儲指令中檢測至少一個差錯；以及如果檢測出與第一進程相關聯的第一差錯，則停止第一進程的執行。
16.如權利要求15所述的方法，其特徵在於，進一步包括當第一差錯是第一地址差錯時指示相應的第一數據差錯。
17.如權利要求14所述的方法，其特徵在於，在緩衝器中每次收集與一個進程相關聯的存儲指令。
18.如權利要求15所述的方法，其特徵在於，進一步包括將第一差錯作為進程刪除差錯而非系統刪除差錯進行處理。
19.一種包含機器可訪問媒介的製品，所述媒介包含指令，在被執行時使得系統在緩衝器中收集與第一進程相關聯的存儲指令，其中所述存儲指令包括數據、地址和差錯信息；以及在收集與第二進程相關聯的存儲指令之前，總是從緩衝器中排空與第一進程相關聯的收集的存儲指令。
20.如權利要求19所述的製品，其特徵在於，進一步包括指令，在被執行時使得系統在緩衝器中每次收集與一個進程相關聯的存儲指令。
21.如權利要求19所述的製品，其特徵在於，進一步包括指令，在被執行時使得系統將與第一進程相關聯的第一存儲指令相關的第一差錯作為進程刪除差錯而非系統刪除差錯進行處理。
22.一種系統，包括處理器，用於執行與一個或多個進程相關聯的包括存儲指令的指令；動態隨機存取系統存儲器，它被耦合成存儲用於由處理器執行的指令；合併緩衝器，用於收集與存儲指令相關聯的信息，包括要存儲的數據、要存儲數據的地址以及出錯信息；以及合併緩衝器控制，用於如果處理器從第一進程的執行變成第二進程的執行，則總是清除合併緩衝器。
23.如權利要求22所述的系統，其特徵在於，進一步包括差錯檢查器，用於基於出錯信息在存儲指令中檢查至少一個差錯；以及刪除單元，用於如果差錯檢查器檢測出與第一進程相關聯的第一存儲指令相關的第一差錯，則停止第一進程的執行。
24.如權利要求23所述的系統，其特徵在於，進一步包括奇偶破壞單元，用於在第一差錯是第一地址差錯時指示相應的數據差錯。
25.如權利要求22所述的系統，其特徵在於，合併緩衝器用於每次收集與一個進程相關聯的存儲指令。
26.如權利要求23所述的系統，其特徵在於，合併緩衝器用於使第一差錯能作為進程刪除差錯而非系統刪除差錯進行處理。
全文摘要
一種裝置包括收集與一個或多個進程相關聯的存儲指令信息。收集的存儲指令信息包括數據和要存儲數據的地址。該裝置還包括緩衝器控制，它在收集與第二進程相關聯的存儲指令前排空與第一進程相關聯的存儲指令的緩衝器。
文檔編號G06F11/00GK1752937SQ20051010896
公開日2006年3月29日 申請日期2005年9月23日 優先權日2004年9月24日
發明者T·福瑟姆, Y·施雷蓋, U·埃切若, S·慕克吉 申請人:英特爾公司