薄膜電晶體、使用該薄膜電晶體的陣列基板及其製作方法
2023-10-22 11:44:47 4
專利名稱：薄膜電晶體、使用該薄膜電晶體的陣列基板及其製作方法
技術領域：
本發明涉及平板顯示技術領域，尤其涉及一種薄膜電晶體、使用該薄膜電晶體的陣列基板及其製作方法。
背景技術：
薄膜電晶體(TFT)被廣泛應用於平板顯示器件，比如目前最為常見的液晶顯示器 (LCD)。目前實際銷售的基於TFT技術的平板顯示產品中，使用的TFT器件基本上屬於兩類非晶矽薄膜電晶體(a-Si TFT)和多晶矽薄膜電晶體。對於後者，根據其製造工藝的不同，又可以分為低溫多晶矽薄膜電晶體(LTPS TFT)和高溫多晶矽薄膜電晶體(HTPS TFT)， 分別適用於中小尺寸顯示器件和微小尺寸顯示器件(如投影圖像源)等。相對於非晶矽薄膜電晶體來說，低溫多晶矽薄膜電晶體具有諸多優點，如其遷移率比非晶矽薄膜電晶體高兩個數量級，可以較小尺寸的器件實現較強的驅動能力，提高顯示器件開口率，也更適用於需要電流驅動的有源矩陣有機發光二極體顯示面板；又如其閾值電壓比較穩定，可滿足有源矩陣有機發光二極體顯示面板的穩定性要求，並成為驅動有源矩陣有機發光二極體顯示面板的理想選擇；再如，非晶矽薄膜電晶體只能形成N型器件， 而低溫多晶矽薄膜電晶體卻可以形成P型與N型兩種互補型薄膜電晶體，這使得利用低溫多晶矽薄膜電晶體在玻璃基板上形成電路比較靈活，也成為事實上的做法，從而達到簡化外圍驅動電路的目的。總而言之，低溫多晶矽薄膜電晶體因具有諸多優點，使其在高解析度、電路集成、顯示器件集成方面具有廣泛應用。但相對於非晶矽薄膜電晶體來說，低溫多晶矽薄膜電晶體的製作工藝比較複雜，一般而言，非晶矽薄膜電晶體採用4或5道掩模板光刻工藝，而低溫多經過薄膜電晶體通常需要採用9道掩模板光刻工藝，其工藝複雜性的增加使得採用低溫多晶矽薄膜電晶體驅動的顯示器件的製作成本上升，其良品率下降，影響了低溫多晶矽驅動的顯示器件的競爭力。近來，兼有非晶矽和低溫多晶矽的優點，氧化物半導體越來越多地被用作薄膜電晶體的有源層。但氧化物半導體在製作過程中容易受到製作過程中加熱、刻蝕等工藝影響或者暴露於空氣中，導致其性能惡化，無法如預期地實現薄膜電晶體的性能。
發明內容
有鑑於此，有必要提供一種採用氧化物半導體作有源層且性能穩定的薄膜電晶體。此外，還有必要提供一種使用上述薄膜電晶體的陣列基板。另外，還有必要提供一種使用上述薄膜電晶體的陣列基板製作方法。一種陣列基板包括具有第一表面的基板、形成於所述基板的第一表面上的多條掃描線、多條信號線、多個薄膜電晶體及多個像素電極，所述多條掃描線和多條信號線相互交叉在所述第一表面上定義出多個像素區域，所述多個薄膜電晶體分別設置於所述多個像素區域內，每一像素區域內至少設有一個所述薄膜電晶體，且每一所述薄膜電晶體分別與一所述掃描線和信號線直接或間接電性連接，所述薄膜電晶體包括第一柵極、第一柵絕緣層、 第一有源塊、第一阻擋塊、第一源極、第一漏極及第一鈍化層，所述第一柵極形成於所述基板的第一表面上，所述第一柵絕緣層形成於所述第一柵極上，並覆蓋所述第一柵極及掃描線，所述第一有源塊設置於所述第一柵極上方的第一柵絕緣層上，所述第一阻擋塊設置於所述第一有源塊上，所述第一源極和第一漏極間隔設置於所述第一有源塊上，並覆蓋部分所述第一阻擋塊和部分第一柵絕緣層，所述第一鈍化層設置於所述第一阻擋塊上，其上設有多個第一通孔，所述多個薄膜電晶體的第一有源塊形成一第一有源層圖案，所述多個薄膜電晶體的第一阻擋塊形成一第一阻擋層圖案；每一所述像素電極位於一像素區域內，且像素電極設置於所述第一鈍化層之上，通過所述第一通孔與一所述第一漏極電性連接。一種如上所述的陣列基板的製作方法，包括以下步驟提供一具有第一表面的基板；在所述基板上形成第一柵極及掃描線；在所述第一柵極及掃描線上形成第一柵絕緣層，所述第一柵絕緣層至少完全覆蓋所述第一柵極及掃描線；在所述第一柵絕緣層上形成第一有源層圖案和第一阻擋層圖案，所述第一有源層包括多個第一有源塊，所述第一阻擋層包括多個第一阻擋塊；在所述第一阻擋塊、第一有源塊上形成第一源極、第一漏極及信號線；在所述第一源極、第一漏極及信號線上形成第一鈍化層，並在所述第一鈍化層上形成多個第一通孔；在第一鈍化層上形成多個像素電極，每一像素電極通過所述第一通孔與一第一漏極電性連接。本發明提供的所述陣列基板的製作方法中，形成所述第一有源層圖案和第一阻擋層圖案的步驟具體包括以下步驟在第一柵絕緣層上形成一第一有源層；在所述第一有源層上形成一第一阻擋層；在所述第一阻擋層上形成一第二光刻膠層，並經一第二掩膜對所述第二光刻膠層進行光刻，得到一第二光刻膠圖案；利用第二光刻膠圖案對第一阻擋層進行刻蝕，得到所述第一阻擋層圖案；在所述第一阻擋層圖案上形成一第三光刻膠層，並經一第三掩膜對所述第三光刻膠層進行光刻，得到一第三光刻膠圖案；利用第三光刻膠圖案對第一有源層進行刻蝕，得到所述第一有源層圖案。一種陣列基板包括具有第一表面的基板、形成於所述基板的第一表面上的多條掃描線、多條信號線、多個薄膜電晶體及多個像素電極，所述多條掃描線和多條信號線相互交叉在所述第一表面上定義出多個像素區域，所述多個薄膜電晶體分別設置於所述多個像素區域內，每一像素區域內至少設有一個所述薄膜電晶體，且每一所述薄膜電晶體分別與一所述掃描線和信號線直接或間接電性連接，所述薄膜電晶體包括第二柵極、第二柵絕緣層、 第二有源塊、第二阻擋塊、第二源極、第二漏極及第二鈍化層，所述第二柵極形成於所述基板的第一表面上，所述第二柵絕緣層形成於所述第二柵極上，並覆蓋所述第二柵極，所述第二源極和第二漏極間隔設置於所述第二柵極之上的第二柵絕緣層上，並覆蓋所述第二柵極邊緣外的部分第二柵絕緣層；所述第二阻擋塊設置於所述第二有源塊上，且所述第二阻擋塊與第二有源塊位於所述第二柵極上，並覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分，覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分邊緣的所述第二源極和第二漏極的一部分；所述多個薄膜電晶體的第二有源塊形成一第二有源層圖案，所述多個薄膜電晶體的第二阻擋塊形成一第二阻擋層圖案；所述第二鈍化層形成於所述第二阻擋層圖案上，並完全覆蓋所述第二阻擋層圖案，並覆蓋所述第二源極、第二漏極、信號線以及未被所述第二阻擋層圖案、第二源極、第二漏極、信號線覆蓋的第二柵絕緣層；每一所述像素電極位於一像素區域內，且所述像素電極設置於所述第二鈍化層之上，通過所述第二通孔與一所述第二漏極電性連接。一種薄膜電晶體，形成於一具有第一表面的基板上，包括第一柵極、第一柵絕緣層、第一有源塊、第一阻擋塊、第一源極、第一漏極及第一鈍化層，所述第一柵極形成於所述基板的第一表面上，所述第一柵絕緣層形成於所述第一柵極上，並覆蓋所述第一柵極，所述第一有源塊設置於所述第一柵極上方的第一柵絕緣層上，所述第一阻擋塊設置於所述第一有源塊上，所述第一源極和第一漏極間隔設置於所述第一有源塊上，並覆蓋部分所述第一阻擋塊和部分第一柵絕緣層，所述第一鈍化層設置於所述第一阻擋塊上，其上設有第一通孔，所述第一有源塊由氧化物半導體材料製成，且其在所述第一表面上的投影覆蓋所述第一阻擋塊在所述第一表面上的投影的一部分。所述第一有源塊由一第一有源層經光刻蝕刻工藝製成，第一阻擋塊由一第一阻擋層經光刻蝕刻工藝製成，且第一有源層形成於所述第一柵絕緣層上，並完全覆蓋所述第一柵絕緣層，第一阻擋層形成於所述第一有源層上，並完全覆蓋所述第一有源層，所述第一阻擋層在所述第一有源塊製成之前形成於所述第一有源層上；所述第一阻擋塊的邊緣與第一有源塊之間形成一第一臺階結構，且所述第一臺階結構在所述第一表面上的投影被所述第一柵極在所述第一表面上的投影所覆蓋；所述第一有源塊的邊緣與所述第一柵絕緣層之間形成一第二臺階結構，第二臺階結構在所述第一表面上的投影未被所述第一柵極在所述第一表面上的投影所覆蓋。一種薄膜電晶體，形成於一具有第一表面的基板上，包括第二柵極、第二柵絕緣層、第二有源塊、第二阻擋塊、第二源極、第二漏極及第二鈍化層，所述第二柵極形成於所述基板的第一表面上，所述第二柵絕緣層形成於所述第二柵極上，並覆蓋所述第二柵極，所述第二源極和第二漏極間隔設置於所述第二柵極之上的第二柵絕緣層上，並覆蓋所述第二柵極邊緣外的部分第二柵絕緣層；所述第二阻擋塊設置於所述第二有源塊上，且所述第二阻擋塊與第二有源塊位於所述第二柵極上，並覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分，覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分邊緣的所述第二源極和第二漏極的一部分；所述第二鈍化層形成於所述第二阻擋塊上，並完全覆蓋所述第二阻擋塊，並覆蓋所述第二源極、第二漏極以及未被所述第二阻擋塊、第二源極、第二漏極覆蓋的第二柵絕緣層；所述第二有源塊由一第二有源層經光刻蝕刻工藝製成，第二阻擋塊由一第二阻擋層經光刻蝕刻工藝製成，且第二有源層和第二阻擋層先後形成於所述第二源極、第二漏極上，並所述第二有源層完全覆蓋所述第二源極、第二漏極，並覆蓋未被所述第二源極、第二漏極覆蓋的第二柵絕緣層，所述第二阻擋層完全覆蓋所述第二有源層；所述第二有源層由氧化物半導體材料製成；所述第二源極和第二漏極與第二柵極邊緣外的部分第二柵絕緣層之間形成第三臺階結構，所述第三臺階結構的投影未被所述第二柵極所覆蓋；所述第二阻擋塊和第二有源塊與所述第二源極和第二漏極之間形成第四臺階結構，第四臺階結構的投影被所述第二柵極的投影所覆蓋。本發明提供的薄膜電晶體、使用該薄膜電晶體的陣列基板及其製作方法中，所述每一薄膜電晶體的第一有源塊位於所述第一源極和第一漏極之間的部分被所述第一阻擋塊覆蓋，且在所述第一有源塊位於所述第一源極和第一漏極之間的部分在所述陣列基板的製作過程中，一直被所述第一阻擋塊覆蓋，其至始至終未與外界環境接觸，因此，其導電性能得以保持，並不會受外界環境影響而發生改變。所述每一薄膜電晶體的第二有源塊位於所述第二源極和第二漏極之間的部分被所述第二阻擋塊覆蓋，且在所述第二有源塊位於所述第二源極和第二漏極之間的部分在所述陣列基板的製作過程中，一直被所述第二阻擋塊覆蓋，其至始至終未與外界環境接觸，因此，其導電性能得以保持，並不會受外界環境影響而發生改變。
下面將結合附圖及實施例對本發明作進一步說明，附圖中圖1為本發明提供的一較佳實施方式的陣列基板的示意圖。圖2為圖1所示陣列基板的第一實施方式的A-A向剖面示意圖。圖3a至3g為圖1所示陣列基板的製作流程圖。圖如至4f為圖1所示陣列基板的另一較佳實施方式的製作流程圖。圖5為圖3a至3g所示的陣列基板的製作方法流程示意圖。圖6為圖如至4f所示的陣列基板的製作方法流程示意圖。
具體實施例方式為說明本發明提供的薄膜電晶體及其製作方法、使用該薄膜電晶體的陣列基板， 以下結合說明書附圖進行詳細闡述。請同時參閱圖1和圖2，其為本發明提供的一較佳實施方式的陣列基板的示意圖以及所述陣列基板沿A-A向的剖面示意圖。所述陣列基板100包括具有第一表面111的基板110、形成於基板110的第一表面111上的多條掃描線120、多條信號線130、多個薄膜電晶體140以及多個像素電極150。所述基板110為透明材料如玻璃、樹脂製成，且第一表面為一連續且光滑的平面或曲面。所述多條掃描線120之間等間隔平行排列，所述多條信號線130之間等間隔平行排列，且所述多條掃描線Iio和多條信號線130之間相互交叉在所述第一表面上定義出多個像素區域200。所述多個薄膜電晶體140分別設置於所述多個像素區域200內，且每一所述薄膜電晶體140分別與一掃描線110和信號線130電性連接。該多個像素電極150分別設置於多個像素區域200內，並每一像素電極150電性連接位於同一像素區域200內的所述薄膜電晶體140。在本實施方式中，所述多條掃描線120和多條信號線130至少由金屬或金屬合金製成，在其他實施方式中，所述多條掃描線120和多條信號線130還可以包括透明導電材料，即所述多條掃描線120和多條信號線130包括至少兩層結構，一為金屬或金屬合金層，一為透明導電材料層。所述像素電極150由透明導電材料製成，所述透明導電材料可以是氧化銦錫、氧化銦錫或其化合物。請同時參閱圖3a至3g，其為圖2所示陣列基板的製作流程圖。在本實施方式中， 僅以製作一個薄膜電晶體為例進行說明。請參閱圖3a，在所述陣列基板100的基板110上，形成第一柵極141及掃描線 120(參閱圖1，本實施方式的陣列基板的製作流程圖中均未示出)，然後在所述第一柵極 141及掃描線120上形成第一柵絕緣層142。所述第一柵絕緣層142完全覆蓋所述第一柵極141及掃描線120，並覆蓋未被所述第一柵極141及掃描線120覆蓋的第一表面111。在其他實施方式中，所述第一柵絕緣層142僅覆蓋所述第一柵極141及掃描線120，並不覆蓋未被所述第一柵極141及掃描線120覆蓋的第一表面111。所述第一柵極141採用金屬或金屬合金材料製成，所述第一柵絕緣層142採用透明絕緣材料如氮化矽或氧化矽製成。所述第一柵極141及掃描線120的製作步驟如下首先，採用所述金屬或金屬合金材料形成一第一導電層；然後在所述第一導電層上塗布一第一光刻膠層，並經一第一掩膜對所述第一光刻膠層進行光刻，得到第一光刻膠圖案。利用所述第一光刻膠圖案對所述第一導電層進行刻蝕，得到多個薄膜電晶體的所述第一柵極141及多條掃描線120。請參閱圖北，在所述第一柵絕緣層142上形成第一有源層143和第一阻擋層144。 所述第一有源層143由氧化物半導體材料經沉積工藝製成，所述第一阻擋層144採用與所述第一柵絕緣層142相同的材料製成。請參閱圖3c，在所述第一阻擋層144上塗布一第二光刻膠層，所述第二光刻膠層完全覆蓋所述第一阻擋層144，並經一第二掩膜對所述第二光刻膠層進行光刻，得到第二光刻膠圖案。利用所述第二光刻膠圖案對所述第一阻擋層144進行刻蝕，得到第一阻擋層圖案145。所述第一阻擋層圖案145包括多個第一阻擋塊145a，每一第一阻擋塊14 覆蓋位於每一薄膜電晶體140的第一柵極141上方的部分第一有源層143和第一柵絕緣層142，即所述第一阻擋塊14 在所述第一表面111上的投影的一部分被所述第一柵極141在所述第一表面111上的投影所覆蓋。請參閱圖3d，在所述第一阻擋層圖案145上塗布一第三光刻膠層，所述第三光刻膠層完全覆蓋所述第一阻擋層圖案145及第一有源層143。然後，經一第三掩膜對所述第三光刻膠層進行光刻，得到第三光刻膠圖案。利用所述第三光刻膠圖案對所述第一有源層 143進行光刻，得到第一有源層圖案146。所述第一有源層圖案146包括多個第一有源塊 146a，所述第一有源塊146a覆蓋位於每一薄膜電晶體140的第一柵極141上方的第一柵絕緣層142，且其跨度大於所述第一柵極141的跨度，即其所述第一表面111上的投影覆蓋所述第一柵極141在所述第一表面上的投影的一部分。所述第一阻擋塊14 的邊緣與所述第一有源塊146a之間形成一第一臺階結構14 ，且所述第一臺階結構14 在所述第一表面111上的投影被所述第一柵極141在所述第一表面111上的投影所覆蓋。所述第一有源塊146a的邊緣與所述第一柵絕緣層142之間形成一第二臺階結構146b，所述第二臺階結構146b在所述第一表面111上的投影未被所述第一柵極141在所述第一表面111上的投影所覆蓋。圖3c和3d中，兩次光刻工藝可以利用一灰階掩膜一次光刻替換，進而減少一次光刻工藝，簡化工藝，降低成本，同時提高良品率。請參閱圖3e，在所述第一阻擋層圖案145及第一有源層圖案146上形成以第二導電層，所述第二導電層由金屬或金屬合金材料經沉積工藝製成，所述第二導電層完全覆蓋所述第一阻擋層圖案145及第一有源層圖案146，並覆蓋未被所述第一阻擋層圖案145及第一有源層圖案146覆蓋的第一柵絕緣層142。然後，在所述第二導電層上塗布一地四光刻膠層，並經一第四掩膜對所述第四光刻膠層進行光刻，得到第四光刻膠圖案。利用所述第四光刻膠圖案對所述第二導電層進行光刻，得到多條信號線130及每一所述薄膜電晶體140的第一源極147a和第一漏極147b。同一所述薄膜電晶體140的第一源極147a和第一漏極 147b間隔設置於所述第一有源塊146a上，並覆蓋部分第一阻擋塊145a、第一有源塊146a 邊緣的第一柵絕緣層142。所述信號線130與掃描線120相互交叉將所述第一表面111分割成多個所述像素區域200，所述第一源極147a與一所述信號線130電性連接。所述第一臺階結構14 和第二臺階結構146b可以有效防止形成於其上的第一源極147a和第一漏極147b發生斷線。請參閱圖3f，在所述第一源極147a、第一漏極147b及信號線130上形成一第一鈍化層148，所述第一鈍化層148至少完全覆蓋所述第一源極147a、第一漏極147b及信號線 130。然後，在所述第一鈍化層148上塗布一第五光刻膠層，並經一第五掩膜對所述第五光刻膠層進行一次光刻，得到第五光刻膠圖案。利用所述第五光刻膠圖案對所述第一鈍化層 148進行蝕刻，在所述第一鈍化層148上形成多個第一通孔148a。所述第一通孔148a與所述每一薄膜電晶體140的第一漏極147b —部分相對應，並暴露出所述第一漏極147b的一部分。所述第一鈍化層148採用與第一柵絕緣層142相同的材料經沉積工藝製成。所述第一臺階結構14 和第二臺階結構146b可以有效防止形成於所述第一源極147a和第一漏極147b上的的第一鈍化層148發生斷層，防止所述第一源極147a與所述像素電極150之間電性連接，影響陣列基板的良品率。請參閱圖3g，在所述第一鈍化層148上形成一第三導電層，所述第三導電層完全覆蓋所述第一鈍化層148以及通過所述第一通孔148a暴露出的所述第一漏極147b的一部分。然後，在所述第三導電層上塗布一第六光刻膠層，並經一第六掩膜對所述第六光刻膠層進行光刻，得到一第六光刻膠圖案。利用所述第六光刻膠圖案對所述第三導電層進行蝕刻，得到位於每一像素區域200內的像素電極150，且每一像素電極150通過所述第一通孔 148a與位於同一像素區域200內的薄膜電晶體140的第一漏極147b電性連接。所述第三導電層150由透明導電材料經薄膜沉積工藝製成。在上述陣列基板100的製作過程中，所述每一薄膜電晶體140的第一有源塊146a 位於所述第一源極147a和第一漏極147b之間的部分被所述第一阻擋塊145覆蓋，且在所述第一有源塊146位於所述第一源極147a和第一漏極147b之間的部分在所述陣列基板 100的製作過程中，一直被所述第一阻擋塊145覆蓋，其至始至終未與外界環境接觸，因此， 其導電性能得以保持，並不會受外界環境影響而發生改變。請同時參閱圖如至4f，其為圖1所示陣列基板的另一較佳實施方式的製作流程圖。在本實施方式中，僅以製作一個薄膜電晶體為例進行說明。請參閱圖4a，在所述陣列基板100的基板310上，形成第二柵極341及掃描線 120(參閱圖1，本實施方式的陣列基板的製作流程圖中均未示出)，然後在所述第二柵極 341及掃描線120上形成第二柵絕緣層342。所述第二柵絕緣層342完全覆蓋所述第二柵極341及掃描線120，並覆蓋未被所述第二柵極341及掃描線120覆蓋的第一表面311。在其他實施方式中，所述第二柵絕緣層342僅覆蓋所述第二柵極341及掃描線120，並不覆蓋未被所述第二柵極341及掃描線120覆蓋的第一表面311。所述第二柵極341採用金屬或金屬合金材料製成，所述第二柵絕緣層342採用透明絕緣材料如氮化矽或氧化矽製成。所述第二柵極341及掃描線120的製作步驟如下首先，採用所述金屬或金屬合金材料形成一第四導電層；然後在所述第四導電層上塗布一第七光刻膠層，並經一第七掩膜對所述第七光刻膠層進行光刻，得到第七光刻膠圖案。利用所述第七光刻膠圖案對所述第四導電層進行刻蝕，得到多個薄膜電晶體的所述第二柵極341及多條掃描線120。請參閱圖4b，在所述第二柵絕緣層142上形成第五導電層，所述第五導電層完全覆蓋所述第二柵絕緣層142。然後，在所述第五導電層上塗布一第八光刻膠層，並經一第八掩膜對所述第八光刻膠層進行光刻，得到第八光刻膠圖案。利用所述第八光刻膠圖案對所述第五導電層進行蝕刻，得到每一所述薄膜電晶體的第二源極347a和第二漏極347b、信號線130(參閱圖1，本實施方式的製作流程中均為示出所述信號線130)。所述第二源極347a 和第二漏極347b間隔設置於所述第二柵極341上方的第二柵絕緣層342上，並覆蓋所述第二柵極341邊緣外的部分第二柵絕緣層342。所述第五導電層採用金屬或金屬合金材料經薄膜沉積工藝製成。所述第二源極347a和第二漏極347b與第二柵極341邊緣外的部分第二柵絕緣層342之間形成第三臺階結構347c。所述第三臺階結構347c的投影未被所述第二柵極342所覆蓋。請參閱圖如，在所述第二源極347a、第二漏極347b、信號線130上依次形成一第二有源層343和一第二阻擋層344。所述第二有源層343完全覆蓋所述第二源極347a、第二漏極347b、信號線130，並覆蓋未被所述第二源極347a、第二漏極347b、信號線130覆蓋的第二柵絕緣層342。所述第二阻擋層344完全覆蓋所述第二有源層343。所述第二有源層 343由氧化物半導體材料經沉積工藝製成，所述第二阻擋層344採用與第二柵絕緣層342相同的材料製成。請參閱圖4d，在所述第二阻擋層344上塗布一第九光刻膠層，並經一第九掩膜對所述第九光刻膠層進行光刻，得到第九光刻膠圖案。利用所述第九光刻膠圖案對上所述第二阻擋層344和第二有源層343進行刻蝕，得到第二阻擋層圖案345和第二有源層圖案 346。所述第二阻擋層圖案345包括多個第二阻擋塊34 ，所述第二有源層圖案346包括多個第二有源塊346a，所述第二阻擋塊34 完全覆蓋所述第二有源塊346a，且所述第二阻擋塊34 和第二有源塊346a位於每一所述第二柵極341上，並覆蓋所述第二源極347a 和第二漏極:347b之間的第二柵絕緣層342部分，覆蓋第二源極347a和第二漏極347b之間的第二柵絕緣層342部分邊緣的第二源極347a和第二漏極347b的一部分。所述第二阻擋塊34 和第二有源塊346a與所述第二源極347a和第二漏極347b之間形成第四臺階結構 346b。所述第四臺階結構346b的投影被所述第二柵極342的投影所覆蓋。請參閱圖4e，在所述第二阻擋層圖案345上形成一第二鈍化層348，所述第二鈍化層完全覆蓋所述第二阻擋層圖案345，並覆蓋所述第二源極347a、第二漏極347b、信號線 130以及未被所述第二阻擋層圖案345、第二源極347a、第二漏極347b、信號線130覆蓋的第二柵絕緣層342。在所述第二鈍化層348上塗布一第十光刻膠層，並經一第十掩膜對所述第十光刻膠層進行一次光刻，得到第十光刻膠圖案。利用所述第十光刻膠圖案對所述第二鈍化層348進行蝕刻，在所述第二鈍化層348上形成多個第二通孔348a。所述第二通孔 348a與所述每一薄膜電晶體140的第二漏極347b —部分相對應，並暴露出所述第二漏極 147b的一部分。所述第二鈍化層348採用與所述第二柵絕緣層342相同的材料經沉積工藝製成。所述第三臺階結構347c與第四臺階結構346b可以有效防止所述第二鈍化層348出現斷層。 請參閱圖4f，在所述第二鈍化層348上形成一第六導電層，所述第六導電層完全覆蓋所述第二鈍化層348以及通過所述第二通孔348a暴露出的所述第二漏極347b的一部分。然後，在所述第六導電層上塗布一第十一光刻膠層，並經一第十一掩膜對所述第十一光刻膠層進行光刻，得到一第十一光刻膠圖案。利用所述第十一光刻膠圖案對所述第六導電層進行蝕刻，得到位於每一像素區域200內的像素電極150，且每一像素電極150通過所述第二通孔348a與位於同一像素區域200內的薄膜電晶體140的第二漏極347b電性連接。 所述第六導電層由透明導電材料經薄膜沉積工藝製成。在上述陣列基板100的製作過程中，所述每一薄膜電晶體140的第二有源塊346a 位於所述第二源極347a和第二漏極347b之間的部分被所述第二阻擋塊34 覆蓋，且在所述第二有源塊346a位於所述第二源極347a和第二漏極347b之間的部分在所述陣列基板100的製作過程中，一直被所述第二阻擋塊34 覆蓋，其至始至終未與外界環境接觸，因此，其導電性能得以保持，並不會受外界環境影響而發生改變。請參閱圖5，其為圖3a至3g所示的陣列基板的製作方法流程示意圖。所述陣列基板的製作方法，包括下列步驟步驟Sl 提供一具有一第一表面的基板。所述基板由透明材料如樹脂、玻璃製成， 所述第一表面為表面光滑且連續的平面或曲面。步驟S2 在所述基板的第一表面上形成第一柵極及掃描線。採用金屬或金屬合金材料形成一第一導電層，在所述第一導電層上塗布一第一光刻膠層，並經一第一掩膜對所述第一光刻膠層進行光刻，得到第一光刻膠圖案。利用所述第一光刻膠圖案對所述第一導電層進行刻蝕，得到多個薄膜電晶體的所述第一柵極及多條掃描線。步驟S3 在所述第一柵極及掃描線上形成第一柵絕緣層，所述第一柵絕緣層完全覆蓋所述第一柵極及掃描線。在其他實施方式中，所述第一柵絕緣層僅覆蓋所述第一柵極及掃描線，並不覆蓋未被所述第一柵極及掃描線覆蓋的第一表面。所述第一柵絕緣層採用透明絕緣材料如氮化矽或氧化矽製成。步驟S4 在所述第一柵絕緣層上形成第一有源層圖案和第一阻擋層圖案，其具體步驟如下在所述第一柵絕緣層上形成第一有源層和第一阻擋層。所述第一有源層由氧化物半導體材料經沉積工藝製成，所述第一阻擋層採用與所述第一柵絕緣層相同的材料製成。在所述第一阻擋層上塗布一第二光刻膠層，所述第二光刻膠層完全覆蓋所述第一阻擋層，並經一第二掩膜對所述第二光刻膠層進行光刻，得到第二光刻膠圖案。利用所述第二光刻膠圖案對所述第一阻擋層進行刻蝕，得到第一阻擋層圖案。所述第一阻擋層圖案包括多個第一阻擋塊，所述第一阻擋塊覆蓋位於每一薄膜電晶體的第一柵極上方的部分第一有源層，即所述第一阻擋塊在所述第一表面上的投影的一部分被所述第一柵極在所述第一表面上的投影所覆蓋。在所述第一阻擋層圖案上塗布一第三光刻膠層，所述第三光刻膠層完全覆蓋所述第一阻擋層圖案及第一有源層。然後，經一第三掩膜對所述第三光刻膠層進行光刻，得到第三光刻膠圖案。利用所述第三光刻膠圖案對所述第一有源層進行光刻，得到第一有源層圖案。所述第一有源層圖案包括多個第一有源塊，所述第一有源塊覆蓋位於每一薄膜電晶體的第一柵極上方的第一柵絕緣層，且其在所述掃描線方向的跨度大於所述第一柵極在該方向的跨度，即其所述第一表面上的投影覆蓋所述第一柵極在所述第一表面上的投影的一部分。上述兩次光刻工藝可以利用一灰階掩膜一次光刻替換，進而減少一次光刻工藝，簡化工藝，降低成本，同時提高良品率。步驟S5 在所述第一有源塊、第一阻擋塊上形成第一源極、第一漏極及信號線。在所述第一阻擋層圖案及第一有源層圖案上形成以第二導電層，所述第二導電層由金屬或金屬合金材料經沉積工藝製成，所述第二導電層完全覆蓋所述第一阻擋層圖案及第一有源層圖案，並覆蓋未被所述第一阻擋層圖案及第一有源層圖案覆蓋的第一柵絕緣層。然後，在所述第二導電層上塗布一地四光刻膠層，並經一第四掩膜對所述第四光刻膠層進行光刻，得到第四光刻膠圖案。利用所述第四光刻膠圖案對所述第二導電層進行光刻，得到多條信號線及每一所述薄膜電晶體的第一源極和第一漏極。同一所述薄膜電晶體的第一源極和第一漏極間隔設置於所述第一有源塊上，並覆蓋部分第一阻擋塊、第一有源塊邊緣的第一柵絕緣層。所述信號線與掃描線相互交叉將第一表面分割成多個所述像素區域，所述第一源極與一所述信號線電性連接。步驟S6 在所述第一源極、第一漏極及信號線上形成第一鈍化層，並在所述第一鈍化層上設置多個第一通孔。所述第一鈍化層至少完全覆蓋所述第一源極、第一漏極及信號線。然後，在所述第一鈍化層上塗布一第五光刻膠層，並經一第五掩膜對所述第五光刻膠層進行一次光刻，得到第五光刻膠圖案。利用所述第五光刻膠圖案對所述第一鈍化層進行蝕刻，在所述第一鈍化層上形成多個第一通孔。所述第一通孔與所述每一薄膜電晶體的第一漏極一部分相對應，並暴露出所述第一漏極的一部分。所述第一鈍化層採用與第一柵絕緣層相同的材料經沉積工藝製成。步驟S7 在所述第一鈍化層上形成多個像素電極，每一像素電極通過一第一通孔與一所述第一漏極電性連接。在所述第一鈍化層上形成一第三導電層，所述第三導電層完全覆蓋所述第一鈍化層以及通過所述第一通孔暴露出的所述第一漏極的一部分。然後，在所述第三導電層上塗布一第六光刻膠層，並經一第六掩膜對所述第六光刻膠層進行光刻， 得到一第六光刻膠圖案。利用所述第六光刻膠圖案對所述第三導電層進行蝕刻，得到位於每一像素區域內的像素電極，且每一像素電極通過所述第一通孔與位於同一像素區域內的薄膜電晶體的第一漏極電性連接。第三導電層由透明導電材料經薄膜沉積工藝製成。在上述陣列基板的製作方法中，所述每一薄膜電晶體的第一有源塊位於所述第一源極和第一漏極之間的部分被所述第一阻擋塊覆蓋，且在所述第一有源塊位於所述第一源極和第一漏極之間的部分在所述陣列基板的製作過程中，一直被所述第一阻擋塊覆蓋，其至始至終未與外界環境接觸，因此，其導電性能得以保持，並不會受外界環境影響而發生改變。請參閱圖6，其為圖如至4€所示的陣列基板的製作方法流程示意圖。所述陣列基板的製作方法，包括下列步驟步驟Ml 提供一具有一第一表面的基板。所述基板由透明材料如樹脂、玻璃製成， 所述第一表面為表面光滑且連續的平面或曲面。步驟M2 在所述基板的第一表面上形成第二柵極及掃描線。採用金屬或金屬合金材料形成一第四導電層，在所述第四導電層上塗布一第七光刻膠層，並經一第七掩膜對所述第七光刻膠層進行光刻，得到第七光刻膠圖案。利用所述第七光刻膠圖案對所述第四導電層進行刻蝕，得到多個薄膜電晶體的所述第二柵極及多條掃描線。步驟M3 在所述第二柵極及掃描線上形成第二柵絕緣層，所述第二柵絕緣層完全覆蓋所述第二柵極及掃描線。在其他實施方式中，所述第二柵絕緣層僅覆蓋所述第二柵極及掃描線，並不覆蓋未被所述第二柵極及掃描線覆蓋的第一表面。所述第二柵絕緣層採用透明絕緣材料如氮化矽或氧化矽製成。步驟M4 在所述第二柵絕緣層上形成第二源極、第二漏極及信號線，其具體步驟如下在所述第二柵絕緣層上形成第五導電層，所述第五導電層完全覆蓋所述第二柵絕緣層。然後，在所述第五導電層上塗布一第八光刻膠層，並經一第八掩膜對所述第八光刻膠層進行光刻，得到第八光刻膠圖案。利用所述第八光刻膠圖案對所述第五導電層進行蝕刻，得到每一所述薄膜電晶體的第二源極和第二漏極、信號線。所述第二源極和第二漏極間隔設置於所述第二柵極上方的第二柵絕緣層上，並覆蓋所述第二柵極邊緣外的部分第二柵絕緣層。所述第五導電層採用金屬或金屬合金材料經薄膜沉積工藝製成。步驟M5 在第二源極、第二漏極及信號線上形成第一有源層圖案和第一遮擋層圖案，其具體步驟如下在所述第二源極、第二漏極、信號線上依次形成一第二有源層和一第二阻擋層。所述第二有源層完全覆蓋所述第二源極、第二漏極、信號線，並覆蓋未被所述第二源極、第二漏極、信號線覆蓋的第二柵絕緣層。所述第二阻擋層完全覆蓋所述第二有源層。所述第二有源層由氧化物半導體材料經沉積工藝製成，所述第二阻擋層採用與第二柵絕緣層相同的材料製成。在所述第二阻擋層上塗布一第九光刻膠層，並經一第九掩膜對所述第九光刻膠層進行光刻，得到第九光刻膠圖案。利用所述第九光刻膠圖案對上所述第二阻擋層和第二有源層進行刻蝕，得到第二阻擋層圖案和第二有源層圖案。所述第二阻擋層圖案完全覆蓋所述第二有源層圖案，且所述第二阻擋層圖案和第二有源層圖案分別包括多個第二阻擋塊和多個第二有源塊，每一所述第二阻擋塊和第二有源塊位於所述第二柵極上，並覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分，覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分邊緣的所述第二源極和第二漏極的一部分。步驟M6 在第二阻擋層圖案上形成第二鈍化層，在所述第二鈍化層上設置多個第二通孔，其具體步驟如下所述第二鈍化層完全覆蓋所述第二阻擋層圖案，並覆蓋所述第二源極、第二漏極、信號線以及未被所述第二阻擋層圖案、第二源極、第二漏極、信號線覆蓋的第二柵絕緣層。在所述第二鈍化層上塗布一第十光刻膠層，並經一第十掩膜對所述第十光刻膠層進行一次光刻，得到第十光刻膠圖案。利用所述第十光刻膠圖案對所述第二鈍化層進行蝕刻，在所述第二鈍化層上形成多個第二通孔。所述第二通孔與所述每一薄膜電晶體的第二漏極一部分相對應，並暴露出所述第二漏極的一部分。所述第二鈍化層採用與所述第二柵絕緣層相同的材料經沉積工藝製成。步驟M7 在第二鈍化層上形成多個像素電極，每一像素電極通過一第二通孔與一第二漏極電性連接，其具體步驟如下在所述第二鈍化層上形成一第六導電層，所述第六導電層完全覆蓋所述第二鈍化層以及通過所述第二通孔暴露出的所述第二漏極的一部分。然後，在所述第六導電層上塗布一第十一光刻膠層，並經一第十一掩膜對所述第十一光刻膠層進行光刻，得到一第十一光刻膠圖案。利用所述第十一光刻膠圖案對所述第六導電層進行蝕刻，得到位於每一像素區域內的像素電極，且每一像素電極通過所述第二通孔與位於同一像素區域內的薄膜電晶體的第二漏極電性連接。所述第六導電層由透明導電材料經薄膜沉積工藝製成。在上述陣列基板的製作方法中，所述每一薄膜電晶體的第二有源塊位於所述第二源極和第二漏極之間的部分被所述第二阻擋塊覆蓋，且在所述第二有源塊位於所述第二源極和第二漏極之間的部分在所述陣列基板的製作過程中，一直被所述第二阻擋塊覆蓋，其至始至終未與外界環境接觸，因此，其導電性能得以保持，並不會受外界環境影響而發生改變。
以上為本發明提供的薄膜電晶體及其製作方法、使用所述薄膜電晶體的陣列基板及其製作方法的較佳實施方式，並不能理解為對本發明權利保護範圍的限制，本領域的技術人員應該知曉，在不脫離本發明構思的前提下，還可做多種改進或替換，所有的該等改進或替換都應該在本發明的權利保護範圍內，即本發明的權利保護範圍應以權利要求為準。
權利要求
1.一種陣列基板，包括具有第一表面的基板、形成於所述基板的第一表面上的多條掃描線、多條信號線、多個薄膜電晶體及多個像素電極，所述多條掃描線和多條信號線相互交叉在所述第一表面上定義出多個像素區域，所述多個薄膜電晶體分別設置於所述多個像素區域內，每一像素區域內至少設有一個所述薄膜電晶體，且每一所述薄膜電晶體分別與一所述掃描線和信號線直接或間接電性連接，所述薄膜電晶體包括第一柵極、第一柵絕緣層、 第一有源塊、第一阻擋塊、第一源極、第一漏極及第一鈍化層，所述第一柵極形成於所述基板的第一表面上，所述第一柵絕緣層形成於所述第一柵極上，並覆蓋所述第一柵極及掃描線，所述第一有源塊設置於所述第一柵極上方的第一柵絕緣層上，所述第一阻擋塊設置於所述第一有源塊上，所述第一源極和第一漏極間隔設置於所述第一有源塊上，並覆蓋部分所述第一阻擋塊和部分第一柵絕緣層，所述第一鈍化層設置於所述第一阻擋塊上，其上設有多個第一通孔，所述多個薄膜電晶體的第一有源塊形成一第一有源層圖案，所述多個薄膜電晶體的第一阻擋塊形成一第一阻擋層圖案；每一所述像素電極位於一像素區域內，且像素電極設置於所述第一鈍化層之上，通過所述第一通孔與一所述第一漏極電性連接。
2.如權利要求1所述的陣列基板，其特徵在於所述第一有源塊由氧化物半導體材料製成，且其在所述第一表面上的投影覆蓋所述第一阻擋塊在所述第一表面上的投影的一部分，所述第一阻擋塊的邊緣與第一有源塊之間形成一第一臺階結構，且所述第一臺階結構在所述第一表面上的投影被所述第一柵極在所述第一表面上的投影所覆蓋；所述第一有源塊的邊緣與所述第一柵絕緣層之間形成一第二臺階結構，所述第二臺階結構在所述第一表面上的投影未被所述第一柵極在所述第一表面上的投影所覆蓋。
3.如權利要求2所述的陣列基板，其特徵在於所述第一有源層圖案由一第一有源層經光刻蝕刻工藝製成，第一阻擋層圖案由一第一阻擋層經光刻蝕刻工藝製成，且第一有源層形成於所述第一柵絕緣層上，並完全覆蓋所述第一柵絕緣層，第一阻擋層形成於所述第一有源層上，並完全覆蓋所述第一有源層，所述第一阻擋層在所述第一有源層圖案製成之前形成於所述第一有源層上。
4.一種如權利要求1所示的陣列基板的製作方法，包括以下步驟提供一具有第一表面的基板；在所述基板上形成第一柵極及掃描線；在所述第一柵極及掃描線上形成第一柵絕緣層，所述第一柵絕緣層至少完全覆蓋所述第一柵極及掃描線；在所述第一柵絕緣層上形成第一有源層圖案和第一阻擋層圖案，所述第一有源層包括多個第一有源塊，所述第一阻擋層包括多個第一阻擋塊；在所述第一阻擋塊、第一有源塊上形成第一源極、第一漏極及信號線；在所述第一源極、第一漏極及信號線上形成第一鈍化層，並在所述第一鈍化層上形成多個第一通孔；在第一鈍化層上形成多個像素電極，每一像素電極通過所述第一通孔與一第一漏極電性連接。
5.如權利要求4所述的陣列基板的製作方法，其特徵在於形成所述第一有源層圖案和第一阻擋層圖案的步驟具體包括以下步驟在第一柵絕緣層上形成一第一有源層；在所述第一有源層上形成一第一阻擋層；在所述第一阻擋層上形成一第二光刻膠層，並經一第二掩膜對所述第二光刻膠層進行光刻，得到一第二光刻膠圖案；利用第二光刻膠圖案對第一阻擋層進行刻蝕，得到所述第一阻擋層圖案；在所述第一阻擋層圖案上形成一第三光刻膠層，並經一第三掩膜對所述第三光刻膠層進行光刻，得到一第三光刻膠圖案；利用第三光刻膠圖案對第一有源層進行刻蝕，得到所述第一有源層圖案。
6.一種陣列基板，包括具有第一表面的基板、形成於所述基板的第一表面上的多條掃描線、多條信號線、多個薄膜電晶體及多個像素電極，所述多條掃描線和多條信號線相互交叉在所述第一表面上定義出多個像素區域，所述多個薄膜電晶體分別設置於所述多個像素區域內，每一像素區域內至少設有一個所述薄膜電晶體，且每一所述薄膜電晶體分別與一所述掃描線和信號線直接或間接電性連接，所述薄膜電晶體包括第二柵極、第二柵絕緣層、 第二有源塊、第二阻擋塊、第二源極、第二漏極及第二鈍化層，所述第二柵極形成於所述基板的第一表面上，所述第二柵絕緣層形成於所述第二柵極上，並覆蓋所述第二柵極，所述第二源極和第二漏極間隔設置於所述第二柵極之上的第二柵絕緣層上，並覆蓋所述第二柵極邊緣外的部分第二柵絕緣層；所述第二阻擋塊設置於所述第二有源塊上，且所述第二阻擋塊與第二有源塊位於所述第二柵極上，並覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分，覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分邊緣的所述第二源極和第二漏極的一部分；所述多個薄膜電晶體的第二有源塊形成一第二有源層圖案，所述多個薄膜電晶體的第二阻擋塊形成一第二阻擋層圖案；所述第二鈍化層形成於所述第二阻擋層圖案上，並完全覆蓋所述第二阻擋層圖案，並覆蓋所述第二源極、第二漏極、信號線以及未被所述第二阻擋層圖案、第二源極、第二漏極、信號線覆蓋的第二柵絕緣層；每一所述像素電極位於一像素區域內，且所述像素電極設置於所述第二鈍化層之上，通過所述第二通孔與一所述第二漏極電性連接。
7.如權利要求6所述的陣列基板，其特徵在於所述第二有源層圖案由一第二有源層經光刻蝕刻工藝製成，第二阻擋層圖案由一第二阻擋層經光刻蝕刻工藝製成，且第二有源層和第二阻擋層先後形成於所述第二源極、第二漏極、信號線上，並所述第二有源層完全覆蓋所述第二源極、第二漏極、信號線，並覆蓋未被所述第二源極、第二漏極、信號線覆蓋的第二柵絕緣層，所述第二阻擋層完全覆蓋所述第二有源層；所述第二有源層由氧化物半導體材料製成；所述第二源極和第二漏極與第二柵極邊緣外的部分第二柵絕緣層之間形成第三臺階結構，所述第三臺階結構的投影未被所述第二柵極所覆蓋；所述第二阻擋塊和第二有源塊與所述第二源極和第二漏極之間形成第四臺階結構，所述第四臺階結構的投影被所述第二柵極的投影所覆蓋。
8.一種薄膜電晶體，其形成於一具有第一表面的基板上，包括第一柵極、第一柵絕緣層、第一有源塊、第一阻擋塊、第一源極、第一漏極及第一鈍化層，所述第一柵極形成於所述基板的第一表面上，所述第一柵絕緣層形成於所述第一柵極上，並覆蓋所述第一柵極，所述第一有源塊設置於所述第一柵極上方的第一柵絕緣層上，所述第一阻擋塊設置於所述第一有源塊上，所述第一源極和第一漏極間隔設置於所述第一有源塊上，並覆蓋部分所述第一阻擋塊和部分第一柵絕緣層，所述第一鈍化層設置於所述第一阻擋塊上，其上設有第一通孔，所述第一有源塊由氧化物半導體材料製成，且其在所述第一表面上的投影全部或部分覆蓋所述第一阻擋塊在所述第一表面上的投影。
9.如權利要求8所述的薄膜電晶體，其特徵在於所述第一有源塊由一第一有源層經光刻蝕刻工藝製成，第一阻擋塊由一第一阻擋層經光刻蝕刻工藝製成，且第一有源層形成於所述第一柵絕緣層上，並完全覆蓋所述第一柵絕緣層，第一阻擋層形成於所述第一有源層上，並完全覆蓋所述第一有源層，所述第一阻擋層在所述第一有源塊製成之前形成於所述第一有源層上；所述第一阻擋塊的邊緣與第一有源塊之間形成一第一臺階結構，且所述第一臺階結構在所述第一表面上的投影被所述第一柵極在所述第一表面上的投影所覆蓋； 所述第一有源塊的邊緣與所述第一柵絕緣層之間形成一第二臺階結構，第二臺階結構在所述第一表面上的投影未被所述第一柵極在所述第一表面上的投影所覆蓋。
10.一種薄膜電晶體，其形成於一具有第一表面的基板上，包括第二柵極、第二柵絕緣層、第二有源塊、第二阻擋塊、第二源極、第二漏極及第二鈍化層，所述第二柵極形成於所述基板的第一表面上，所述第二柵絕緣層形成於所述第二柵極上，並覆蓋所述第二柵極，所述第二源極和第二漏極間隔設置於所述第二柵極之上的第二柵絕緣層上，並覆蓋所述第二柵極邊緣外的部分第二柵絕緣層；所述第二阻擋塊設置於所述第二有源塊上，且所述第二阻擋塊與第二有源塊位於所述第二柵極上，並覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分，覆蓋所述第二源極和第二漏極之間的第二柵絕緣層部分邊緣的所述第二源極和第二漏極的一部分；所述第二鈍化層形成於所述第二阻擋塊上，並完全覆蓋所述第二阻擋塊，並覆蓋所述第二源極、第二漏極以及未被所述第二阻擋塊、第二源極、第二漏極覆蓋的第二柵絕緣層；所述第二有源塊由一第二有源層經光刻蝕刻工藝製成，第二阻擋塊由一第二阻擋層經光刻蝕刻工藝製成，且第二有源層和第二阻擋層先後形成於所述第二源極、第二漏極上，並所述第二有源層完全覆蓋所述第二源極、第二漏極，並覆蓋未被所述第二源極、第二漏極覆蓋的第二柵絕緣層，所述第二阻擋層完全覆蓋所述第二有源層；所述第二有源層由氧化物半導體材料製成；所述第二源極和第二漏極與第二柵極邊緣外的部分第二柵絕緣層之間形成第三臺階結構，所述第三臺階結構的投影未被所述第二柵極所覆蓋；所述第二阻擋塊和第二有源塊與所述第二源極和第二漏極之間形成第四臺階結構，第四臺階結構的投影被所述第二柵極的投影所覆蓋。
全文摘要
本發明涉及平板顯示技術領域，尤其涉及一種薄膜電晶體。該薄膜電晶體形成於一具有第一表面的基板上，包括第一柵極、第一柵絕緣層、第一有源塊、第一阻擋塊、第一源極、第一漏極及第一鈍化層，第一柵極形成於第一表面上，第一柵絕緣層形成於第一柵極上，並覆蓋第一柵極，第一有源塊設置於第一柵極上方的第一柵絕緣層上，第一阻擋塊設置於第一有源塊上，第一源極和第一漏極間隔設置於第一有源塊上，並覆蓋部分第一阻擋塊和部分第一柵絕緣層，第一鈍化層設置於第一阻擋塊上，其上設有第一通孔，第一有源塊由氧化物半導體材料製成，且其在第一表面上的投影覆蓋第一阻擋塊在所述第一表面上的投影的一部分。
文檔編號H01L21/77GK102522411SQ20111043600
公開日2012年6月27日 申請日期2011年12月22日 優先權日2011年12月22日
發明者商陸平, 朱澤力, 李俊峰, 李紹宗, 王士敏 申請人:深圳萊寶高科技股份有限公司