非易失性多次可編程存儲器器件的製作方法

2023-10-22 11:15:37

本申請要求共同擁有的於2014年7月11日提交的美國臨時專利申請No.62/023,474、以及於2015年1月21日提交的美國非臨時專利申請No.14/602,090的優先權，這兩個申請的內容通過援引全部明確納入於此。

領域

本公開一般涉及非易失性多次可編程存儲器器件。

相關技術描述

技術進步已產生越來越小且越來越強大的計算設備。例如，當前存在各種各樣的可攜式個人計算設備，包括較小、輕量且易於由用戶攜帶的無線電話，諸如移動和智慧型電話、平板以及膝上型計算機。這些設備在無線網絡上傳達語音和數據分組。另外，許多此類設備納入附加功能性，諸如數位相機、數碼攝像機、數字記錄器以及音頻文件播放器。同樣，此類設備可處理可執行指令，包括可被用於訪問網際網路的軟體應用，諸如web瀏覽器應用。如此，這些設備可以包括顯著的計算能力。

無線電話和其他電子設備可以包括存儲器設備以存儲信息。常規存儲器設備可以包括易失性存儲器設備(例如，只要電壓被施加到存儲器設備就存儲數據的存儲器設備)和非易失性存儲器設備(例如，無論電壓是否被施加到存儲器設備均存儲數據的存儲器設備)。例如，金屬氧化物半導體(MOS)電晶體可被用在無線電話中作為易失性存儲器設備。然而，常規MOS電晶體不能將數據存儲在非易失性狀態中。

概述

公開了用以在多次可編程(OTP)存儲器器件中存儲非易失性可編程狀態的技術和方法。MTP存儲器器件可包括金屬柵極和高介電常數(k)氧化層(例如，氧化鉿)。當該金屬柵極與該氧化鉿接觸時，可以生成鐵電偶極子和電場。該MTP存儲器器件的閾值電壓可與該鐵電偶極子的取向和該電場的取向有關。為了解說，n型MTP器件(例如，n型金屬氧化物半導體(NMOS)電晶體)的閾值電壓可以基於鐵電偶極子的取向和電場的取向，基於介電膜中的界面電荷捕獲，或基於功函數改變而改變。對於後處理器件，電切換之後的該閾值電壓改變可以基於該鐵電偶極子或界面電荷捕獲。例如，該n型MTP存儲器器件的閾值電壓可在該鐵電場具有「向下」的取向和「向上」的偶極子時增大，並且該n型MTP存儲器器件的閾值電壓可在該鐵電場具有「向上」的取向以及「向下」的偶極子時減小。p型MTP器件(例如，p溝道金屬氧化物半導體(PMOS)電晶體)的鐵電場的取向和偶極子的取向可關於閾值電壓具有類似的效果。例如，p型MTP存儲器器件的閾值電壓可在該鐵電場具有向上的取向和「向下」的偶極子時增大，並且該p型MTP存儲器器件的閾值電壓可在該鐵電場具有向下的取向以及「向上」的偶極子時減小。

在特定方面，一種裝置包括多次可編程(MTP)存儲器器件。該MTP存儲器器件包括金屬柵極、基板材料、以及該金屬柵極與該基板材料之間的氧化結構。該氧化結構包括氧化鉿層和二氧化矽層。該氧化鉿層與該金屬柵極接觸，以及與該二氧化矽層接觸。該二氧化矽層與該基板材料接觸。該MTP器件包括電晶體，並且該MTP存儲器器件的非易失性狀態是基於該電晶體的閾值電壓的。

在另一特定方面，一種方法包括執行寫操作以將多次可編程(MTP)存儲器器件編程為第一非易失性狀態或第二非易失性狀態。該MTP存儲器器件包括電晶體，該電晶體包括金屬柵極、基板材料、以及該金屬柵極與該基板材料之間的氧化結構。該氧化結構包括氧化鉿層和二氧化矽層。該氧化鉿層與該金屬柵極接觸，以及與該二氧化矽層接觸。該二氧化矽層與該基板材料接觸。該方法還包括執行讀操作以確定該MTP存儲器器件具有該第一非易失性狀態還是該第二非易失性狀態。當該電晶體具有第一閾值電壓時，該MTP存儲器器件具有該第一非易失性狀態，以及當該電晶體具有第二閾值電壓時，該MTP存儲器器件具有該第二非易失性狀態。

在另一特定方面，一種包括指令的非瞬態計算機可讀介質，該指令在由處理器執行時使得處理器執行寫操作以將多次可編程(MTP)存儲器器件編程為第一非易失性狀態或第二非易失性狀態。該MTP存儲器器件包括電晶體，該電晶體包括金屬柵極、基板材料、以及該金屬柵極與該基板材料之間的氧化結構。該氧化結構包括氧化鉿層和二氧化矽層。該氧化鉿層與該金屬柵極接觸，以及與該二氧化矽層接觸。該二氧化矽層與該基板材料接觸。該指令進一步可執行以使得該處理器執行讀操作以確定該MTP存儲器器件具有該第一非易失性狀態還是該第二非易失性狀態。當該電晶體具有第一閾值電壓時，該MTP存儲器器件具有該第一非易失性狀態，以及當該電晶體具有第二閾值電壓時，該MTP存儲器器件具有該第二非易失性狀態。

在另一特定方面，一種裝備包括用於接收柵極電壓信號的裝置，用於傳導電流的裝置，以及用於將該用於傳導電流的裝置與該用於接收柵極電壓信號的裝置隔離的裝置。該用於接收柵極電壓信號的裝置，該用於傳導電流的裝置，以及用於隔離的裝置被包括在多次可編程(MTP)存儲器器件中。該MTP存儲器器件包括電晶體，並且該MTP存儲器器件的非易失性狀態是基於該電晶體的閾值電壓的。該用於隔離的裝置包括用於更改該電晶體的閾值電壓的裝置。該用於更改閾值電壓的裝置與該用於接收柵極電壓信號的裝置接觸，並且包括與二氧化矽層接觸的氧化鉿層。

由所公開的至少一個方面提供的一個特定優點是使用高介電常數(高K)金屬柵極(HK/MG)器件(例如，具有耦合至金屬柵極的高K電介質界面的電晶體)作為非易失性存儲器器件的能力。HK/MG器件(例如，互補金屬氧化物半導體(CMOS)器件)可比其他非易失性存儲器器件更便宜地製造。本公開的其他方面、優點和特徵將在閱讀了整個申請後變得明了，整個申請包括以下章節：附圖簡述、詳細描述、以及權利要求書。

附圖簡述

圖1包括具有第一非易失性可編程狀態的多次可編程(MTP)存儲器器件的示圖以及具有第二非易失性可編程狀態的MTP存儲器器件的示圖；

圖2是對單電晶體配置的MTP存儲器器件執行讀操作的特定解說性方面的示圖；

圖3是對圖2的MTP存儲器器件執行第一寫操作的特定解說性方面的示圖；

圖4是對圖2的MTP存儲器器件執行第二寫操作的特定解說性方面的示圖；

圖5是對雙電晶體配置的MTP存儲器器件執行讀操作的特定解說性方面示圖；

圖6是對圖5的MTP存儲器器件執行第一寫操作的特定解說性方面的示圖；

圖7是對圖5的MTP存儲器器件執行第二寫操作的特定解說性方面的示圖；

圖8包括具有基於載流子耗盡的第一非易失性可編程狀態的圖1的MTP存儲器器件的示圖以及具有基於載流子累積的第二非易失性可編程狀態的MTP存儲器器件的示圖；

圖9A-9D包括可使用浮柵技術編程的MTP存儲器器件的示圖；

圖10是用於對MTP存儲器器件進行編程的方法的特定方面的流程圖；以及

圖11是包括可操作以對MTP存儲器器件進行編程的組件的無線設備的框圖。

詳細描述

根據本公開，通過鐵電偶極子取向來改變多次可編程(MTP)存儲器器件的閾值電壓，以及由此改變MTP存儲器器件的平帶電壓可以使得MTP存儲器器件以不同模式來操作。當平帶電壓通過第一偶極子取向(對應於具有向下取向以及向上的偶極子的鐵電場)上升時，n型金屬氧化物半導體(NMOS)MTP存儲器器件可以增加累積模式操作，而當平帶電壓通過第二偶極子取向(對應於具有向上取向和向下偶極子的鐵電場)下降時，MTP存儲器器件可以減小累積模式(或弱反型模式)操作。當偶極子具有第一取向時，MTP存儲器器件可以具有第一非易失性可編程狀態。當偶極子具有第二取向時，MTP存儲器器件可以具有第二非易失性可編程狀態。

可以被用來改變平帶電壓(以及由此改變閾值電壓)的一種技術可包括切換氧化鉿和二氧化矽之間的界面偶極子和鐵電場(例如，電鐵電偶極子)取向。二氧化矽可以耦合在MTP存儲器器件的氧化鉿與溝道之間。偶極子的取向(例如，方向)與鐵電場的取向相反。例如，若偶極子具有「向上」的取向，那麼鐵電場將具有「向下」的取向。

氧化鉿和二氧化矽之間的偶極子的取向可基於提供給與氧化鉿接觸的金屬柵極的電壓來切換。為了針對n溝道金屬氧化物半導體(NMOS)配置進行解說，增加施加到柵極的正電壓可將偶極子取向從「向下」取向改變為「向上」取向，而增加施加到金屬柵極的負電壓可以將偶極子取向從「向上」取向改變為「向下」取向。為了針對p溝道金屬氧化物半導體(PMOS)配置進行解說，增加施加到金屬柵極的負電壓可將偶極子取向從向上的取向改變為向下的取向，而增加施加到金屬柵極的正電壓可以將偶極子取向從向下的取向改變為向上的取向。

在NMOS配置中，具有向下的取向的偶極子(例如，具有向上的取向的鐵電場)可以降低MTP存儲器器件的閾值電壓，使得MTP存儲器器件具有第一非易失性可編程狀態(例如，邏輯「0」狀態)，而具有向上的取向的偶極子(例如，具有向下的取向的鐵電場)可以提高MTP存儲器器件的閾值電壓，使得MTP存儲器器件具有第二非易失性可編程狀態(例如，邏輯「1」狀態)。在PMOS配置中，具有向上的取向的偶極子(例如，具有向下的取向的鐵電場)可以降低MTP存儲器器件的閾值電壓，使得MTP存儲器器件具有第一非易失性可編程狀態，而具有向下的取向的偶極子(例如，具有向上的取向的鐵電場)可以提高MTP存儲器器件的閾值電壓，使得MTP存儲器器件具有第二非易失性可編程狀態。

參照圖1，示出了器件的第一方面100以及器件的第二方面150。在特定實施例中，器件可以是多次可編程(MTP)存儲器器件。例如，器件可以是可被編程為第一非易失性可編程狀態或被編程為第二非易失性可編程狀態的電晶體。第一方面100表示處於第一非易失性可編程狀態中的器件，而第二方面150表示處於第二非易失性可編程狀態中的器件。

器件可包括金屬柵極102、氧化結構、基板材料108、源極110和漏極112。氧化結構包括氧化鉿(HfO2)層104和二氧化矽層106。氧化鉿層104與金屬柵極102接觸，以及與該二氧化矽層106接觸。二氧化矽層106可與基板材料108接觸。在特定方面，金屬柵極102、氧化結構和基板材料108可以集成到至少一個半導體管芯中。

在特定方面，該器件可以是n型器件(例如，n型金屬氧化物半導體(NMOS)電晶體)。例如，金屬柵極102可以是n型金屬柵極，基板材料108可以包括p型半導體材料，源極110可以包括n型半導體材料，而漏極112可以包括n型半導體材料。在另一特定方面，器件是p型器件(例如，p型金屬氧化物半導體(PMOS)電晶體)。例如，金屬柵極102可以是p型金屬柵極，基板材料108可以包括n型半導體材料，源極110可以包括p型半導體材料，而漏極112可以包括p型半導體材料。

除非另有聲明，以下描述將對應於其中器件是n型器件的配置。然而，本領域普通技術人員應當理解，這些技術、方法和概念也可以被應用到其中器件是p型器件的配置。

器件的非易失性可編程狀態可以至少部分基於金屬柵極102和基板材料108之間的鐵電偶極子(P)190和鐵電場(Ede)192。例如，金屬柵極102和基板材料108之間的鐵電偶極子(P)190和鐵電場(Ede)192可以基於氧化鉿層104和二氧化矽層106之間的偶極子114(例如，鐵電界面偶極子)。具體而言，偶極子114的取向(例如，正電荷和負電荷的位置)與鐵電場(Ede)192的取向相反。偶極子114可在鉿氧化物104與二氧化矽層106接觸時，作為兩個層104、106具有不同化學組成和密度的結果而形成。

當鐵電場(Ede)192具有第一取向(例如，「向上」的取向)時，器件可以具有第一非易失性可編程狀態，如在第一方面100中所解說的。當鐵電場(Ede)192具有第二取向(例如，「向下」的取向)時，器件可以具有第二非易失性可編程狀態，如在第二方面150中所解說的。在特定實施例中，第一非易失性可編程狀態對應於器件被編程為邏輯「0」，而第二非易失性可編程狀態對應於器件被編程為邏輯「1」。然而，在替換方面中，第一非易失性可編程可以對應於器件被編程為邏輯「1」，而第二非易失性可編程狀態可以對應於器件被編程為邏輯「0」。

參照圖1的第一方面100，當偶極子114由氧化鉿層104中的負電荷和二氧化矽層106中的正電荷的累積(例如，向下的偶極子取向)來表徵並形成鐵電偶極子時，鐵電場(Ede)192的取向在「向上」的方向上。當偶極子114具有向下的取向時，器件的閾值電壓可以相對較低。在特定方面，偶極子114的向下的取向(例如，相對較低的閾值電壓)可以將器件的平帶電壓移動(例如，降低)大約100毫伏(mV)並可以減少溝道摻雜(例如，增大耗盡區的大小)。由此，較低的閾值電壓可以使得器件表示第一非易失性可編程狀態。

替換地，當偶極子114由氧化鉿層104中的正電荷和二氧化矽層中的負電荷的累積(例如，向上的偶極子取向)來表徵並形成鐵電偶極子時，鐵電場(Ede)192的取向在「向下」的方向上(如在第二方面150中所解說)。當偶極子114具有向上的取向時，器件的閾值電壓可以相對較高。在特定方面，偶極子114的向上的取向(例如，相對較高的閾值電壓)可以增加器件的平帶電壓並相對增加溝道摻雜(例如，減小耗盡區的大小)。由此，較高的閾值電壓可以使得器件表示第二非易失性可編程狀態。

由此，切換偶極子114的取向可以改變器件的閾值電壓和器件的非易失性可編程狀態。偶極子114的取向(以及由此非易失性可編程狀態)可以基於施加到金屬柵極102的電壓、施加到源極110的電壓、施加到漏極112的電壓、以及施加到基板材料108的電壓。第一觸點116可被耦合以向金屬柵極102提供第一電壓(例如，柵極電壓)，第二觸點118可被耦合以向源極110提供第二電壓(例如，源極電壓)，第三觸點120可被耦合以向漏極112提供第三電壓(例如，漏極電壓)，以及第四觸點(未示出)可被耦合至基板材料108以提供第四電壓(未示出)。

將正柵極電壓(例如，正切換電壓)經由第一觸點116施加到金屬柵極102可以將偶極子114的取向從向下的取向切換成向上的取向。由此，將正柵極電壓施加到金屬柵極102可以將器件的非易失性可編程狀態從第一非易失性可編程狀態改變成第二非易失性可編程狀態。將負柵極電壓(例如，負切換電壓)經由第一觸點116施加到金屬柵極102可以將偶極子114的取向從向上的取向切換成向下的取向。由此，將負柵極電壓施加到金屬柵極102可以將器件的非易失性可編程狀態從第二非易失性可編程狀態改變成第一非易失性可編程狀態。源極110、漏極112和基板材料108可以基於電晶體操作狀態而被偏置，而偶極子取向由柵極102電壓來切換。針對第一非易失性可編程狀態和第二非易失性可編程狀態，電晶體通常具有類似的亞閾值斜率以供偶極子切換。

參照圖1所描述的技術可被用於將高介電常數(k)金屬柵極(HK/MG)器件實現為用於邏輯電路的非易失性存儲器器件。例如，器件可被編程為第一非易失性可編程狀態(例如，第一方面100)以用於邏輯電路中或被編程為第二非易失性可編程狀態(例如，第二方面150)以用於邏輯電路中。切換器件的偶極子114的取向可以使得器件被用作存儲器器件(例如，非易失性存儲器器件)。

參照圖2，示出了對單電晶體配置的多次可編程(MTP)存儲器器件202執行讀操作的特定解說性方面200的示圖。在特定方面，MTP存儲器器件202可對應於圖1的器件。

字線204可以耦合至MTP存儲器器件202的柵極。例如，字線204可以被耦合以經由第一觸點116向圖1的器件的金屬柵極102提供柵極電壓。位線206可以耦合至MTP存儲器器件202的漏極。例如，位線206可以被耦合以經由第三觸點120來向圖1的器件的漏極112提供漏極電壓。源線208可以耦合至MTP存儲器器件202的源極。例如，源線208可被耦合以經由第二觸點118向圖1的器件的源極110提供源極電壓。

在讀操作(例如，感測操作)期間，位線206可以向MTP存儲器器件202的漏極施加電源電壓(Vdd)，源線208可以向MTP存儲器器件202的源極施加接地電壓(例如，0V)，而字線204可以向MTP存儲器期間202的柵極施加讀電壓(V讀)。

若MTP存儲器器件202的鐵電場(Ede)具有向上的方向(例如，若MTP存儲器器件202具有第一非易失性可編程狀態)，那麼MTP存儲器器件202的閾值電壓可以相對較低。由此，讀電壓(V讀)可以大於閾值電壓，使得MTP存儲器器件202的溝道導通(例如，使得MTP存儲器器件202的反型區增大)並且電流從源極流向漏極。

若MTP存儲器器件202的鐵電場(Ede)具有向下的方向(例如，若MTP存儲器器件202具有第二非易失性可編程狀態)，那麼MTP存儲器器件202的閾值電壓可以相對較高。由此，在此情形中讀電壓(V讀)可小於閾值電壓，使得溝道截止(例如，使得耗盡和累積區增大)並且基本上禁止電流在源極和漏極之間流動。

感測放大器可以比較MTP存儲器器件202的「導電性」與參考器件(例如，參考電晶體)的「導電性」以確定MTP存儲器器件202是處於對應於第一非易失性狀態的狀態還是對應於第二非易失性狀態的狀態。例如，可以將跨MTP存儲器器件202(例如，第一單元)的電流或電壓與跨參考器件(例如，第二單元)的電流或電壓比較以確定MTP存儲器器件202的非易失性狀態。

針對圖2所描述的技術可以使得高介電常數(k)金屬柵極(HK/MG)器件(例如，MTP存儲器器件202)被實現為非易失性存儲器件。例如，對應於邏輯值的非易失性狀態可以基於鐵電偶極子的取向和鐵電場(Ede)的取向從MTP存儲器器件202感測到。

參見圖3，示出了對圖2的MTP存儲器器件202執行第一寫操作的特定解說性方面300的示圖。

在第一寫操作期間，位線206可以向MTP存儲器器件202的漏極施加電源電壓(Vdd)，源線208可以向MTP存儲器器件202的源極施加接地電壓(例如，0V)，而字線204可以向MTP存儲器器件202的柵極施加切換電壓(例如，-V切換)。施加到MTP存儲器器件202的柵極的切換電壓(-V切換)可以使得MTP存儲器器件202的鐵電場(Ede)的取向從向下的方向改變為向上的方向。例如，切換電壓(-V切換)可以使得偶極子(例如，圖1的偶極子114)的取向切換到向下的取向，如針對圖1的第一方面100所描述的。將鐵電場(Ede)的取向改變成向上的方向可以將MTP存儲器器件202的非易失性可編程狀態從第二非易失性可編程狀態改變成第一非易失性可編程狀態。

切換電壓(-V切換)的振幅可以大於讀電壓(V讀)的振幅從而促成切換MTP存儲器器件202的非易失性可編程狀態。然而，切換電壓(-V切換)的振幅可以小於柵極擊穿電壓，從而MTP存儲器器件202的柵極(例如，柵極氧化物104和106)不被擊穿。防止MTP存儲器器件202的柵極被擊穿可以使得MTP存儲器器件202被編程(例如，重新編程)為第二非易失性可編程狀態，如針對圖4所描述的。

參見圖4，示出了對圖2的MTP存儲器器件202執行第二寫操作的特定解說性方面400的示圖。

在第二寫操作期間，位線206可以向MTP存儲器器件202的漏極施加電源電壓(Vdd)，源線208可以向MTP存儲器器件202的源極施加接地電壓(例如，0V)，而字線204可以向MTP存儲器期間202的柵極施加切換電壓(例如，V切換)。施加到MTP存儲器器件202的柵極的切換電壓(V切換)可以使得MTP存儲器器件202的鐵電場(Ede)的取向從向上的方向改變為向下的方向。例如，切換電壓(V切換)可以使得偶極子(例如，圖1的偶極子114)的取向切換到向上的取向，如針對圖1的第二方面150所描述的。將鐵電場(Ede)的取向改變成向下的方向可以將MTP存儲器設備202的非易失性可編程狀態從第一非易失性可編程狀態改變成第二非易失性可編程狀態。

切換電壓(V切換)的振幅可以大於讀電壓(V讀)的振幅從而促成切換MTP存儲器器件202的非易失性可編程狀態。然而，切換電壓(V切換)的振幅可以小於柵極擊穿電壓，從而MTP存儲器器件202的柵極(例如，柵極氧化104和106)不被擊穿。

參照圖5，示出了對雙電晶體配置的多次可編程(MTP)存儲器器件504執行讀操作的特定解說性方面500的示圖。在特定方面，MTP存儲器器件504可對應於圖1的器件。存取電晶體502可以耦合至MTP存儲器器件504。圖5的雙電晶體配置可以使得單獨的字線(例如，耦合至存取電晶體502的字線)控制MTP存儲器器件504的選擇。

第一字線506可以耦合至MTP存儲器器件504的柵極。例如，第一字線506可以被耦合以經由第一觸點116向圖1的器件的金屬柵極102提供柵極電壓。第二字線508可以被耦合至存取電晶體502的柵極。

位線510可被耦合至存取電晶體502的漏極，而源線512可被耦合至MTP存儲器器件504的源極。例如，源線512可被耦合以經由第二觸點118向圖1的器件的源極110提供源極電壓。存取電晶體502的源極可以耦合至MTP存儲器器件504的漏極。例如，存取電晶體502的源極可以被耦合以經由第三觸點120向圖1的器件的漏極112提供漏極電壓。

在讀操作(例如，感測操作)期間，位線510可將電源電壓(Vdd)施加到存取電晶體502的漏極，而源線512可將接地電壓(例如，0V)施加到MTP存儲器器件504的源極。第二字線508可以將電源電壓(Vdd)施加到存取電晶體502的柵極以使能導電(例如，單元選擇)。為了確定(例如，讀取)MTP存儲器器件504的非可編程狀態，第一字線506可將讀電壓(V讀)施加到MTP存儲器器件504的柵極。

若MTP存儲器器件504的鐵電場(Ede)具有向上的方向(例如，若MTP存儲器器件504具有第一非易失性可編程狀態)，那麼MTP存儲器器件504的閾值電壓可以相對較低。由此，讀電壓(V讀)可以大於閾值電壓，使得MTP存儲器器件504的溝道導通(例如，使得MTP存儲器器件504的反型區增大)並且電流(例如，第一非易失性狀態電流)從源極流向漏極。

若MTP存儲器器件504的鐵電場(Ede)具有向下的方向(例如，若MTP存儲器器件504具有第二非易失性可編程狀態)，那麼MTP存儲器器件504的閾值電壓可以相對較高。由此，在此情形中讀電壓(V讀)可小於閾值電壓，使得溝道截止(例如，使得累積區增大)並且基本上禁止電流在源極和漏極之間流動。讀電壓(V讀)也可以大於閾值電壓，使得溝道導通(例如，使得MTP存儲器器件504的反型區增大)並且電流(例如，第二非易失性狀態電流)從源極流向漏極。第一非易失性狀態電流可以大於第二非易失性狀態電流，而非易失性狀態可以從位線510或源線512來標識。

感測放大器可以比較MTP存儲器器件504的「導電性」與參考器件(例如，參考電晶體)的「導電性」以確定MTP存儲器器件504是處於對應於第一非易失性狀態的狀態還是對應於第二非易失性狀態的狀態。例如，可以將跨MTP存儲器器件504(例如，第一單元)的電流或電壓與跨參考器件(例如，第二單元)的電流或電壓比較以確定MTP存儲器器件504的非易失性狀態。

針對圖5所描述的技術可以使得高介電常數(k)金屬柵極(HK/MG)器件(例如，MTP存儲器器件504)被實現為非易失性存儲器件。例如，對應於邏輯值的非易失性狀態可以基於鐵電場(Ede)的取向從MTP存儲器器件504感測到。

參見圖6，示出了對圖5的MTP存儲器器件504執行第一寫操作的特定解說性方面600的示圖。

在第一寫操作期間，位線510可以向存取電晶體502的漏極施加電源電壓(Vdd)，源線512可以向MTP存儲器器件504的源極施加接地電壓(例如，0V)，第二字線508可以向存取電晶體502的柵極施加電源電壓(Vdd)，而第一字線506可以向MTP存儲器期間504的柵極施加切換電壓(例如，-V切換)。施加到MTP存儲器器件504的柵極的切換電壓(-V切換)可以使得MTP存儲器器件504的鐵電場(Ede)的取向從向下的方向改變為向上的方向。例如，切換電壓(-V切換)可以使得偶極子(例如，圖1的偶極子114)的取向切換到向下的取向，如針對圖1的第一方面100所描述的。將鐵電場(Ede)的取向改變成向上的取向可以將MTP存儲器設備504的非易失性可編程狀態從第二非易失性可編程狀態改變成第一非易失性可編程狀態。

切換電壓(-V切換)的振幅可以大於讀電壓(V讀)的振幅從而促成切換MTP存儲器器件504的非易失性可編程狀態。然而，切換電壓(-V切換)的振幅可以小於柵極擊穿電壓，從而MTP存儲器器件504的柵極(例如，金屬柵極102)不被擊穿。防止MTP存儲器器件504的柵極被擊穿可以使得MTP存儲器器件504被編程(例如，重新編程)為第二非易失性可編程狀態，如針對圖7所描述的。

參見圖7，示出了對圖5的MTP存儲器器件504執行第二寫操作的特定解說性方面700的示圖。

在第二寫操作期間，位線510可以向存取電晶體502的漏極施加電源電壓(Vdd)，源線512可以向MTP存儲器器件504的源極施加接地電壓(例如，0V)，第二字線508可以向存取電晶體502的柵極施加電源電壓(Vdd)，而第一字線506可以向MTP存儲器器件504的柵極施加切換電壓(例如，V切換)。施加到MTP存儲器器件504的切換電壓(V切換)可以使得MTP存儲器器件504的鐵電場(Ede)的取向從向上的方向改變為向下的方向。例如，切換電壓(V切換)可以使得偶極子(例如，圖1的偶極子114)的取向切換到向上的取向，如針對圖1的第二方面150所描述的。將鐵電場(Ede)的取向改變成向下的方向可以將MTP存儲器器件504的非易失性可編程狀態從第一非易失性可編程狀態改變成第二非易失性可編程狀態。

切換電壓(V切換)的振幅可以大於讀電壓(V讀)的振幅從而促成切換MTP存儲器器件504的非易失性可編程狀態。然而，切換電壓(V切換)的振幅可以小於柵極擊穿電壓，從而MTP存儲器器件504的柵極(例如，金屬柵極102)不被擊穿。

參見圖8，示出了圖1的器件的第三方面800和器件的第四方面850。器件的閾值電壓可以基於氧化鉿層104中的電荷捕獲累積來減小或增加。

例如，根據第三方面800，氧化鉿層104中可以存在相對較少數目的電子804，這進而可以在矽溝道(例如，源極110和漏極112之間的基板材料的部分)中引起相對少量的正成像電荷。如針對圖8所描述的，當相對少量的成像電荷806小於累積基板摻雜的量時，器件的閾值電壓可以被減小。基於低閾值電壓，器件的狀態可以對應於第一非易失性可編程狀態。

根據第四方面850，氧化鉿層104中可以存在相對多數目的電子814，這進而可以在矽溝道中引起相對大量的正成像電荷816。如針對圖8所描述的，當相對大量的成像電荷816大於累積基板摻雜的量時，器件的閾值電壓可以被增加。基於高閾值電壓，器件的狀態可以對應於第二非易失性可編程狀態。對於電荷捕獲編程，器件的子閾值斜率可以在編程之後被增大。

參照圖8所描述的技術可被用於將HK/MG器件實現為用於邏輯電路的非易失性存儲器器件。例如，控制(例如，注入和/或移除)氧化結構中的電子804、814的量(例如，「電子捕獲」)可以改變器件的閾值電壓，這器件編程為處於第一或第二非易失性可編程狀態中。

參見圖9A，示出了可使用浮柵技術編程的MTP存儲器器件的特定解說性方面900。圖9A的方面900描繪了初始的MTP存儲器器件(例如，在切換形成之前以及在非易失性狀態編程(如以下所描述的)之前的MTP存儲器器件)。圖9A-9D解說了用於使用浮柵技術對MTP存儲器器件進行編程的單個過程。

器件可以包括金屬柵極902、氧化鉿層904(例如，高k氧化層)、二氧化矽層906、基板材料908、源極910以及漏極912。如本文所使用的，氧化鉿層904和二氧化矽層906可以被稱為「氧化層」。在特定方面，器件可以是n型器件(例如，n型金屬氧化物半導體(NMOS)電晶體)。例如，金屬柵極902可以是n型金屬柵極，基板材料908可以包括p型半導體材料，源極910可以包括n型半導體材料，而漏極912可以包括n型半導體材料。在另一方面，器件是p型器件(例如，p型金屬氧化物半導體(PMOS)電晶體)。例如，金屬柵極902可以是p型金屬柵極，基板材料908可以包括n型半導體材料，源極910可以包括p型半導體材料，而漏極912可以包括p型半導體材料。

除非另有聲明，以下描述對應於其中器件是n型器件的配置。然而，本領域普通技術人員應當理解，這些技術、方法和概念也可以被應用到其中器件是p型器件的配置。

器件包括源極交疊區922和漏極交疊區924。源極交疊區922可以對應於在金屬柵極902、氧化鉿層904和二氧化矽層906下延伸的源極910的特定區域。漏極交疊區924可以對應於在金屬柵極902、氧化鉿層904和二氧化矽層906下延伸的漏極912的特定區域。與具有高摻雜濃度的源極/漏極910、912不同，交疊區922、924可以具有低摻雜濃度。例如，如果用N+濃度來摻雜源極/漏極910、912，那麼與NMOS的源極/漏極910、912的其餘區域相比，交疊區922、924可以具有低摻雜N+濃度。

第一觸點916可被耦合以向金屬柵極902提供第一電壓(例如，柵極電壓)，第二觸點918可被耦合以向源極910提供第二電壓(例如，源極電壓)，以及而第三觸點920可被耦合以向漏極912提供第三電壓(例如，漏極電壓)。

器件的非易失性可編程狀態可以至少部分基於金屬柵極902和基板材料908之間的鐵電偶極子(P)和鐵電場。例如，金屬柵極902和基板材料908之間的鐵電偶極子(P)和鐵電場可以基於氧化鉿層904和二氧化矽層906之間的偶極子，諸如參照圖1所描述的。偶極子(P)可在氧化鉿層904與二氧化矽層906接觸時，作為兩個層904、906具有不同化學組成和密度的結果而形成。偶極子(P)在初始階段可以具有向下的取向。例如，MTP存儲器器件的閾值電壓可以基於偶極子(P)的向下的取向而相對較低。

圖9B中示出了MTP存儲器器件的另一方面930。針對存儲器器件的方面930所描述的技術可以在針對方面900描述的技術之後執行。在方面930，發生了軟擊穿情形以形成金屬柵極902和源極交疊區922之間的導電路徑926。例如，第一觸點916可以向金屬柵極902施加大約3V的柵極電壓，而第二觸點918可以向源極910施加大約0V的源極電壓。金屬柵極902和源極910之間的電壓差可以使得軟導電路徑926形成在金屬柵極902和源極交疊區922之間。第三觸點920可以向漏極912施加大約1V的漏極電壓，從而金屬柵極902和漏極912之間的電壓差(例如，大約2V)不會產生擊穿情形。

在方面930，在MTP存儲器器件處可以形成第一切換(例如，導電路徑926)。第一切換的形成也可以被稱作「置位形成(set formation)」。在置位形成中偶極子(P)可以具有對應於第一非易失性狀態的向上的取向。置位形成中的MTP存儲器器件的閾值電壓可以基於偶極子(P)的向上的取向而相對較高。

圖9B中示出了MTP存儲器器件的另一方面940。針對存儲器器件的方面940所描述的技術可以在針對方面930描述的技術之後執行。在方面940，發生了軟擊穿情形，導致了金屬柵極902和源極交疊區924之間的導電路徑928。例如，第一觸點916可以向金屬柵極902施加大約-3V的柵極電壓，而第三觸點920可以向漏極912施加大約1V的漏極電壓。金屬柵極902和漏極912之間的電壓差可以使得軟導電路徑928在金屬柵極902和漏極交疊區924之間形成。第二觸點可以向源極910施加約0V的源極電壓。

在方面940，在MTP存儲器器件處可以形成第二切換(例如，導電路徑928)。第二切換的形成也可以被稱作「復位形成(reset formation)」。在復位形成中偶極子(P)可以具有對應於第二非易失性狀態的向下的取向。復位形成中的MTP存儲器器件的閾值電壓可以基於偶極子(P)的向下的取向而相對較低。

圖9C中示出了MTP存儲器器件的另一方面950。針對存儲器器件的方面950所描述的技術可以在針對方面940描述的技術之後執行。在方面950，在MTP存儲器器件處使用浮柵技術編程(例如，寫)第一非易失性狀態。例如，可以通過向源極910和漏極912施加電壓，同時沒有電壓被施加到金屬柵極902(例如，金屬柵極902是「浮置柵極」)而將MTP存儲器器件編程為第一非易失性狀態。

為了解說，第二觸點918可以向源極910施加大約0V的源極電壓，而第三觸點920可以向漏極912施加大約3V的漏極電壓。基於源極/漏極910、912之間的電壓差以及在置位/復位形成期間形成的導電路徑926、928，電流可以從漏極912流向源極910，n型載流子(電子)可以從漏極910流向源極912。例如，基板材料908中的溝道可以形成在漏極912和源極910之間，而n型離子(電子)可以流過溝道。附加地，n型離子(電子)可以經由導電路徑926、928和金屬柵極902從漏極910流向源極912。

基於離子傳導，偶極子(P)可以被置於對應於第一非易失性狀態的向上的取向。電晶體(例如，MTP存儲器器件)的閾值電壓可以基於偶極子(P)的向上的取向而相對較高。

圖9C中示出了MTP存儲器器件的另一方面960。針對存儲器器件的方面960所描述的技術可以在針對方面950描述的技術之後執行。在方面960，在MTP存儲器器件處使用浮柵技術感測(例如，讀)第一非易失性狀態。例如，可以通過向源極910以及向漏極912施加電壓，同時沒有電壓被施加給金屬柵極902而在MTP存儲器器件處感測第一非易失性狀態。

為了解說，第二觸點918可以向源極910施加大約0V的源極電壓，而第三觸點920可以向漏極912施加讀電壓(V讀)。感測電流可以經由導電路徑926、928和金屬柵極902從漏極912流向源極910。感測放大器可以比較MTP存儲器器件的「導電性」與參考器件(例如，參考電晶體)的「導電性」以用與參照圖2所描述的類似的方式確定MTP存儲器器件是處於對應於第一非易失性狀態的狀態還是對應於第二非易失性狀態的狀態。

圖9D中示出了MTP存儲器器件的另一方面970。針對存儲器器件的方面970所描述的技術可以在針對方面960描述的技術之後執行。在方面970，在MTP存儲器器件處使用浮柵技術編程(例如，寫)第二非易失性狀態。例如，可以通過向源極910以及向漏極912施加電壓，同時沒有電壓被施加給金屬柵極902而將MTP存儲器器件編程為第二非易失性狀態。

為了解說，第二觸點918可以向源極910施加大約3V的源極電壓，而第三觸點920可以向漏極912施加大約0V的漏極電壓。基於源極/漏極910、912之間的電壓差以及在置位/復位形成期間形成的導電路徑926、928，電流可以從源極910流向漏極912，n型載流子(電子)可以從源極912流向漏極910。例如，基板材料908中的溝道可以形成在源極910和漏極912之間，而n型離子(電子)可以流過溝道。附加地，n型離子(電子)可以經由導電路徑926、928和金屬柵極902從源極912流向漏極910。

基於離子傳導，偶極子(P)可以被置於對應於第一非易失性狀態的向下的取向。電晶體(例如，MTP存儲器器件)的閾值電壓可以基於偶極子(P)的向下的取向而相對較低。

圖9D中示出了MTP存儲器器件的另一方面980。針對存儲器器件的方面980所描述的技術可以在針對方面970描述的技術之後執行。在方面980，在MTP存儲器器件處使用浮柵技術感測(例如，讀)第二非易失性狀態。例如，可以通過向源極910以及向漏極912施加電壓，同時沒有電壓被施加給金屬柵極902而在MTP存儲器器件處感測第二非易失性狀態。

為了解說，第二觸點918可以向源極910施加大約0V的源極電壓，而第三觸點920可以向漏極912施加讀電壓(V讀)。感測電流可以經由導電路徑926、928和金屬柵極902從源極910流向漏極。感測放大器可以比較MTP存儲器器件的「導電性」與參考器件(例如，參考電晶體)的「導電性」以用與參照圖2所描述的類似的方式確定MTP存儲器器件是處於對應於第一非易失性狀態的狀態還是對應於第二非易失性狀態的狀態。

圖9A-9D的MTP存儲器器件可以使得能夠在置位和復位形成期間形成切換之後使用浮置柵極編程以及感測非易失性狀態。例如在形成切換之後向源極910以及向漏極912施加電壓可以在缺少施加給金屬柵極902的電壓的情況下調節偶極子(P)的取向。在切換(例如，導電路徑926、928)形成之後，導電路徑926、928使得電流能夠在源極910和漏極912之間流動以供在缺少施加給金屬柵極902的電壓的情況下進行感測和編程操作。調節偶極子(P)的取向可以用與參照圖1所描述的類似的方式來移動MTP存儲器器件的閾值電壓。移動MTP存儲器器件的閾值電壓可以使得MTP存儲器器件(例如，MOS電晶體)能被用作非易失性存儲器器件。

參照圖10，示出了用於對多次可編程(MTP)存儲器器件進行編程的方法1000的特定方面的流程圖。該方法可以使用關於圖1-9所描述的技術來執行。

方法1000包括在1002執行寫操作以將MTP存儲器器件編程為第一非易失性狀態或第二非易失性狀態。例如，參見圖1的第一方面100，切換電壓(例如，圖3的切換電壓(-V切換))可以被施加給金屬柵極102來將鐵電場(Ede)的取向改變為向上的方向。替換地，參見圖8的第一方面800，氧化鉿層104中可以存在相對少數目的電子以在基板中感生成像電荷。當在基板中感生相對少量的成像電荷時，器件的閾值電壓可以被減小(與當在基板中感生相對大量的成像電荷之時相比)。基於低閾值電壓，器件的狀態可以對應於第一非易失性可編程狀態。

如另一示例，參見圖1的第二方面150，切換電壓(例如，圖4的切換電壓(V切換))可以被施加給金屬柵極102來將鐵電場(Ede)的取向改變為向下的方向。替換地，參見圖8的第二方面850，氧化鉿層104中可以存在相對多數目的電子以在基板中感生相對大量的成像電荷。當在基板中感生相對大量的成像電荷時，器件的閾值電壓可以被增加(與當在基板中感生相對少量的成像電荷之時相比)。基於高閾值電壓，該器件的狀態可以對應於第二非易失性可編程狀態。

在1004，可以執行讀操作以確定MTP存儲器器件是具有第一非易失性狀態還是具有第二非易失性狀態。例如，參見圖1，感測放大器可以比較MTP存儲器器件的「導電性」與參考器件(例如，參考電晶體)的「導電性」以確定MTP存儲器器件是處於對應於第一非易失性狀態的狀態還是對應於第二非易失性狀態的狀態。例如，可以將跨MTP存儲器器件(例如，第一單元)的電流或電壓與跨參考器件(例如，第二單元)的電流或電壓比較以確定MTP存儲器器件的非易失性狀態。

如另一示例，參見圖1，感測放大器可以比較MTP存儲器器件202的「導電性」與參考器件(例如，參考電晶體)的「導電性」以確定MTP存儲器器件是處於對應於第一非易失性狀態的狀態還是對應於第二非易失性狀態的狀態。

由此，圖10的方法1000能夠使用高介電常數(k)金屬柵極(HK/MG)器件作為用於邏輯電路的非易失性存儲器器件。

參見圖11，示出了包括可操作以對多次可編程(MTP)存儲器器件1190進行編程的組件的無線設備1100的框圖。設備1100包括耦合至存儲器1132的處理器1110，諸如數位訊號處理器(DSP)。

圖11還示出了耦合至處理器1110以及顯示器1128的顯示控制器1126。編碼器/解碼器(CODEC)1134也可耦合至處理器1110。揚聲器1136和話筒1138可以耦合至CODEC 1134。圖11還指示無線控制器1140可以被耦合至處理器1110以及天線1142。射頻(RF)接口1180可以被布置在無線控制器1140和天線1142之間。

存儲器1132可以是包括可執行指令1156的有形非瞬態處理器可讀存儲介質。指令1156可以由處理器(諸如處理器1110)執行以執行圖10的方法1000。例如，指令1156可由處理器1110執行以使得處理器1110偏置MTP存儲器器件1190的諸端子。在特定方面，MTP存儲器器件1190可對應於或包括圖1和圖8的器件、圖2-4的MTP存儲器器件202、圖5-7的MTP存儲器器件504、圖9A-9D的器件、MTP存儲器器件陣列或其任何組合。在另一特定方面，MTP存儲器器件1190可被包括在處理器1110或包括CMOS電路系統的其他邏輯中。

在一特定方面，處理器1110、顯示器控制器1126、存儲器1132、CODEC(編解碼器)1134、以及無線控制器1140可包括在系統級封裝或片上系統設備1122中。在特定方面，輸入設備1130和電源1144耦合至片上系統設備1122。此外，在一特定方面，如圖11中所解說的，顯示器1128、輸入設備1130、揚聲器1136、話筒1138、天線1142和電源1144在片上系統設備1122的外部。然而，顯示器1128、輸入設備1130、揚聲器1136、話筒1138、天線1142和電源1144中的每一者可耦合至片上系統設備1122的組件，諸如接口或控制器。

雖然MTP存儲器器件1190被集成到圖11的無線設備1100中，但是在其他方面，MTP存儲器器件1190可以被集成到通信設備、個人數字助理(PDA)、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、固定位置數據單元、計算機或其組合中。

附加地，前面公開的器件和功能(例如，如參照圖1-10中的任意一者或多者描述的)可以被設計並配置到存儲在計算機可讀介質上的計算機文件(例如，RTL、GDSII、GERBER等)中。一些或全部此類文件可被提供給基於此類文件來製造器件的製造處理人員。結果得到的產品包括半導體晶片，其隨後被切割為半導體管芯並被封裝成半導體晶片。這些半導體晶片可以在上文描述的設備中採用。

結合所描述的方面，一種裝備包括用於接收柵極電壓信號的裝置。例如，用於接收柵極電壓信號的裝置可包括或對應於圖1和圖8的金屬柵極102、圖9A-9D的金屬柵極902、一個或多個其他器件、電路、模塊，或其任何組合。該裝備還可包括用於傳導電流的裝置。例如，用於傳導電流的裝置可包括或對應於圖1和圖8的基板材料108、圖9A-9D的基板908、一個或多個其他器件、電路、模塊，或其任何組合。

該裝備還可以包括用於將該用於傳導電流的裝置與該用於接收柵極電壓信號的裝置隔離的裝置。該用於隔離的裝置可包括用於更改電晶體的閾值電壓的裝置。用於更改閾值電壓的裝置可以與用於接收柵極電壓信號的裝置接觸，並且可包括與二氧化矽層接觸的氧化鉿層。例如，用於更改電晶體的閾值電壓的裝置可包括或圖1和圖8的氧化層104、106、圖9A-9D的氧化層904、906、一個或多個其他器件、電路、模塊，或其任何組合。

技術人員將進一步領會，結合本文所公開的方面來描述的各種解說性邏輯框、配置、模塊、電路、和算法步驟可實現為電子硬體、由處理器執行的計算機軟體、或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經在上文以其功能性的形式作了一般化描述。此類功能性是被實現為硬體還是處理器可執行指令取決於具體應用和加諸於整體系統的設計約束。技術人員可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本公開的範圍。

結合本文所公開的各方面來描述的方法或算法的步驟可直接在硬體中、在由處理器執行的軟體模塊中、或在這兩者的組合中實施。軟體模塊可駐留在隨機存取存儲器(RAM)、快閃記憶體、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦式可編程只讀存儲器(EPROM)、電可擦式可編程只讀存儲器(EEPROM)、寄存器、硬碟、可移動盤、壓縮盤只讀存儲器(CD-ROM)、或本領域中所知的任何其他形式的非瞬態存儲介質中。示例性的存儲介質耦合至處理器以使該處理器能從/向該存儲介質讀寫信息。在替換方案中，存儲介質可以被整合到處理器。處理器和存儲介質可駐留在專用集成電路(ASIC)中。ASIC可駐留在計算設備或用戶終端中。在替換方案中，處理器和存儲介質可作為分立組件駐留在計算設備或用戶終端中。

提供前面對所公開的各方面的描述是為了使得本領域技術人員能夠製作或使用所公開的各方面。對這些方面的各種修改對於本領域技術人員而言將是顯而易見的，並且本文中定義的原理可被應用於其他方面而不會脫離本公開的範圍。因此，本公開並非旨在被限定於本文中示出的各方面，而是應被授予與如由所附權利要求定義的原理和新穎性特徵一致的最廣的可能範圍。