用於抑制d類放大器輸出級中的過衝電壓故障的分裂電容器方案的製作方法

2023-10-19 20:59:32 2

用於抑制d類放大器輸出級中的過衝電壓故障的分裂電容器方案的製作方法
【專利摘要】本發明提供了D類功率放大器。所述D類功率放大器包括具有多個輸出電晶體的D類驅動電路、耦合到所述多個輸出電晶體中的至少一個輸出電晶體的至少一個有源鉗位電路、以及耦合至所述至少一個有源鉗位電路、用於控制所述至少一個輸出電晶體的電壓的至少一個濾波器組電路。因此，減小了所述輸出電晶體的漏極節點和源極節點兩端的電壓(VDS)、柵極節點和源極節點兩端的電壓(VGS)和柵極節點和漏極節點兩端的電壓(VGD)，從而在消耗較少功率並且使用較小管芯面積的同時提高了所述功率放大器的可靠性。
【專利說明】用於抑制D類放大器輸出級中的過衝電壓故障的分裂電容 器方案
[0001] 相關申請的交叉引用
[0002] 本申請要求於2012年5月2日提交的、題為"SPLIT CAPACITORS SCHEME FOR SUPPRESSING OVERSHOOT VOLTAGE GLITCHES IN CLASS D AMPLIFIER OUTPUT STAGE" 的美 國臨時申請序列號No. 61/641，791的優先權的權益，通過引用將該申請的全部內容明確地 併入本文中。

【技術領域】
[0003] 本公開內容總體涉及電子電路，並且更具體地涉及抑制D類放大器中的過衝電壓 故障。

【背景技術】
[0004] 可攜式電子設備被廣泛用於提供諸如視頻、音樂、語音和其它多媒體的觀看和收 聽之類的各種功能。為了收聽這些功能的音頻部分，音頻放大器用於驅動揚聲器來產生聲 音。此外，音頻源信號類型可以具有不同的音質和帶寬。容納大量的源信號類型可能增加 音頻放大器設計的複雜性。
[0005] 能夠在使設備尺寸保持最小的同時播放各種形式的音頻的可攜式設備的用戶持 續增加。為了使設備的尺寸最小化，製造商通常將越來越多的功能併入到專用集成電路 (ASIC)中，而不採用分立的部件。為了放大音頻信號以使其能夠驅動外部揚聲器，功率放大 器必須能夠增大源信號的功率。
[0006] 輸出放大器通常用於諸如音頻功率放大器、電話線路驅動器等的各種應用中。輸 出放大器可以被分類成不同種類，例如A類、B類、AB類和D類。A、B和AB類放大器是在線 性區中運行的線性放大器。D類放大器是在三極體區和截止區中運行的開關模式放大器。 因此，D類放大器通常可以實現比線性放大器更高的功率效率。


【發明內容】

[0007] D類功率放大器可以包括多個輸出電晶體。然而，由於VDD和VSS振鈴的緣故，輸出 電晶體的漏極節點和源極節點兩端的電壓（VDS)、柵極節點和源極節點兩端的電壓（VGS) 和柵極節點和漏極節點兩端的電壓（VGD)可能很高，以至於使D類功率放大器失去可靠性， 並且最終導致設備故障。用於減小輸出電晶體的VDS、VGS和V⑶的現有解決方案包含使用 濾波器組電路，所述濾波器組電路具有使用大管芯面積的大電容器，或者所述現有解決方 案包含使用消耗大量功率的電源鉗位裝置。因此，需要的是消耗較少功率並且使用較小管 芯面積的D類放大器。
[0008] 在本公開內容的一個方面中，提供了 D類功率放大器。D類功率放大器包括具有多 個輸出電晶體的D類驅動電路、耦合到多個輸出電晶體的至少一個輸出電晶體的至少一個 有源鉗位電路、以及耦合到至少一個有源鉗位電路、用於控制至少一個輸出電晶體的電壓 的至少一個濾波器組電路。

【專利附圖】

【附圖說明】
[0009] 圖1是示出了具有有源鉗位電路和耦合到有源鉗位電路的濾波器組電路的D類功 率放大器的示圖；
[0010] 圖2A是示出了第一類型濾波器組電路的示圖；
[0011] 圖2B是示出了第二類型濾波器組電路的示圖；
[0012] 圖3是示出了具有至少一個有源鉗位電路和耦合到至少一個有源鉗位電路的濾 波器組電路的D類功率放大器的示圖；
[0013] 圖4是抑制D類放大器中的過衝電壓故障的方法的流程圖；
[0014] 圖5是示出了示例性裝置中的不同模塊/單元/部件之間的數據流的概念數據流 示圖；
[0015] 圖6是示出了用於採用處理系統的裝置的硬體實施方式的示例的示圖。

【具體實施方式】
[0016] 以下結合附圖所闡述的【具體實施方式】是作為對各種配置的說明，並且並非旨在表 示可以實踐本文中所描述的概念的唯一配置。出於提供對各種概念的深入理解的目的，具 體實施方式包括具體細節。然而，對於本領域的技術人員來說顯而易見的是，可以在沒有這 些具體細節的情況下實踐這些概念。在一些實例中，以框圖的形式示出了公知的結構和部 件，以避免使這些概念難以理解。
[0017] 現在將參考各種裝置和方法來介紹電子電路的若干方面。這些裝置和方法將在以 下【具體實施方式】中進行描述，並且在附圖中通過各種方框、模塊、部件、電路、步驟、過程、算 法等（統稱為"要素"）示出了這些裝置和方法。可以利用電子硬體、計算機軟體或其任何 組合來實現這些要素。這種要素被實施為硬體還是軟體取決於施加在整個系統上的特定應 用和設計限制。
[0018] 舉例來說，可以利用包括一個或多個處理器的"處理系統"來實現要素、或要素的 任何部分、或要素的任何組合。處理器的示例包括被配置為執行整個公開內容中所描述的 各種功能的微處理器、微控制器、數位訊號處理器（DSP)、現場可編程門陣列（FPGA)、可編 程邏輯器件（PLD)、狀態機、門控邏輯、分立硬體電路和其它適合的硬體。處理系統中的一個 或多個處理器可以執行軟體。軟體應該被寬泛地理解為平均指令、指令集、代碼、代碼段、程 序代碼、程序、子程序、軟體模塊、應用程式、軟體應用程式、軟體包、例程、子例程、對象、可 執行文件、執行線程、過程、功能等，無論被稱為軟體、固件、中間件、微代碼、硬體描述語言 還是其它方面。
[0019] 因此，在一個或多個示例性實施例中，可以採用硬體、軟體、固件或其任何組合的 形式來實施所描述的功能。如果採用軟體的形式實施，則可以將功能存儲在計算機可讀介 質上，或者可以將功能作為一個或多個指令或代碼編碼在計算機可讀介質上。計算機可讀 介質包括計算機存儲介質。存儲介質可以是可以由計算機存取的任何可用介質。通過示例 而不是限制的方式，這種計算機可讀介質可以包括RAM、ROM、EEPROM、CD-ROM或其它光碟存 儲、磁碟存儲或其它磁存儲設備、或者可以用於以指令或數據結構的形式攜帶或存儲所需 的程序代碼並且可以由計算機存取的任何其它介質。如本文中所使用的，磁碟和光碟包括 壓縮光碟（CD)、雷射光碟、光碟、數字多功能光碟（DVD)、軟盤和藍光光碟，其中，磁碟通常 對數據進行磁性複製，而光碟利用雷射對數據進行光學複製。上述的組合還應該被包括在 計算機可讀介質的範圍內。
[0020] 來自片上或印刷電路板（PCB)布線的寄生電感使D類功率放大器的VDD總線和 VSS總線振鈴。由于振鈴，D類放大器的輸出級電晶體過載。例如，在40hm負載和高輸出 下，輸出電晶體的漏極節點和源極節點兩端的電壓（VDS)、柵極節點和源極節點兩端的電壓 (VGS)以及柵極節點和漏極節點兩端的電壓（VGD)可能很高，以致D類功率放大器失去可靠 性。
[0021] 寄生電感以及由寄生電感所產生的過衝電壓的問題很難控制。在考慮縮小設備特 徵尺寸以及相應的耐受電壓時，問題增加了。因此，本公開內容為消耗較少功率並且利用較 小管芯面積的D類放大器中的寄生電感和過衝電壓問題提供了解決方案。
[0022] 圖1是示出了具有有源鉗位電路和耦合到有源鉗位電路的濾波器組電路的D類功 率放大器的不圖100。參考圖1，在本公開內容的一方面中，D類功率放大器包括具有多個 電晶體M9、M10、M11和M12的D類驅動電路102,其中，電晶體M10和Mil是輸出電晶體。D 類驅動電路102可以被稱為D類共源共柵驅動器。
[0023] -個或多個有源鉗位電路可以耦合到D類驅動電路102。例如，第一有源鉗位電路 104可以耦合到輸出電晶體Mil，並且第二有源鉗位電路106可以耦合到輸出電晶體M10。 第一有源鉗位電路104可以被稱為用於D類驅動電路102的P共源共柵器件的有源鉗位電 路。第二有源鉗位電路106可以被稱為用於D類驅動電路102的N共源共柵器件的有源鉗 位電路。第一有源鉗位電路104可以包括多個電晶體M1、M2、M3和M4。第二有源鉗位電路 106可以包括多個電晶體M5、M6、M7和M8。
[0024] 此外，一個或多個濾波器組電路可以耦合到每個有源鉗位電路。例如，如圖1中所 示，濾波器組電路108可以耦合到第二有源鉗位電路106的電晶體M7。在圖1中，雖然僅示 出了一個濾波器組電路108,但是本公開內容允許第二有源鉗位電路106的電晶體M6以及 第一有源鉗位電路104的電晶體M2和M3與濾波器組電路108分別耦合。
[0025] 參考圖1，第二有源鉗位電路106的電晶體M2和M3以及第一有源鉗位電路104的 電晶體M6和M7的偏置電壓將通過濾波器組電路108 (例如，RC濾波器組），以在轉換輸出 時消除任何高頻故障。然而，由於VDD和VSS振鈴，輸出電晶體M10和Mil的漏極節點和源 極節點兩端的電壓（VDS)、柵極節點和源極節點兩端的電壓（VGS)和柵極節點和漏極節點 兩端的電壓（VGD)可能大於例如5V。這導致可靠性故障，甚至設備故障。
[0026] 為了減小輸出電晶體M10和Mil的VDS、VGS和VGD，濾波器組電路108的電容器 110將必需是400pF的片上去耦電容器。然而，使用這種大電容器將需要更大的管芯面積。 替代地，電源鉗位裝置可以用於減小VDS、VGS和VGD。然而，這種解決方案多消耗50%的功 率。
[0027] 圖2A是示出了第一類型濾波器組電路的示圖200。圖2B是示出了第二類型濾波 器組電路的示圖250。參考圖2A，濾波器組電路108與關於圖1所描述的濾波器組電路相 同。在濾波器組電路108中，濾波器組朝向電源（例如，VSS和VSSPA)的一側設置。這使 節點A(見圖2A的濾波器組電路108)受到差分故障。因此，與濾波器組電路108耦合的有 源鉗位電路在不同的輸出狀態下經歷了不相等的過載電壓。
[0028] 在圖2B的濾波器組電路208中，在濾波器組電路內使用了兩個分裂電容器。具體 地，第一電容器212連接在VDD與節點B之間，並且第二電容器210連接在VSS與節點B之 間。通過在濾波器組電路中使用兩個分裂電容器，可以在比圖2A的使用單個電容器的濾波 器組電路108消耗更少的功率和管芯面積的同時，減小輸出電晶體M10和Mil的VDS、VGS 和V⑶。與濾波器組電路108的節點A相比，濾波器組電路208的節點B經歷了 VDD與VSS 之間的差分擺幅的大約一半。因此，穩定的節點B將輸出電晶體M10和Mil的柵極電壓保 持在小範圍內，以使過載電壓顯著減小。
[0029] 圖3是示出了具有至少一個有源鉗位電路和耦合到至少一個有源鉗位電路的濾 波器組電路的D類功率放大器的示圖300。參考圖3,在本公開內容的一方面中，D類功率 放大器包括具有多個電晶體M9、M10、Mil和M12的D類驅動電路302,其中，電晶體M10和 Mil是輸出電晶體。一個和多個有源鉗位電路可以耦合到D類驅動電路302。例如，第一有 源鉗位電路304可以耦合到輸出電晶體Ml 1，並且第二有源鉗位電路306可以耦合到輸出晶 體管M10。第一有源鉗位電路304可以包括多個電晶體Ml、M2、M3和M4。第二有源鉗位電 路306可以包括多個電晶體M5、M6、M7和M8。
[0030] 此外，一個或多個濾波器組電路208可以耦合到每個有源鉗位電路，用於控制輸 出電晶體M10和Mil的電壓。圖3的濾波器組電路208與關於圖2所描述的濾波器組電路 208相同。如圖3中所示，濾波器組電路208可以耦合到第二有源鉗位電路306的電晶體 M7。在圖3中，雖然僅示出了一個濾波器組電路208,但是本公開內容允許第二有源鉗位電 路306的電晶體M6以及第一有源鉗位電路304的電晶體M2和M3與濾波器組電路208分 別耦合。例如，第一濾波器組電路208可以耦合到電晶體M2的柵極節點，第二濾波器組電 路208可以耦合到電晶體M3的柵極節點，第三濾波器組電路208可以耦合到電晶體M6的 柵極節點，並且第四濾波器組電路208可以耦合到電晶體M7的柵極節點。
[0031] 在一方面中，濾波器組電路208使有源鉗位電路的電壓穩定，用於控制輸出晶體 管的電壓。D類驅動電路302的輸出電晶體M10和Mil中的每一個輸出電晶體包括柵極節 點、漏極節點和源極節點。第一有源鉗位電路304可以包括鉗位電晶體M2和M3。第二有 源鉗位電路306可以包括鉗位電晶體M6和M7。鉗位電晶體M2、M3、M6、M7中的每一個鉗位 電晶體包括鉗位電晶體柵極節點、鉗位電晶體漏極節點以及鉗位電晶體源極節點。鉗位晶 體管M2和M3的源極節點可以耦合到輸出電晶體Ml 1的柵極節點。同樣，鉗位電晶體M6和 M7的源極節點可以耦合到輸出電晶體M10的柵極節點。
[0032] 濾波器組電路208可以耦合到鉗位電晶體（M2、M3、M6、M7)的鉗位電晶體柵極節 點。濾波器組電路使鉗位電晶體柵極節點處的電壓穩定，用於控制D類驅動電路302的輸出 電晶體M10和Mil的柵極節點處的電壓。輸出電晶體M10、M11的柵極節點處的受控電壓減 小了以下電壓的至少其中之一 ：1)輸出電晶體的柵極節點和源極節點兩端的電壓（VGS); 2)輸出電晶體的柵極節點和漏極節點兩端的電壓（VGD);或者3)輸出電晶體的漏極節點和 源極節點兩端的電壓（VDS)。
[0033] 在一方面中，濾波器組電路包括具有第一節點和第二節點的第一電容器212以及 具有第一節點和第二節點的第二電容器210。第一電容器212的第一節點耦合到D類功率 放大器的電源電壓。第一電容器212的第二節點耦合到第二電容器210的第一節點和鉗位 電晶體柵極節點。第二電容器210的第一節點耦合到第一電容器212的第二節點和鉗位晶 體管柵極節點。第二電容器210的第二節點耦合到接地節點。
[0034] 下面的表1示出了使用具有分裂電容器的濾波器組電路的D類功率放大器（圖3) 的模擬的過載電壓。在表1中，輸出電晶體Mil的電壓顯示其可以比輸出電晶體M10承受 更多的電壓。如表中所示，與使用沒有分裂電容器的濾波器組電路的D類功率放大器的過 載電壓相比，過載電壓減小了大約1.3V。
[0035]

【權利要求】
1. 一種D類功率放大器，包括： D類驅動電路，其具有多個輸出電晶體； 至少一個有源鉗位電路，其耦合到所述多個輸出電晶體的至少一個輸出電晶體；以及 至少一個濾波器組電路，其耦合到所述至少一個有源鉗位電路，所述至少一個濾波器 組電路用於控制所述至少一個輸出電晶體的電壓。
2. 根據權利要求1所述的D類功率放大器，其中，所述至少一個濾波器組電路使所述至 少一個有源鉗位電路的電壓穩定，用於控制所述至少一個輸出電晶體的所述電壓。
3. 根據權利要求1所述的D類功率放大器，其中： 所述D類驅動電路的所述多個輸出電晶體中的每一個輸出電晶體包括柵極節點、漏極 節點和源極節點； 所述至少一個有源鉗位電路包括至少一個鉗位電晶體，所述至少一個鉗位電晶體包括 鉗位電晶體柵極節點、鉗位電晶體漏極節點和鉗位電晶體源極節點；並且 所述至少一個濾波器組電路耦合到所述鉗位電晶體柵極節點，其中，所述至少一個濾 波器組電路使所述鉗位電晶體柵極節點處的電壓穩定，用於控制所述至少一個輸出電晶體 的所述柵極節點處的電壓。
4. 根據權利要求3所述的D類功率放大器，其中，所述至少一個輸出電晶體的所述柵極 節點處的受控電壓減小了以下電壓的至少其中之一： 在所述至少一個輸出電晶體的所述柵極節點和源極節點兩端的電壓； 在所述至少一個輸出電晶體的所述柵極節點和漏極節點兩端的電壓；或者 在所述至少一個輸出電晶體的所述漏極節點和源極節點兩端的電壓。
5. 根據權利要求3所述的D類功率放大器，其中，所述至少一個濾波器組電路包括： 第一電容器，其具有第一節點和第二節點；以及 第二電容器，其具有第一節點和第二節點， 所述第一電容器的所述第一節點耦合到所述D類功率放大器的電源電壓， 所述第一電容器的所述第二節點耦合到所述第二電容器的所述第一節點和所述鉗位 電晶體柵極節點， 所述第二電容器的所述第一節點耦合到所述第一電容器的所述第二節點和所述鉗位 電晶體柵極節點，並且 所述第二電容器的所述第二節點耦合到接地節點。
6. 根據權利要求5所述的D類功率放大器，其中： 所述D類驅動電路的所述多個輸出電晶體包括第一輸出電晶體和第二輸出電晶體；並 且 所述至少一個有源鉗位電路包括第一有源鉗位電路和第二有源鉗位電路，所述第一有 源鉗位電路耦合到所述第一輸出電晶體，並且所述第二有源鉗位電路耦合到所述第二輸出 電晶體。
7. 根據權利要求6所述的D類功率放大器，其中： 所述第一有源鉗位電路包括第一鉗位電晶體和第二鉗位電晶體，所述第一鉗位電晶體 的所述源極節點和所述第二鉗位電晶體的所述源極節點耦合到所述第一輸出電晶體的所 述柵極節點；並且 所述第二有源鉗位電路包括第三鉗位電晶體和第四鉗位電晶體，所述第三鉗位電晶體 的所述源極節點和所述第四鉗位電晶體的所述源極節點耦合到所述第二輸出電晶體的所 述柵極節點。
8. 根據權利要求7所述的D類功率放大器，其中，所述至少一個濾波器組電路包括： 第一濾波器組電路，其耦合到所述第一鉗位電晶體的所述柵極節點； 第二濾波器組電路，其耦合到所述第二鉗位電晶體的所述柵極節點； 第三濾波器組電路，其耦合到所述第三鉗位電晶體的所述柵極節點；以及 第四濾波器組電路，其耦合到所述第四鉗位電晶體的所述柵極節點。
9. 一種抑制D類放大器中的過衝電壓故障的方法，所述D類放大器包括具有多個輸出 電晶體的D類驅動電路，所述方法包括： 基於耦合到所述多個輸出電晶體中的至少一個輸出電晶體的至少一個有源鉗位電路 來調節所述D類驅動電路的電壓；以及 基於耦合到所述至少一個有源鉗位電路的至少一個濾波器組電路來控制所述至少一 個輸出電晶體的電壓。
10. 根據權利要求9所述的方法，其中，控制所述至少一個輸出電晶體的所述電壓包括 利用所述至少一個濾波器組電路來使所述至少一個有源鉗位電路的所述電壓穩定。
11. 根據權利要求9所述的方法，其中： 所述D類驅動電路的所述多個輸出電晶體中的每一個輸出電晶體包括柵極節點、漏極 節點和源極節點； 所述至少一個有源鉗位電路包括至少一個鉗位電晶體，所述至少一個鉗位電晶體包括 鉗位電晶體柵極節點、鉗位電晶體漏極節點和鉗位電晶體源極節點；並且 控制所述至少一個輸出電晶體的所述電壓包括基於耦合到所述鉗位電晶體柵極節點 的所述至少一個濾波器組電路來控制在所述至少一個輸出電晶體的所述柵極節點處的電 壓，其中，所述至少一個濾波器組電路使所述鉗位電晶體柵極節點處的電壓穩定。
12. 根據權利要求11所述的方法，其中，所述至少一個輸出電晶體的所述柵極節點處 的所述受控電壓減小了以下電壓的至少其中之一： 在所述至少一個輸出電晶體的所述柵極節點和源極節點兩端的電壓； 在所述至少一個輸出電晶體的所述柵極節點和漏極節點兩端的電壓；或者 在所述至少一個輸出電晶體的所述漏極節點和源極節點兩端的電壓。
13. 根據權利要求11所述方法，其中，所述至少一個濾波器組電路包括： 第一電容器，其具有第一節點和第二節點；以及 第二電容器，其具有第一節點和第二節點， 所述第一電容器的所述第一節點耦合到所述D類功率放大器的電源電壓， 所述第一電容器的所述第二節點耦合到所述第二電容器的所述第一節點和所述鉗位 電晶體柵極節點， 所述第二電容器的所述第一節點耦合到所述第一電容器的所述第二節點和所述鉗位 電晶體柵極節點，並且 所述第二電容器的所述第二節點耦合到接地節點。
14. 根據權利要求13所述的方法，其中： 所述D類驅動電路的所述多個輸出電晶體包括第一輸出電晶體和第二輸出電晶體；並 且 所述至少一個有源鉗位電路包括第一有源鉗位電路和第二有源鉗位電路，所述第一有 源鉗位電路耦合到所述第一輸出電晶體，並且所述第二有源鉗位電路耦合到所述第二輸出 電晶體。
15. 根據權利要求14所述的方法，其中： 所述第一有源鉗位電路包括第一鉗位電晶體和第二鉗位電晶體，所述第一鉗位電晶體 的所述源極節點和所述第二鉗位電晶體的所述源極節點耦合到所述第一輸出電晶體的所 述柵極節點；並且 所述第二有源鉗位電路包括第三鉗位電晶體和第四鉗位電晶體，所述第三鉗位電晶體 的所述源極節點和所述第四鉗位電晶體的所述源極節點耦合到所述第二輸出電晶體的所 述柵極節點。
16. 根據權利要求15所述方法，其中，所述至少一個濾波器組電路包括： 第一濾波器組電路，其耦合到所述第一鉗位電晶體的所述柵極節點； 第二濾波器組電路，其耦合到所述第二鉗位電晶體的所述柵極節點； 第三濾波器組電路，其耦合到所述第三鉗位電晶體的所述柵極節點；以及 第四濾波器組電路，其耦合到所述第四鉗位電晶體的所述柵極節點。
17. -種用於抑制D類放大器中的過衝電壓故障的裝置，所述D類放大器包括具有多個 輸出電晶體的D類驅動電路，所述裝置包括： 用於基於耦合到所述多個輸出電晶體中的至少一個輸出電晶體的至少一個有源鉗位 電路來調節所述D類驅動電路的電壓的單元；以及 用於基於耦合到所述至少一個有源鉗位電路的至少一個濾波器組電路來控制所述至 少一個輸出電晶體的電壓的單元。
18. 根據權利要求17所述的裝置，其中，用於控制所述至少一個輸出電晶體的所述電 壓的單元被配置為利用所述至少一個濾波器組電路來使所述至少一個有源鉗位電路的所 述電壓穩定。
19. 根據權利要求17所述的裝置，其中： 所述D類驅動電路的所述多個輸出電晶體中的每一個輸出電晶體包括柵極節點、漏極 節點和源極節點； 所述至少一個有源鉗位電路包括至少一個鉗位電晶體，所述至少一個鉗位電晶體包括 鉗位電晶體柵極節點、鉗位電晶體漏極節點和鉗位電晶體源極節點；並且 用於控制所述至少一個輸出電晶體的所述電壓的單元被配置為基於耦合到所述鉗位 電晶體柵極節點的所述至少一個濾波器組電路來控制所述至少一個輸出電晶體的所述柵 極節點處的電壓，其中，所述至少一個濾波器組電路使所述鉗位電晶體柵極節點處的電壓 穩定。
20. 根據權利要求19所述的裝置，其中，所述至少一個輸出電晶體的所述柵極節點處 的所述受控電壓減小了以下電壓的至少其中之一： 在所述至少一個輸出電晶體的所述柵極節點和源極節點兩端的電壓； 在所述至少一個輸出電晶體的所述柵極節點和漏極節點兩端的電壓；或者 在所述至少一個輸出電晶體的所述漏極節點和源極節點兩端的電壓。
21. 根據權利要求19所述的裝置，其中，所述至少一個濾波器組電路包括： 第一電容器，其具有第一節點和第二節點；以及 第二電容器，其具有第一節點和第二節點， 所述第一電容器的所述第一節點耦合到所述D類功率放大器的電源電壓， 所述第一電容器的所述第二節點耦合到所述第二電容器的所述第一節點和所述鉗位 電晶體柵極節點， 所述第二電容器的所述第一節點耦合到所述第一電容器的所述第二節點和所述鉗位 電晶體柵極節點，並且 所述第二電容器的所述第二節點耦合到接地節點。
22. 根據權利要求21所述的裝置，其中： 所述D類驅動電路的所述多個輸出電晶體包括第一輸出電晶體和第二輸出電晶體；並 且 所述至少一個有源鉗位電路包括第一有源鉗位電路和第二有源鉗位電路，所述第一有 源鉗位電路耦合到所述第一輸出電晶體，並且所述第二有源鉗位電路耦合到所述第二輸出 電晶體。
23. 根據權利要求22所述的裝置，其中： 所述第一有源鉗位電路包括第一鉗位電晶體和第二鉗位電晶體，所述第一鉗位電晶體 的所述源極節點和所述第二鉗位電晶體的所述源極節點耦合到所述第一輸出電晶體的所 述柵極節點；並且 所述第二有源鉗位電路包括第三鉗位電晶體和第四鉗位電晶體，所述第三鉗位電晶體 的所述源極節點和所述第四鉗位電晶體的所述源極節點耦合到所述第二輸出電晶體的所 述柵極節點。
24. 根據權利要求23所述的裝置，其中，所述至少一個濾波器組電路包括： 第一濾波器組電路，其耦合到所述第一鉗位電晶體的所述柵極節點； 第二濾波器組電路，其耦合到所述第二鉗位電晶體的所述柵極節點； 第三濾波器組電路，其耦合到所述第三鉗位電晶體的所述柵極節點；以及 第四濾波器組電路，其耦合到所述第四鉗位電晶體的所述柵極節點。
【文檔編號】H03F1/52GK104272588SQ201380023045
【公開日】2015年1月7日 申請日期:2013年4月8日 優先權日:2012年5月2日
【發明者】C·黃, H·費, M·D·西恩科 申請人:高通股份有限公司