柵極介質層及其製造方法、半導體器件及其製造方法

2023-10-27 16:20:32 2

專利名稱：柵極介質層及其製造方法、半導體器件及其製造方法
技術領域：
本發明涉及半導體製造技術領域，特別涉及一種柵極介質層及其制 造方法、半導體器件及其製造方法。
背景技術：
自金屬氧化物半導體電晶體發明以來，氧化矽由於與矽、多晶矽良 好的集成特性， 一直作為柵極介質層最主要的材料。隨著集成度的提高， 柵極尺寸越來越小，相應的，作為柵極介質層的氧化矽層的厚度也需要 不斷的減薄，這對形成的氧化矽層的厚度均勻性、缺陷控制以及抗擊穿 能力等膜層特徵的要求也越來越高，從而對氧化矽層的製造工藝提出了 更高的要求，現有的製造氧化矽的方法形成的柵極介質層已經不能滿足
在90nm及其以下的技術節點對柵極介質層電學特性的要求。
專利號為US 6555485 Bl的美國專利公開了 一種形成柵極介質層的 方法。圖1至圖3為所述美國專利公開的形成柵極介質層的方法各步驟相 應的剖面結構示意圖。
請參考圖l,首先提供半導體襯底IOO，在所述半導體村底100上形成 氧化石圭層200。
接著，請參考圖2，對所述氧化矽200表面進行氮化處理，使得所述 氧化矽層200中摻入氮，形成氮氧矽化合物層300，其中，對所述氧化矽 200表面進行氮化的工藝為等離子體氮化(PlasmaNitridation)。
然後，對所述氮氧矽化合物層300執行高溫退火工藝，如圖3所示， 使所述氮氧矽化合物300暴露於氧氣或一氧化氮400氣氛中，在600至1000 度的高溫下執行退火工藝。
上述方法通過氧化工藝-氮化工藝-退火工藝形成柵極介質層，形成的 氧化矽層中含有氮，可提高氧化矽層的抗擊穿能力。
所述的方法中，通過等離子氮化來在氧化矽層中摻入氮，形成含氮 的氧化矽層。然而，等離子體氮化工藝無法控制摻入氧化矽層中的氮的分布，也就無法有目的的形成一定分布的含氮的氧化矽。從而也就無法 形成不同性能的半導體器件。

發明內容
本發明提供一種柵極介質層及其製造方法、半導體器件及其製造方 法，本發明能夠根據需要調節柵極介質層中氮的分布。
本發明提供的一種柵極介質層的形成方法，包括 提供基底，在所述基底上具有氧化矽層； 對所述氧化矽層執行氮化工藝，形成含氮的氧化矽層； 其中，
所述氮化工藝至少有一步為離子注入氮化工藝。
可選的，在執行所述的離子注入氮化工藝之前，先在所述氧化矽層 上形成緩沖層；並在執行完所述離子注入氮化工藝之後去除所述緩衝 層。
可選的，所述緩衝層為氮化矽或碳化矽或其它介質層。
可選的，所述氮化工藝分為兩步進行，其中，第二步為所述的離子 注入氮化。
可選的，所述第一步氮化工藝為高溫爐管氮化、快速熱處理氮化、 低溫等離子體氮化或去耦等離子體氮化中的 一種。 可選的，所述離子注入氮化工藝分為多次進行。 可選的，所述離子注入氮化工藝中注入時的能量小於10eV。 可選的，所述離子注入氮化工藝中注入的能量為4eV。 可選的，進一步包括對執行完氮化工藝的氧化矽層執行退火工藝。 可選的，所述退火工藝為高溫爐管退火或快速熱退火。 本發明還提供一種半導體器件的製造方法，包括 提供基底；
在所述基底上形成氧化矽層；
對所述氧化矽層執行氮化工藝，形成含氮的氧化矽層；在所述含氮的氧化矽層上形成柵極；
在所述柵極側壁形成側壁層，在所述柵極側壁的基底中形成源極和
漏極；其中，
所述氮化工藝至少有一步為離子注入氮化工藝。
可選的，執行所述離子注入氮化工藝之前，先在所述氧化矽層上形 成緩衝層，並在執行所述離子注入氮化工藝之後，去除所述緩衝層。 可選的，所述離子注入工藝中注入時的能量小於10eV。
本發明還提供一種柵極介質層，包括氧化矽層，所述氧化矽層中摻 有雜質氮，所述氧化矽層至少經過一次離子注入氮化處理。
本發明還提供一種半導體器件，包含所述的柵極介質層。
與現有技術相比，上述技術方案的其中一個具有以下優點
通過離子注入氮化工藝，能夠靈活控制摻入的氮的濃度，並能夠控 制氮的濃度分布，從而可根據需要形成不同電學特徵的膜層作為柵極介 質層；有利於改善形成的4冊糹及介質層的膜層特性，改善形成的器件的電 學特性；
上述技術方案的另外一個具有以下優點
在進行離子注入氮化工藝時，為避免注入的氮離子穿透氧化矽層， 影響形成的柵極介質層的膜層特性，在執行離子注入工藝之前先形成緩 衝層作為保護層，減緩注入的離子的速率，避免或減少在離子穿透氧化 矽層現象，有助於形成電學性能更加穩定的柵極介質層；並在完成所述 離子注入氮化工藝之後，去除該緩衝層；不會對形成的柵極介質層造成 影響；
上述技術方案的另外一個具有以下優點
在進行離子注入氮化工藝之前，先執行第一步氮化工藝，形成氮氧 化矽層作為緩沖層，用於減緩離子注入工藝時注入的離子的速率，避免 或減少離子穿透氧化矽層現象，有助於形成電學性能更加穩定的柵極介 質層；而且，以所述氮氧化矽層作為緩衝層，在執行完離子注入氮化工 藝後，不必將該氮氧化矽層去除，該氮氧化矽層經過退火後可是作為棚-極介質層的一部分，使得工藝簡化；
上述技術方案的另外一個具有以下優點
為避免離子注入時注入的離子穿透氧化矽層，所述離子注入氮化工 藝中注入時的能量可小於10eV,避免或減少在離子穿透氧化矽層現象， 有助於形成電學性能更加穩定的柵極介質層。


圖1至圖3為現有的一種形成柵極介質層的方法各步驟相應結構的 剖面示意圖4至圖5為本發明的柵極介質層的形成方法的第一實施例的各步 驟相應結構的剖面示意圖6至圖8為本發明的柵極介質層的形成方法的第三實施例的各步 驟相應結構的剖面示意圖9至圖11為本發明的4冊極介質層的形成方法的第四實施例的各 步驟相應結構的剖面示意圖12為本發明的半導體器件的製造方法的實施例的流程圖。
具體實施例方式
下面結合附圖對本發明的具體實施方式
^f故詳細的it明。
隨著半導體集成電路製造工藝的日益發展，柵極尺寸越來越小，柵 極介質層的厚度也越來越薄，對柵極介質層的厚度均勻性以及電學特性 要求也越來越高，單一 的氧化矽作為柵極介質層材料已經不能滿足對器 件性能日益提高的要求。本發明提供一種作為柵極介質層的含氮的氧化 矽層的製造方法，並能夠根據需要調節和控制氧化矽層中氮的含量及分 布。
本發明還提供一種柵極介質層，該柵極介質層是通過本發明的含氮 的氧化矽的製造方法獲得的。
本發明還提供其中半導體器件的製造方法，其中，所述的半導體器 件的製造方法中，柵極介質層是通過本發明的含氮的氧化矽的製造方法 獲得的。
7本發明還提供一種半導體器件，該半導體器件包含有本發明提供的 柵極介質層。描述。
實施例一
圖4至圖5為本發明的柵極介質層的製造方法的第一實施例的製造 方法的各步驟相應的結構的剖面示意圖。
請參考圖4，首先，提供基底10，在所述基底10上具有氧化矽層12。
其中，所述基底IO可以是半導體材料，例如，單晶矽、多晶矽或 非晶矽中的一種，也可以是絕緣層上矽(Silicon On Insulator, SOI)結構 或矽上外延層結構。在所述基底10中可以摻入N型雜質或P型雜質。
所述氧化矽層12的形成方法包括但不限於高溫爐管氧化、快速熱 退火氧化或原位水蒸氣產生氧化(ISSG)工藝。
在所述基底IO上形成氧化矽層12之前，可選的，可以先對所述基 底IO表面進行預清洗，去除基底IO表面的自然氧化層或其它汙染物、 雜質、顆粒等。這是由於基底10暴露在空氣中會在表面形成自然氧化 層，該自然氧化層的厚度均勻性以及膜層特性均較差，為避免該自然氧 化層對後續形成的柵極介質層膜層特性以及該柵極介質層對基底10的 粘附性的影響，需要將該自然氧化層去除。通常的去除方法為溼法腐蝕， 例如BOE或HF或RCA清洗等。
執行完所述的清洗之後，執行氧化工藝，形成氧化矽層12。在其 中的一個實施例中，形成所述氧化爿眭層12的工藝為ISSG工藝。
其中，ISSG為一種溼法氧化工藝，其不同於現有通過氫氣在氧氣 中燃燒生成水蒸汽、並將該水蒸氣通入反應腔室的溼法氧化工藝；
ISSG將氫氣和氧氣(或N20)按一定的比例通入反應腔室中，並 在所述反應腔室中的基底的高溫表面發生反應生成H20、 OH以及氧原 子，所述氧原子與基底表面發生反應，生成氧化矽層12。所述ISSG的氧化速率與所述反應腔室中的氧原子的含量具有較大
的關係，通過控制氧原子的含量可控制所述ISSG氧化的速率，該ISSG
Cl的氣體作為輔助氣體，相對增大反應速率。ISSG工藝能夠形成厚度 均勻、膜層特性好的氧化矽層。
需要說明的是，所述的氧化矽層12也可以通過其它工藝形成，包 括氧化工藝或沉積工藝，這裡不再贅述。
接著，對所述氧化矽層12進行氮化處理，形成含氮的氧化矽層13, 請參考圖5。
在氧化矽層12中摻入氮雜質作為柵極介質層，可以減小後續形成 的柵極到基底10的隧道漏電流、阻止柵極中的摻雜離子穿透柵極介質 層並提高形成的柵極介質層的擊穿電壓，從而提高形成的器件的性能和 穩定性。
在現有的方法中，對所述氧化矽層12進行氮化處理的工藝一般為 高溫爐管氮化或快速熱退火氮化，以及等離子體氮化。所述的氮化工藝 均無法控制氮在氧化矽層12中分布，而氮在氧化矽層12中的分布會影 響形成的柵極介質層的電學特性。
本實施例中，採用離子注入氮化工藝，即通過離子注入工藝將氮摻 入到氧化矽層中，如圖5所示，形成含氮的氧化矽層13,該含氮的氧化 矽層13即為後續形成的器件的棚-極介質層。離子注入工藝可以通過調 節離子注入時的能量以及劑量來調節和控制摻入氧化矽層中的濃度分 布。
在離子注入工藝中，將所述的基底10放置入離子注入設備的反應 腔室中，在反應腔室中通入反應氣體，例如，N2或其它的含氮的氣體。 通過射頻或微波的激發，將所述的反應氣體電離，生成等離子體，並將 所述等離子體加速後注入氧化矽層12中。
從而，通過離子注入氮化工藝，能夠靈活控制摻入的氮的濃度，並 能夠控制氮的濃度分布，可根據需要形成不同電學特徵的膜層作為柵極介質層。有利於改善形成的柵極介質層的膜層特性，改善形成的器件的 電學特性。
完成離子注入工藝後，對所述含氮的氧化矽層執行退火工藝，使所
述氧化矽層中的氮進行再分布，並使氮與矽或氧結合成Si-N或O-N鍵； 其次，修復在離子注入工藝中對氧化矽層12造成的離子注入損傷。其 中，所述退火工藝可以是本領域技術人員所習知的高溫爐管退火或快速 熱退火工藝，這裡不再贅述。
實施例二
通過一次離子注入氮化工藝，氧化矽層中的氮可能不能達到所需要 的分布，本實施例中，所述離子注入氮化工藝可以分為多次進行。可選 的，在每一次離子注入氮化工藝中，注入的能量不同或注入的劑量不同， 或注入的能量和劑量均不同，從而形成氮濃度分布滿足要求的氧化矽 層。這裡不再贅述。
實施例三
隨著半導體製造工藝的不斷進步，柵極介質層的厚度越來越薄；相 應，在形成含氮的氧化矽層的柵極介質層時，氧化矽層的厚度也不斷減 薄，例如，在65nm的技術節點時，氧化矽層的厚度僅為12A,在45nm 時，氧化矽層的厚度會更薄。如此薄的氧化矽層，在採用離子注入氮化 工藝時，注入的氮離子會產生穿透氧化矽層的現象，從而會影響形成的 柵極介質層的膜層特性。本實施例中，通過在待摻雜的氧化矽層上先形 成緩衝層(buffer layer)來改善氮離子穿透氧化矽層的問題。
圖6至圖8為本發明的柵極介質層的製造方法的第三實施例的各步 驟相應結構的剖面示意圖。
請參考圖6,在具有氧化矽層12的基底10上，形成緩衝層16。
其中，所述緩沖層16用於減緩對氧化矽層12進行離子注入氮化時， 注入的離子的速率，從而防止注入的離子穿透所述氧化矽層12,也減小 對注入的離子對氧化矽層12的損傷。
在選擇緩衝層16的材料和厚度時，首先要保證注入的離子能夠穿透或部分離子能夠穿透該緩衝層16,可以到達氧化矽層12;其次，還 要保證能夠減緩離子的速率，使得注入的離子能量減小。
在其中的一個實施例中，所述緩衝層16可以是氮化矽層。該氮化 矽層可以通過沉積工藝形成，具體得，可以通過化學氣相沉積或原子層 沉積工藝形成。
在另外的實施例中，所述緩衝層16可以是碳化矽。
需要說明的是，這裡以氮化矽或碳化矽作為具體的例子來說明緩沖 層，並非說明該緩衝層僅僅可以選用上述的兩種材質，而應當理解為所 述緩衝層16的材料可以是所有能夠減緩注入的離子的速率而又保證有 離子能夠穿透的材料。
形成所述緩衝層16之後，對所述氧化矽層12執行離子注入氮化工 藝，請參考圖7,形成含氮的氧化矽層13,該含氮的氧化矽層13即為 後續形成的器件的柵極介質層。根據需要調整注入時的能量和劑量，形 成濃度及分布滿足要求的含氮的氧化矽層。
可選的，所述的離子注入氮化工藝也可以分為多次執行，這裡不再 贅述。
完成所述的離子注入工藝之後，去除所述緩衝層16，請參考圖8。 去除所述緩沖層16的方法可以是幹法刻蝕或溼法刻蝕。例如，當所述 緩沖層16為氮化矽時，可以採用幹法刻蝕，刻蝕氣體可以是含氟的氣 體，如CF4、 SiF4、 NF3、 CHF3或C2F6;還可以採用溼法刻蝕，刻蝕溶 液為磷酸。
在採用所述的方法去除緩衝層16時，要儘量避免損傷該緩沖層16 下面含氮的氧化矽層13。
去除所述緩衝層16後，執行退火工藝，對所述含氮的氧化矽層13 執行退火工藝，使氧化矽層中的氮進行再分布，並使氮與矽或氧結合成 Si-N或O-N鍵；其次，通過退火工藝還可以j務復在離子注入工藝中對 氧化矽層12造成的離子注入損傷。其中，所述退火工藝可以是本領域 技術人員所習知的高溫爐管退火或快速熱退火工藝。在其中的一個實施例中，所述退火在氮氣中進行，所述退火的溫度
可以是800至1100度。
在另外的實施例中，去除所述緩沖層16的工藝也可以在退火之後 進行，這裡不再贅述。
通過離子注入氮化工藝，能夠靈活控制摻入的氮的濃度，並能夠控 制氮的濃度分布，可根據需要形成不同電學特徵的膜層作為柵極介質 層；有利於改善形成的柵極介質層的膜層特性，改善形成的器件的電學 特性。
此外，在進行所述的離子注入氮化工藝時，為避免注入的氮離子穿 透氧化矽層，影響形成的柵極介質層的膜層特性，在執行離子注入工藝 之前先形成緩衝層作為保護層，減緩注入的離子的速率，並在完成所述 離子注入氮化工藝之後，去除該緩衝層。
實施例四
為避免由於氧化矽層太薄，離子注入氮化時注入的離子穿透該氧化 矽層，在執行離子注入氮化之前，可以先對所述氧化矽層執行一步其它 的氮化工藝，例如，高溫爐氮化工藝、快速熱退火氮化工藝或等離子體 氮化工藝，在氧化矽層表面先形成氮氧化矽層，然後再執行等離子體氮 化工藝。
此外，所述的兩步氮化工藝結合形成含氮氧化^e圭層的方法中，所述 等離子氮化工藝也是對第一步氮化工藝形成的膜層中氮的含量和分布 的進一步調整，以形成滿足要求的含氮的氧化矽層。
下面結合圖9和圖11進行詳細描述。
請參考圖9,提供具有氧化矽層12的基底10,對所述氧化矽層12 執行第一步氮化工藝，在所述氧化矽層12表面形成一薄層氮氧化矽層 18。
其中，所述氮化工藝包括但不限於高溫爐氮化工藝、快速熱退火氮 化工藝或等離子體氮化工藝。所述等離子體氮化包括但不限於低溫等離 子體氮化(Low Temperature Plasma Nitridation )或去耦等離子體氮化(Decoupled Plasma Nitridation, DPN )。所述的低溫等離子體氮化的工 藝還可以是遠程等離子體氮化(Remote Plasma Nitridation， RPN )。
下面以DPN為例來說明第一步氮化工藝。
在所述DPN工藝中，向工藝腔室中通入含氮的氣體，所述含氮的 氣體為N2,或N2與He的混合氣體；然後將射頻作用於所述氣體，使 其電離，在工藝腔中產生含氮離子。
工藝腔中的含氮離子與氧化矽層12表面發生碰撞，植入所述氧化 矽層12表面或表面以下，經過退火後植入的氮與氧化矽層12中的氧或 矽反應，從而形成氮氧化石圭層18。
在其中的一個實施例中，DPN的射頻源的功率為0至2000W,工 藝腔的壓力為5至200mTorr， N2流量為100sccm至lslm，所述去耦等 離子體氮化的時間約為1至120s。
形成氮氧化矽層18後，請參考圖10,執行離子注入氮化工藝，向 所述氧化矽層12中注入氮離子，並通過離子注入的能量和劑量調整注 入的氮在所述氧化矽層12中的含量以及分布，形成滿足要求的含氮的 氧化矽層13,所述的含氮的氧化矽層13即為後續形成的器件的柵極介 質層。
可選的，所述的離子注入氮化工藝也可以分為多次執行，這裡不再 贅述。
由於在執行離子注入氮化工藝之前，已經先形成了氮氧化矽層18, 所述氮氧化矽層18可以減緩離子注入工藝時注入的速率，從而可避免 或減少離子穿透氧化矽層12現象，有助於形成電學性能更加穩定的柵 極介質層。此外，以所述氮氧化矽層18作為緩衝層，在執行完離子注 入氮化工藝後，該氮氧化矽層18不必去除，而是作為柵極介質層的一 部分。相對於實施例三，使得工藝簡化。
此外，本實施例中的兩步氮化工藝結合的方法中，也可以;現第二步 的離子注入工藝為對第一步氮化工藝的補充和對第一步氮化工藝形成 的膜層中氮的含量和分布的進一步調整，通過二者結合以形成滿足要求的含氮的氧化矽層。
接著，請參考圖11，對所述含氮的氧化矽層13執行退火工藝，使
所述氧化矽層中的氮進行再分布，並使氮與矽或氧結合成Si-N或O-N 鍵；其次，通過退火工藝也可修復在離子注入工藝中對氧化矽層12造 成的離子注入損傷。其中，所述退火工藝可以是本領域技術人員所習知 的高溫爐管退火或快速熱退火工藝。
通過離子注入氮化工藝，能夠靈活控制4參入的氮的濃度，並能夠控 制氮的濃度分布，從而可根據需要形成不同電學特徵的膜層作為柵極介 質層；有利於改善形成的柵極介質層的膜層特性，改善形成的器件的電 學特性。
此外，在進行所述的離子注入氮化工藝之前，先執行第一步氮化工 藝，形成氮氧化矽層作為緩衝層，用於減緩離子注入工藝時注入的速率， 避免或減少離子穿透氧化矽層現象，有助於形成電學性能更加穩定的柵 極介質層。而且，以所述氮氧化矽層作為緩衝層，在執行完離子注入氮 化工藝後，不必將該氮氧化矽層去除，該氮氧化矽層經過退火後可是作 為柵極介質層的一部分。使得工藝簡化。
在上述的實施例中，為避免離子注入時注入的離子穿透氧化矽層， 所述離子注入氮化工藝中注入時的能量可小於10eV。在其中的一個實 施例中，所述離子注入氮化工藝中注入的能量為4eV。 一般的，當等離 子體中離子的密度變化時，離子的能量也會相應變化，可以採用習知的
改變等離子體的密度的方法改變注入時的離子的能量。也可以採用其它 的方法減小注入時離子的能量，這裡不再贅述。
本發明還提供一種半導體器件的製造方法，圖12為本發明的半導 體器件的製造方法的實施例的流程圖。
請參考圖12,步驟S100為提供基底。
步驟S110為在所述基底上形成氧化矽層。
步驟S120為對所述氧化矽層執行氮化工藝，形成含氮的氧化矽層。 所述氮化工藝至少有一步為離子注入氮化工藝。所述的等離子體氮化工藝包括但不限於上述的實施例一至實施例四的工藝，這裡不再贅 述。
步驟S130為在所述含氮的氧化矽層上形成柵極。
步驟S140為在所述柵極側壁形成側壁層，在所述柵極側壁的基底 中形成源極和漏才及。
本發明還提供一種柵極介質層，所述的柵極介質層為含氮的氧化矽 層，其中，所述對冊極介質層至少經過一次等離子體氮化，所述的等離子 體氮化工藝包括但不限於上述的實施例一至實施例四的工藝，這裡不再 贅述。
本發明還提供一種半導體器件，所述半導體器件包括含氮的氧化^圭 層作為柵極介質層，其中，所述柵極介質層至少經過一次等離子體氮化， 所述的等離子體氮化工藝包括但不限於上述的實施例一至實施例四的 工藝，例如，所述半導體器件可以是金屬氧化矽半導體電晶體，這裡不 再贅述。
本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明， 任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能 的變動和修改，因此本發明的保護範圍應當以本發明權利要求所界定的 範圍為準。
1權利要求
1、一種柵極介質層的形成方法，其特徵在於，包括提供基底，在所述基底上具有氧化矽層；對所述氧化矽層執行氮化工藝，形成含氮的氧化矽層；其中，所述氮化工藝至少有一步為離子注入氮化工藝。
2、 如權利要求1所述的柵極介質層的形成方法，其特徵在於在 執行所述的離子注入氮化工藝之前，先在所述氧化矽層上形成緩衝層； 並在執行完所述離子注入氮化工藝之後去除所述緩沖層。
3、 如權利要求2所述的柵極介質層的形成方法，其特徵在於所 述緩沖層為氮化矽或碳化矽或其它介質層。
4、 如權利要求1所述的柵極介質層的形成方法，其特徵在於所 述氮化工藝分為兩步進行，其中，第二步為所述的離子注入氮化。
5、 如權利要求4所述的柵極介質層的形成方法，其特徵在於所 述第一步氮化工藝為高溫爐管氮化、快速熱處理氮化、低溫等離子體氮 化或去耦等離子體氮化中的 一種。
6、 如權利要求1至5任一權利要求所述的柵極介質層的形成方法， 其特徵在於所述離子注入氮化工藝分為多次進行。
7、 如權利要求1至5任一權利要求所述的柵極介質層的形成方法， 其特徵在於所述離子注入氮化工藝中注入時的能量小於10eV。
8、 如權利要求1所述的柵極介質層的形成方法，其特徵在於所 述離子注入氮化工藝中注入的能量為4eV。
9、 如權利要求1至5任一權利要求所述的柵極介質層的形成方法， 其特徵在於，進一步包括對執行完氮化工藝的氧化矽層執行退火工藝。
10、 如權利要求9所述的柵極介質層的形成方法，其特徵在於所 述退火工藝為高溫爐管退火或快速熱退火。
11、 一種半導體器件的製造方法，其特徵在於，包括 提供基底；在所述基底上形成氧化矽層；對所述氧化矽層執行氮化工藝，形成含氮的氧化矽層； 在所述含氮的氧化矽層上形成柵極；在所述柵極側壁形成側壁層，在所述柵極側壁的基底中形成源極和 漏極；其中，所述氮化工藝至少有一步為離子注入氮化工藝。
12、 如權利要求11所述的柵極介質層的製造方法，其特徵在於 執行所述離子注入氮化工藝之前，先在所述氧化矽層上形成緩衝層，並 在執行所述離子注入氮化工藝之後，去除所述緩沖層。
13、 如權利要求11所述的柵極介質層的形成方法，其特徵在於 所述離子注入工藝中注入時的能量小於10eV。
14、 一種柵極介質層，包括氧化矽層，所述氧化矽層中摻有雜質氮， 其特徵在於所述氧化矽層至少經過一次離子注入氮化處理。
15、 一種半導體器件，其特徵在於包含權利要求14所述的柵極 介質層。
全文摘要
一種柵極介質層的形成方法，包括提供基底，在所述基底上具有氧化矽層；對所述氧化矽層執行氮化工藝，形成含氮的氧化矽層；其中，所述氮化工藝至少有一步為離子注入氮化工藝。本發明還提供一種柵極介質層、半導體器件及其製造方法。本發明能夠根據需要調節柵極介質層中氮的分布。
文檔編號H01L21/28GK101620995SQ20081011596
公開日2010年1月6日 申請日期2008年6月30日 優先權日2008年6月30日
發明者吳漢明, 高大為 申請人:中芯國際集成電路製造(北京)有限公司