一種用於補償非線性電容以儘量減小諧波失真的電路的製作方法
2023-05-29 14:01:56
一種用於補償非線性電容以儘量減小諧波失真的電路的製作方法
【專利摘要】一種用於補償非線性電容以儘量減小諧波失真的電路，可以改善電晶體結的寄生電容，而且獨立於所採用的工藝技術。在優選實例中，通過在操作期間為集成電路內的寄生二極體提供一對作用成反比的二極體，電路中電晶體的寄生電容被線性化。如果沒有本發明的二極體，不同的輸入信號將引起寄生電容的變化，從而導致電路發生諧波失真。本發明的另一種實例還提供了互補電晶體。上述互補電晶體形成另一種寄生電容，此寄生電容基本上與電晶體中的寄生電容相反。此外，根據不同元件的比例，上述兩種方法可以相結合，例如，在利用互補電晶體技術的同時可以添加額外的二極體。
【專利說明】—種用於補償非線性電容以儘量減小諧波失真的電路
【技術領域】:
[0001]本發明涉及電晶體的寄生電容，特別是在跟蹤和保持(T/H)電路或與T/H電路相結合的其他電路中。更具體地，本發明涉及最小化T/H和其他電路中非線性電容的電路和方法。
【背景技術】:
[0002]T/H電路用於根據輸入保持一個恆定幅度的輸出，例如在一個模擬-數字轉換器(ADC)中。因此，T/H電路可能對系統精度要求較高，包括由ADC創建的任何數據的精度。該T/H電路通常工作在兩種不同的模式中，即「跟蹤模式」和「保持模式」。在跟蹤模式下，T/H電路一般作為輸入電壓跟隨器。在保持模式下，T/H電路在時間保持模式啟動時保持此輸入信號作為輸出信號。T/H電路通常通過簡單的觸發器在模式之間切換。當T/H電路被觸發回跟蹤模式時，T/H電路的輸出恢復為輸入電壓。
[0003]有許多已知的T/H電路。例如，一個簡單的T/H電路可以通過使用金屬氧化物半導體(MOS)電晶體和一個電容創建。這種簡單的MOS電晶體T/H電路的一個缺點是:電晶體的寄生電容隨著電晶體結兩端的電壓非線性變化。寄生電容尤其在跟蹤模式期間對電路影響較大，此時電晶體導通並且輸入電壓的變化引起電容變化。寄生電容的變化與MOS電晶體T/H電路的其餘部分相互影響，引起T/H電路的輸出產生諧波失真。
[0004]一種已知的解決寄生電容問題的方法是提供額外的電路，使得寄生二極體保持一個恆定的反向偏置。一些T/H電路採用運算放大器以防止電晶體結處的電壓差，從而使寄生結電容線性變化。然而，這種方法不僅需要更多的空間、成本更高，而且可以應用這種方法的電路也有限制。
[0005]鑑於上述情況，需要提供一種簡單的、低成本特別是在簡單的T/H電路中可以使電晶體的寄生電容線性化的電路。
[0006]還需要提供不需要使用特定工藝技術並且可以使電晶體的寄生電容線性化的電路。
[0007]另外，還需要提供一種用於補償非線性電容以儘量減少T/H電路和非T/H電路諧波失真的方法。
【發明內容】
:
[0008]因此，本發明的第一個目的是提供一種簡單的、低成本特別是在簡單的T/H電路中可以使電晶體的寄生電容線性化的電路。
[0009]本發明的第二個目的是提供一種不需要使用特定工藝技術並且可以使電晶體的寄生電容線性化的電路。
[0010]本發明的第三個目的是提供一種用於補償非線性電容以儘量減少T/H電路和非T/H電路諧波失真的方法。
[0011]本發明的技術解決方案:[0012]根據本發明的這些和其它目的，提供了一種操作簡單、成本低並且獨立於特定工藝技術可以使電晶體的寄生電容線性化的電路。在本發明的一個實例中，二極體分別耦合在偏置電壓與該電晶體的源極、漏極之間。附加的二極體使寄生電容線性化，從而使得總電容保持相對恆定。在另一個實例中，兩個互補的電晶體被耦合在一起(即一個是P溝道，一個是n溝道)，每一個電晶體的寄生電容使得另一個電晶體的寄生電容線性化。
[0013]對比專利文獻:CN2101345U無源式電源電流諧波失真抑制器091215965.0
【專利附圖】
【附圖說明】:
[0014]圖1是一種典型的跟蹤和保持電路的簡化示意圖；
[0015]圖2是圖1中電路工作參數的一個典型曲線圖；
[0016]圖3是一個傳統的n溝道MOSFET的集成電路結構的剖視圖；
[0017]圖4是圖1電路中寄生電容隨電晶體結兩端電壓變化的曲線圖；
[0018]圖5是一種採用運算放大器使電晶體結的寄生電容線性化的跟蹤和保持電路；
[0019]圖6是根據本發明的原則使寄生電容線性化的跟蹤和保持電路的一個實例；
[0020]圖7是根據本發明的原則綜合電晶體寄生電容和補償電容得到的電容隨電壓變化的曲線圖；
[0021]圖8是根據本發明的原則得到的一個補償寄生電容的n溝道MOSFET集成電路結構的剖視圖；
[0022]圖9是根據本發明的原則使寄生電容線性化的跟蹤和保持電路的另一個實例。【具體實施方式】:
[0023]圖1是一種典型的跟蹤和保持電路的簡化示意圖。如圖1所示，T/H電路100採用金屬氧化物半導體(MOS)電晶體102和電容104。電阻106表示輸入源阻抗。MOS電晶體102在漏極和源極也包括寄生結電容，圖中用PJC 二極體112和114分別表示。圖中PJC二極體112和114用虛線方框示出，它們代表了 MOS電晶體102的pn結。
[0024]在理想的情況下，一個輸入信號Vin導致輸入節點108處的電壓變化。當MOS電晶體102的柵極耦合到大於輸入節點108處電壓的電壓時，MOS電晶體102就像一個電阻一允許電容104進行充電和放電，使得輸出節點110處的輸出Vqut隨輸入信號Vin變化(即跟蹤模式)。當MOS電晶體102的柵極被耦合到小於輸入節點108處電壓的電壓時，MOS電晶體102截止一將輸入信號Vin與電容104和輸出節點110隔離，因此輸出節點110處的輸出Vqut保持在切換模式之前的Vin值(即保持模式)。因此，MOS電晶體102柵極的信號V—作為一個觸發信號，使T/H電路100的操作在跟蹤模式和保持模式之間切換。
[0025]圖2示出了 T/H電路100的一個理想的操作。參照圖2，輸入信號VIN200隨著時間變化。在所希望的時間內，觸發信號VTKI(；(；EK202簡單地切換上述輸入信號Vin200。當觸發信號V—202超過輸入信號Vin200時，輸出信號Vot204跟隨輸入信號VIN200變化，當觸發信號VTKI(；(；EK202低於輸入信號Vin200時,輸出信號Vqut204保持輸入信號VIN200的最後值不變。
[0026]然而，典型的操作是不理想的，如上所述，由於MOS電晶體102的寄生電容，圖1中T/H電路100的輸出受諧波失真的影響。這些問題在集成T/H電路中更加麻煩。[0027]圖3示出了一個傳統的n溝道金屬氧化物半導體場效應電晶體(MOSFET)的剖視圖300，它可以被用作圖1中的MOS電晶體102。參照圖3，n+區302和304被擴散或注入到p型矽襯底306。氧化物層308在p型基板306之上。薄的氧化物層308將M0SFET300的多晶矽柵320與p型矽襯底306分離。金屬端330和340分別耦合到n+區302和304。
[0028]連接到n+區302或304的端子330或340提供M0SFET300的多數載流子，因而通常被指定為源極(S),並且另外一端被指定為漏極(D),雖然圖3中330和340已確定源極和漏極，但這兩者是可以互換的。對應M0SFET300源極和漏極的n+區302和304之間是p型基板306的通道310
[0029]在正常的操作中，柵極320通過在源極n+區302和漏極n+區304之間的通道310產生電場，控制流過源極端子330和漏極端子340之間的電流。這是通過在柵極320施加一個電壓實現的。基板306通常耦合接地，以避免因正向偏置形成的pn結。
[0030]圖3中，M0SFET300的一個寄生電容在n+區302和接地的p型基板306之間形成。同樣地，另一個寄生電容在n+區304和接地的p型基板306之間形成。
[0031]顯而易見，這些寄生電容通常隨各自兩極的電壓而變化。圖4是一個曲線圖，它示出漏極-襯底或源極-襯底寄生結電容隨各自的反向偏置電壓的變化而變化。
[0032]返回到圖1中，如上所述，電壓可變的寄生結電容由PJC 二極體112和114表示。再次參照圖1中T/H電路100的操作，當MOS電晶體102(即當觸發信號Vtkikek超過輸入信號Vin)導通時電路處於跟蹤模式，輸入節點108處的輸入信號Vin使PJC 二極體112和114兩端的電壓變化，引起的由PJC 二極體112和114表示的寄生結電容變化。寄生結電容的電壓變化與由電阻106表示的源極阻抗相互作用，導致輸出節點110處的輸出電壓Vqut出現諧波失真。
[0033]電晶體102處於截止狀態時電路處於保持模式，如上面提到的，輸出節點110與輸入信號Vin和PJC 二極體112的電壓變化相隔離。由於這種隔離，輸出節點110處的輸出Vtm是恆定的。因此，PJC 二極體114和PJC 二極體114所表示的寄生結電容兩端的電壓保持不變。因此，輸出節點110處的諧波失真與保持模式中並不相同。當T/H電路100被觸發到保持模式時，電路100保持此時的失真。
[0034]為了補償寄生結電容的電壓變化，一些電路採用運算放大器(運放)防止漏極-襯底和源極-襯底電晶體結的電壓變化。
[0035]圖5示出了一個這樣的T/H電路500，運算放大器520通過防止電晶體結的電壓差使寄生結電容線性化。然而，圖5中T/H電路500的一個缺點是PJC 二極體512和514的陽極必須連接到運放520。這樣的要求限制了這種電路的應用。有兩種基本類型的CMOS工藝，即n阱和p阱。對於一個n溝道電晶體，n阱的CMOS產生一個與整個集成電路(即其他的電路元件)相連接的P型襯底。P型襯底是n溝道電晶體的「陽極」。同樣，p阱CMOS在n型襯底中產生一個p型講。
[0036]n溝道電晶體通過在p型阱中加入n+區形成。n溝道電晶體中的p型阱與整個集成電路是相連的。因此，與n溝道電晶體的「陽極」相連通常在p阱CMOS中實現，而不是n阱CMOS。同樣地，對於p溝道電晶體，與其「陽極」相連通常在n阱CMOS中實現，而不是p阱CMOS。圖5中的T/H電路500的另一個限制是在一個集成電路中，運放520需要大量的空間和元件，而這將增加成本。[0037]參照圖5，MOS電晶體502和電容504與圖1_3中的MOS電晶體102和電容104是相似的。類似地，電阻506表示圖5中的輸入源阻抗。在集成電路的形式中，T/H電路500中的MOS電晶體502不需要被接地以防止電晶體結正向偏置，這點與圖3中的p型襯底306不同。相反，圖5中T/H電路500的襯底(p阱)耦合到運放520的輸出端524和負輸入端526。運放520的正輸入端522耦合到輸入節點508。與圖1類似，圖5中MOS電晶體502的寄生結電容通過PJC 二極體512和514表示，在圖5中，它們由虛線框包圍，以說明他們不是實際的電路元件。
[0038]在T/H電路500的操作中，MOS電晶體502導通時(即觸發信號Vtkimek超過輸入信號Vin時)，M0S電晶體502與一個電阻類似，運放520用於消除PJC 二極體512和514兩端的電壓。因此，MOS電晶體502的源極-襯底和漏極-襯底結電壓可變的寄生電容被線性化。
[0039]按照本發明的原則，圖6提供了一種低成本、寄生結電容補償的T/H電路，它不需要特定的製造工藝。
[0040]參照圖6，T/H電路600採用MOS電晶體602和一個電容604。MOS電晶體602的可變電壓寄生結電容由在MOS電晶體602的漏極和源極的PJC 二極體612和614表示。與圖1類似，圖6中的PJC 二極體612和614用虛線框出，而不是作為單獨的元件出現，它們代表了 MOS電晶體602的pn結。類似地，電阻606表不圖6中的輸入源極阻抗。第一和第二補償結電容(CJC)二極體622和624分別耦合在輸入節點608和偏置電壓節點620、輸出節點610和偏置電壓節點620之間。CJC 二極體622的陽極耦合到輸入節點608，CJC 二極體622的陰極耦合到偏置電壓節點620。同樣，CJC 二極體624的陽極和陰極耦合到輸出節點610和電壓偏壓節點620。
[0041]在操作中，一個輸入信號Vin導致輸入節點608處的電壓變化。當MOS電晶體602的柵極被耦合到大於輸入節點608處的電壓時，MOS電晶體602就像一個電阻一允許電容604進行充電和放電，使輸出端節點610的輸出Vqut跟隨輸入信號Vin變化(即跟蹤模式)。當MOS電晶體602的柵極耦合到小於輸入節點608處的電壓時，MOS電晶體602截止一隔離輸入信號Vin與電容604和輸出節點610，因此輸出節點610處的輸出Vqut保持為常數(SP保持模式)。因此，MOS電晶體602的柵極的信號Vtkimek作為一個觸發信號，使T/H電路600在跟蹤模式和保持模式之間變化。
[0042]當MOS電晶體602導通(因為觸發信號Vtkikek超過輸入信號Vin的電壓)時，輸入節點608處的輸入信號Vin改變PJC 二極體612和614兩端的電壓，造成PJC 二極體612和614代表的寄生結電容的電壓變化。然而，根據本發明的原則，CJC 二極體622和624兩端的電壓與PJC 二極體612和614的變化相反。通過選擇適當大小的CJC 二極體622和624，總寄生結電容可以線性化。
[0043]圖7是根據本發明的原則綜合電晶體寄生電容和補償電容得到的電容隨電壓變化的曲線圖。
[0044]參照圖7，曲線702表示PJC 二極體612或614代表的寄生結電容隨輸入節點608處電壓的變化而變化的曲線。曲線704表示CJC 二極體622或624代表的寄生結電容隨輸入節點608處電壓的變化而變化的曲線。從圖7中可以看出，兩個電壓可變電容曲線702和704相結合可得到總電容曲線706，它相對於輸入節點608處電壓的變化相對恆定。[0045]這種使所寄生結電容(圖6中由PJC 二極體612和614表示)線性化的方法大大改善了 MOS電晶體602閉合時輸出節點610處的諧波失真。而且，這種方法並不限於電晶體的製造工藝。
[0046]圖8是寄生結電容補償的n-溝道MOSFET的集成電路結構的剖視圖，根據本發明的原則。
[0047]圖8是根據本發明的原則得到的一個補償寄生電容的n溝道M0SFET88的剖視圖，它可以用作圖6中的MOS電晶體602。與圖3類似，n+區802和804被擴散或注入到p型矽襯底806。氧化物層808在p型襯底806之上。氧化物層808的一個薄的部分將M0SFET800的多晶矽柵極820與p型矽襯底806隔離。金屬端子830和840分別耦合到n+區802和804。
[0048]為了根據本發明的原則形成CJC 二極體850，n-阱851被擴散或注入到p型矽襯底806。N+區852和p+區854擴散或注入到n_阱850。金屬端子856和858分別耦合到n+區852和p+區854，從而連接到偏置電壓。相應地，另一個CJC 二極體可以通過使用p溝道電晶體860實現。如果要做到這一點，p溝道電晶體860必須截止。
[0049]圖9是根據本發明的原則使寄生電容線性化的T/H電路900的示意圖。
[0050]參照圖9，MOS電晶體901和902通過漏極和源極耦合。電容904耦合到MOS電晶體901和902的漏極。電阻906表示T/H電路900的輸入信號源極阻抗。PJC 二極體911和913、912和914分別表示MOS電晶體901和902的寄生結電容。PJC 二極體911、912、913和914被括在虛線框內，而不是作為單獨的元件，它們代表了 MOS電晶體901和902的pn結。
[0051]從圖9中可以看出，T/H電路900包括兩個互補的PJC 二極體對(911和912、913和914)，按照本發明的原則，它們之間有互補效應。根據選擇的MOS電晶體901和902，一個或多個補償的結電容(CJC)二極體922也可加入到T/H電路900中，以進一步使寄生結電容線性化。CJC 二極體922可以根據需要添加，例如:(I)添加在MOS電晶體902的源極和偏置電壓節點920之間，(2)添加在MOS電晶體902的漏極和偏置電壓節點920之間，(3)CJC 二極體對922分別添加在MOS電晶體902的源極和偏置電壓節點920之間、漏極和偏置電壓節點920之間。第一個CJC 二極體922的陽極可耦合到MOS電晶體902的源極，第一個CJC 二極體922的陰極可耦合到偏置電壓節點920。同樣地，第二個CJC 二極體922的陽極可耦合到MOS電晶體902的漏極，第二個CJC 二極體922的陰極可耦合到偏置電壓節點920。或者，CJC 二極體對922中的一個或兩個都耦合在地和MOS電晶體901的漏極或源極之間(圖9中未畫出)。因此，此線性化寄生結電容的電路改善了輸出節點910處的諧波失真。而且，此線性化寄生結電容的方法並不限於製造工藝。
[0052]在操作中，一個輸入信號Vin導致輸入節點908處的電壓變化。當MOS電晶體902的柵極耦合到一個大於輸入節點908處的電壓，並且MOS電晶體901的柵極耦合到一個小於輸入節點908處的電壓時，由MOS電晶體901和902組成的開關和一個電阻類似一允許電容904進行充電和放電，從而使輸出節點910的輸出Vqut隨著輸入信號Vin變化(即跟蹤模式)。當MOS電晶體902的柵極耦合到一個小於輸入節點908處的電壓，或MOS電晶體901的柵極耦合到一個大於輸入節點908處的電壓時，由MOS電晶體901和902組成的開關將輸入信號Vin與電容904和輸出節點910相隔離，因此輸出節點910的輸出Vqut保持不變卿保持模式)。因此，MOS電晶體901和902的柵極的信號Vtkikeki和Vtkikek2作為觸發信號，使T/H電路900在跟蹤模式和保持模式之間切換。
[0053]當由MOS電晶體901和902組成的開關閉合時，輸入節點908處的輸入信號Vin使PJC 二極體912和914兩端的電壓變化，從而導致由PJC 二極體912和914表示的寄生結電容變化。此外，PJC 二極體911和913兩端的電壓與PJC 二極體912和914的變化相反。同時，附加到T/H電路900的CJC 二極體922兩端的電壓變化。由PJC 二極體911和913代表的寄生結電容使由PJC 二極體912和914代表的寄生結電容線性化。另外，根據需要選擇適當大小的CJC 二極體922，可以使寄生結電容進一步線性化。
[0054]顯而易見，雖然本發明已通過圖6-9被討論，其中T/H電路中的電晶體採用MOSFET電晶體，但是本發明也適用於其他電路配置和類型的輸入設備。例如，可以採用JFET而不是MOSFET。另外，還可以使用任一種p溝道或n溝道的MOSFET或JFET。
[0055]此外，其它提供跟蹤和保持功能的電路同樣可以受益於根據本發明的原則得到的寄生結電容補償的方法。
[0056]儘管本發明已通過具體的例子體現，但是上述例子只是為了說明本發明而不應限制本發明。應當指出，只要沒有脫離本發明的實質並且符合權利要求中的定義，在上述例子上做適當修改仍屬本發明的範疇。
【權利要求】
1.一種用於補償非線性電容以儘量減小諧波失真的電路，其特徵是:在偏置電壓端提供一個偏置電壓；採用一個電晶體，它有源極、漏極和柵極；一個電容耦合在漏極和地之間；第一個二極體耦合在電晶體的漏極和偏置電壓端之間，用於補償漏極端子的寄生結電容；第二個二極體耦合在電晶體的源極和偏置電壓端之間，用於補償源極端子的寄生結電容。
2.根據權利要求1所述的一種用於補償非線性電容以儘量減小諧波失真的電路，其特徵是:在上述電晶體的源極接收變化的輸入電壓；在電晶體的柵極接收觸發信號；在電晶體的漏極提供輸出。
3.根據權利要求1所述的一種用於補償非線性電容以儘量減小諧波失真的電路，其特徵是:(1) 一個變化的信號大致等於輸入信號；(2)當收到觸發信號時，一個恆定的信號基本上等於輸入信號。
4.根據權利要求1所述的一種用於補償非線性電容以儘量減小諧波失真的電路，其特徵是:上述偏置電壓端、電晶體、電容、第一和第二個二極體組成一個單片集成電路。
5.根據權利要求1所述的一種用於補償非線性電容以儘量減小諧波失真的電路，其特徵是:上述電晶體可以是n溝道或p溝道電晶體。
【文檔編號】H03K19/0175GK103633948SQ201310613166
【公開日】2014年3月12日 申請日期:2013年11月27日 優先權日:2013年11月27日
【發明者】不公告發明人 申請人:蘇州貝克微電子有限公司