一種檢測離子阱注入形貌對器件性能影響的方法

2023-06-27 07:30:11 2

一種檢測離子阱注入形貌對器件性能影響的方法
【專利摘要】本發明涉及到集成電路製造領域，尤其涉及到一種檢測離子阱注入形貌對器件性能影響的方法，通過提供一去除氧化隔離層的一半導體襯底，並觀察形成位於NMOS電晶體和PMOS電晶體的各源極、漏極上的金屬接觸孔的亮暗程度，通過進一步的分析發生金屬接觸孔的亮度異常變化來判斷出下面的P離子阱與N離子阱的間距，可以分析出不同離子阱間距發生離子阱形貌偏移時對器件性能的影響。
【專利說明】一種檢測離子阱注入形貌對器件性能影響的方法

【技術領域】
[0001]本發明涉及集成電路製造領域，尤其涉及到一種檢測離子阱注入形貌對器件性能影響的方法。

【背景技術】
[0002]在現有的【技術領域】中，信息技術的基礎都圍繞著一個場效應電晶體展開，並且隨著信息技術的不斷向前發展，集成電路工藝表現的越來越成熟。
[0003]現有晶片上的電路製造工藝都包含幾百步的工序，主要分為光刻、刻蝕、清洗、薄膜生長和離子注入等幾大模塊工藝，因此隨著集成電路工藝的發展及特徵尺寸的不斷縮小，晶片上電路的分布也越來越複雜，在如此高密度分布情況下，特別的是當集成電路製造工藝出現異常時電晶體之間的相互影響也會越來越大，最終會影響到產品的良率。如圖1所示，當器件尺寸不斷縮小，晶片上兩個相互放置的電晶體的間距變得很近，導致N型和P離子阱之間的距離也變得越來越小，所以一旦採用離子注入工藝向其所對應的矽材料中注入不同種類和劑量的離子時出現異常偏差可能會導致離子阱的形貌發生變化，從而使不同種類的離子相互擴散並最終導致晶片的性能失效。然而離子阱的形貌出現異常在生產工藝中是比較難於發現的，需要在最終的電性測試中才能反映出來，因此一旦出現異常可能往往會器件的生產造成極高的風險隱患。
[0004]中國專利(CN102593132A)本發明屬於矽基光接收機【技術領域】，涉及一種基於標準CMOS工藝疊層差分雙光電探測器，包括:呈垂直分布的MSM型光電探測器、雙光電二極體型光電探測器以及位於兩者之間的隔離層，其中，雙光電二極體型光電探測器製作在矽襯底PSUB上，使用P+/N阱結作為工作二極體，N阱/Psub結作為屏蔽二極體，位於下方，其陰極P+與陽極N+相間分布，每兩個陽極N+間的陰極P+數量為3?4個；MSM(metal-semiconductor-metal,金屬半導體金屬)型光電探測器製作在低摻雜多晶娃(poly)上。本發明提供的光電探測器，能夠由一路輸入光信號得到兩路相互隔離的光電流信號；提高光注入效率；使基於標準CMOS工藝的光接收機在保證帶寬和頻率特性的情況下獲得足夠的響應度。
[0005]通過該專利的方法提高了該光電探測器的光注入效率，通過測量P離子阱與N離子阱相互隔離的光電流信號，監測兩阱的正常工作狀態，隨時監測兩阱是否發生形貌異常，同理將其應用於電晶體中亦可以測出P離子阱與N離子阱是否出現異常的工作狀態，但是操作比較複雜，獲取信息成本較高，同時也沒有確定P離子阱與N離子阱形貌出現異常對器件良率的影響。


【發明內容】

[0006]鑑於上述問題，本發明提供一種檢測離子阱注入形貌對器件性能影響的方法。通過該方法可以測出P離子阱與N離子阱是否出現異常的工作狀態，以及解決操作手段比較複雜，獲取信息成本較高，同時也沒有確定P離子阱與N離子阱形貌出現異常對器件良率的影響的缺陷。
[0007]本發明解決上述技術問題所採用的技術方案為:
[0008]一種檢測離子阱注入形貌對器件性能影響的方法，其中，所述方
[0009]法包括:
[0010]步驟S1、於一襯底分別摻雜P型離子和N型離子，形成多個不同的離子阱組，所述各離子阱組均包括相鄰的一 P型離子阱和一 N型離子阱，且任一離子阱組中的P型離子阱與N型離子阱之間的間距較其他餘下離子阱組中的P型離子阱與N型離子阱的間距不同；
[0011]步驟S2、於所述P型離子阱上製作一 NMOS電晶體，於所述N型離子阱上製作一PMOS電晶體；
[0012]步驟S3、形成位於所述NMOS電晶體和PMOS電晶體各自包括的源極、漏極上的金屬接觸孔；
[0013]步驟S4、觀察各離子阱組中鄰近PMOS電晶體的P型離子阱的源極或漏極與鄰近NMOS電晶體的N型離子阱的源極或漏極上的金屬接觸孔的亮暗變化；
[0014]其中，通過觀察所述金屬接觸孔的亮暗變化，檢測P型離子阱或N型離子阱的形貌變化對器件性能未造成負面影響的P、N型離子阱的最小安全間距。
[0015]上述的檢測離子阱注入形貌對器件性能影響的方法，其中，所述P離子阱與所述N離子阱間的間距以製造工藝中離子阱間距最小距離為基準等比例放大組成所述離子阱組。
[0016]上述的檢測離子阱注入形貌對器件性能影響的方法，其中，所述放大比例為正負50%。
[0017]上述的檢測離子阱注入形貌對器件性能影響的方法，其中，步驟SI中，採用離子注入法於所述襯底中分別注入不同種類和不同劑量的P型離子和N型離子。
[0018]上述的檢測離子阱注入形貌對器件性能影響的方法，其中，步驟SI中，採用離子注入法於所述襯底中分別注入不同種類或不同劑量的P型離子和N型離子。
[0019]上述的檢測離子阱注入形貌對器件性能影響的方法，其中，通過一電子顯微鏡觀察所述源極、漏極上的金屬接觸孔的亮暗變化。
[0020]上述的檢測離子阱注入形貌對器件性能影響的方法，其中，若其中一離子阱組的金屬接觸孔的亮暗未出現變化，且與其相鄰的離子阱組的金屬接觸孔的亮暗出現變化，則金屬接觸孔的亮暗未出現變化的離子阱組所包括的P型離子阱和N型離子阱之間的距離即為離子阱擴散的最小安全間距。
[0021]上述技術方案具有如下優點或有益效果:
[0022]本發明公開的一種檢測離子阱注入形貌對器件性能影響的方法，通過設計一去除氧化隔離層的半導體襯底，並觀察形成位於NMOS電晶體和PMOS電晶體的源、漏極上的金屬接觸孔的亮暗程度，判斷離子阱的偏移對器件性能的負面影響並檢測出未造成該負面影響的兩阱之間的最小間距。而且通過進一步的分析發生金屬接觸孔的亮度異常變化下面的P離子阱與N離子阱的間距，可以分析出不同離子阱間距發生離子阱形貌偏移時對器件性能的影響。

【專利附圖】

【附圖說明】
[0023]參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
[0024]圖1是現有技術中的電晶體剖面結構示意圖；
[0025]圖2是本發明實施例中電晶體剖面結構示意圖；
[0026]圖3是本發明實施例中離子阱組示意圖；
[0027]圖4是本發明實施例中正常離子阱組中的金屬接觸孔呈亮暗特徵示意圖；
[0028]圖5是本發明實施例中離子阱形貌偏移的電晶體剖面結構示意圖；
[0029]圖6是本發明實施例中離子阱組中的金屬接觸孔亮度異常的示意圖。

【具體實施方式】
[0030]一種檢測離子阱注入形貌對器件性能影響的方法，包括:於一襯底中分別摻雜P型離子和N型離子，形成多個離子阱組，各離子阱組均包括相鄰的一 P型離子阱和一 N型離子阱，且任一離子阱組中的P型離子阱與N型離子阱之間的間距較其他餘下離子阱組中的P型離子阱與N型離子阱的間距不同；於P型離子阱上製作一 NMOS電晶體，於N型離子阱上製作一 PMOS電晶體；形成位於所述NMOS電晶體和PMOS電晶體各源極、漏極上的金屬接觸孔；觀察各離子阱組中鄰近PMOS電晶體的P型離子阱的源極或漏極與鄰近NMOS電晶體的N型離子阱的源極或漏極上的金屬接觸孔的亮暗變化。
[0031]下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。
[0032]具體的如圖1?6所示，首先在一半導體襯底中摻雜P型離子與N型離子，形成若干數量的離子阱組。如圖2所示，任一離子阱組中均包括相鄰的一 P型離子阱I與一 N型離子阱2(該P型離子阱I與N型離子阱2均為該襯底的一部分，兩阱之間未填充STI (ShallowTrench Isolat1n,淺溝槽隔離)結構7)。
[0033]在一種可選但非限制性的實施例中，在半導體襯底形成若干數量的離子阱組，如圖3，並將它們作為多個監控組或者測試組(a1、a2...an_m...an)，其中η大於m並為非零自然數，且測試組中的P型離子阱I與N型離子阱2的間距各不相同。在該若干數量的測試組中，預先設定好最小距離尺寸的測試組假設為an_m(該測試組中的P型離子阱Pn_m與N型離子阱Nn_m的間距為工藝製造中離子阱的最小距離尺寸)，並以該測試組為基準根據P、N型離子阱間距尺寸的正負X%依次放大，形成P型離子阱I與N型離子阱2間的間距分別為(bp b2...bn_m...bn)的上述測試組(a」 a2...an_m...an)。
[0034]例如體現如下:以P型離子阱I與N型離子阱2間距尺寸正負等比例放大的測試組中an_m與前一個測試組中的PnIfNnI1阱的間距額外減少X%即bn_m(l-X% )，與後一個測試組an_m+1中的Pn_m+1、Nn_m+1阱的間距額外增大X%即bn-m(l+X% )。在一種可選但非限制性的實施例中，第n-m個測試組an_n與前一個測試組中的P型離子阱I與N型離子阱2的間距額外減少X% (X = 50)，與後一個測試組an_m+1中的P型離子阱I與N型離子阱2的間距額外增大X% (X = 50)並以此類推，形成如圖3所示的結構。
[0035]在本發明的實施例中，優選的採用離子注入法於該半導體襯底中注入不同種類和不同劑量的離子，形成測試組(ap a2...an_m...an)，如圖3所示:向該半導體襯底中注入濃度為j的磷和硼離子形成磷N型離子阱和硼P型離子阱，或者向該半導體襯底中注入濃度為k的砷和硼化氟離子形成砷N型離子阱和硼化氟P型離子阱。其中上述離子的具體濃度和種類根據生產工藝的需求而設定，並不僅僅固定於某一定值，只要能達到本發明目的即可。
[0036]然後，在上述圖2中的P型離子阱I上製作器件例如NMOS電晶體，並於N型離子阱2上製作的器件例如PMOS電晶體；同時形成位於該NMOS電晶體和PMOS電晶體中各柵極4兩側、源極5及漏極6上的金屬接觸孔3。
[0037]進一步的，觀察各測試組中鄰近PMOS電晶體的P型離子阱I的漏極6與鄰近NMOS電晶體的N型離子阱2的源極5上的金屬接觸孔3的亮暗變化。
[0038]如圖4所示，正常的測試組(a。a2...an_m...an)中的P型離子阱(P。P2...Pn_m...Pn)對應的金屬接觸孔3呈亮色，N型離子阱(N1、N2...Nn_m...Nn)對應的金屬接觸孔3呈暗色，根據這一原理，在本發明的實施例中，通過觀察金屬接觸孔3的亮暗變化，檢測P型離子阱I或N型離子阱2的形貌變化對器件性能未造成負面影響的P、N型離子阱的最小間距。
[0039]在一種可選但非限制性的實施例中該測試組(a1、a2...an_m...an)中倘若採用離子注入工藝這步驟中發生測試組中離子阱形貌偏移，例如，如圖5所示的臨近NMOS電晶體的某一 N型離子阱形貌發生偏移(多餘的N型離子阱偏移物8)。
[0040]進一步的，通過一電子顯微鏡觀察該測試組(&1、a2...an_m...an)中P型離子阱I與N型離子阱2對應的源極5、漏極6之上的金屬接觸孔3的亮暗變化，在本發明的實施例中，柵極4對P型離子阱I或者N型離子阱2源極5與漏極6具有隔離效應:即在採用離子注入法於P型離子阱I以及N型離子阱2進行上述的離子注入時，由於測試組(&1、a2...an_m...an)中柵極4隔離後的離子阱的面積逐漸減小(即圖6中A1-An中的離子阱的面積逐漸減小，或者間距(匕、b2...bn_m...bn)逐漸變大))，由於其整個離子注入的劑量較大，因此在P、N型離子阱間距較小時更易觀察到離子阱形貌的偏移以及對器件性能的影響。
[0041]優選的，以P型離子阱I與N型離子阱2之間的間距(V b2...bn_m...bn)逐漸變大的方向觀察所對應的金屬接觸孔3的亮暗變化，例如，如圖6所示，倘若測試組(&1、a2...an_m)中只鄰近PMOS電晶體的P型離子阱I漏極6上的金屬接觸孔3的亮暗變化出現異常即鄰近NMOS電晶體的N型離子阱2的源極5之上的金屬接觸孔3呈暗色，但是與鄰近PMOS電晶體的P型離子阱I的漏極6上的金屬接觸孔3由亮色變成暗色，說明該測試組(a1、a2...an_m)中P型離子阱I與N型離子阱2之間的間距O^b2...bn_m)在離子阱形貌偏移情況下對器件的性能造成的負面的影響；與此同時倘若測試組(an_m+1...an)中鄰近PMOS電晶體的P型離子阱I的漏極6上的金屬接觸孔3的亮暗變化未出現異常即鄰近NMOS電晶體的N型離子阱2的源極5之上的金屬接觸孔3呈暗色，與鄰近PMOS電晶體的P型離子阱I的漏極6上的金屬接觸孔3呈亮色，說明該測試組(an_m+1...an)中P型離子阱I與N型離子阱2之間的間距(bn_m+1...bn)在離子阱形貌偏移情況下對器件的性能未造成負面的影響。因此檢測P型離子阱I或N型離子阱2的形貌變化對器件性能未造成負面影響的P、N型離子阱的最小間距為bn_m+1，同樣從另一方面來說無論離子阱形貌偏移量多少，只要保證P型離子阱I與N型離子阱2的間距至少為bn_m+1即可。
[0042]通過本發明的技術，可以在線的檢測離子注入條件下，P型離子阱I與N型離子阱2發生形貌變化對電晶體器件性能的影響，而且通過進一步的分析發生金屬接觸孔3的亮度異常變化下面的P離子阱I與N離子阱2的間距，可以分析出不同離子阱間距發生離子阱形貌偏移時對器件性能的影響。
[0043]綜上所述，本發明公開的一種檢測離子阱注入形貌對器件性能影響的方法，通過設計一去除氧化隔離層的一半導體襯底，並觀察形成位於NMOS電晶體和PMOS電晶體的源、漏極上的金屬接觸孔的亮暗程度，判斷離子阱的偏移對器件性能的負面影響並檢測出未造成該負面影響的兩阱之間的最小間距。而且通過進一步的分析發生金屬接觸孔的亮度異常變化下面的P離子阱與N離子阱的間距，可以分析出不同離子阱間距發生離子阱形貌偏移時對器件性能的影響。
[0044]對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
【權利要求】
1.一種檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，所述方法包括: 步驟S1、於一襯底分別摻雜P型離子和N型離子，形成多個離子阱組，各所述離子阱組均包括相鄰的一 P型離子阱和一 N型離子阱，且任一離子阱組中的P型離子阱與N型離子阱之間的間距較其他餘下離子阱組中的P型離子阱與N型離子阱的間距不同； 步驟S2、於所述P型離子阱上製作一 NMOS電晶體，於所述N型離子阱上製作一 PMOS電晶體； 步驟S3、形成位於所述NMOS電晶體和PMOS電晶體各自包括的源極、漏極上的金屬接觸孔； 步驟S4、觀察各離子阱組中鄰近PMOS電晶體的P型離子阱的源極或漏極與鄰近NMOS電晶體的N型離子阱的源極或漏極上的金屬接觸孔的亮暗變化； 其中，通過觀察所述金屬接觸孔的亮暗變化，檢測P型離子阱或N型離子阱的形貌變化對器件性能未造成負面影響的P、N型離子阱的最小安全間距。
2.如權利要求1所述的檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，所述P離子阱與所述N離子阱間的間距以製造工藝中離子阱間距最小距離為基準等比例放大組成所述離子阱組。
3.如權利要求2所述的檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，所述放大比例為正負50%。
4.如權利要求1所述的檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，步驟SI中，採用離子注入法於所述襯底中分別注入不同種類和不同劑量的P型離子和N型離子。
5.如權利要求1所述的檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，步驟SI中，採用離子注入法於所述襯底中分別注入不同種類或不同劑量的P型離子和N型離子。
6.如權利要求1所述的檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，通過一電子顯微鏡觀察所述源極、漏極上的金屬接觸孔的亮暗變化。
7.如權利要求1所述的檢測離子阱注入形貌對器件性能影響的方法，其特徵在於，若其中一離子阱組的金屬接觸孔的亮暗未出現變化，且與其相鄰的離子阱組的金屬接觸孔的亮暗出現變化，則金屬接觸孔的亮暗未出現變化的離子阱組所包括的P型離子阱和N型離子阱之間的距離即為離子阱擴散的最小安全間距。
【文檔編號】H01L21/66GK104269364SQ201410441471
【公開日】2015年1月7日 申請日期:2014年9月1日 優先權日:2014年9月1日
【發明者】倪棋梁, 陳宏璘, 龍吟 申請人:上海華力微電子有限公司