穿襯底互連件的形成方法

2023-05-26 11:27:56 4

專利名稱：穿襯底互連件的形成方法
技術領域：
本文所揭示的實施例涉及穿襯底互連件的形成方法。
背景技術：
通常使用半導體襯底來製造集成電路。在電路的製造過程中使用多種工藝，包含 (例如)材料沉積、材料蝕刻、摻雜、光刻、金屬化、氧化等。最常見的是，在單個襯底(通常 被稱為晶片)上形成多個相同的集成電路，以界定個別電路裸片。這些電路裸片最終被分 割(singulate)成分離的裸片或晶片，其接著被封裝。在其它應用中，可將單個晶片或其它 襯底製造成包括一個或一個以上不同集成電路，且可不經分割。不管怎樣，集成電路製造的 一貫目標是製作更密且更小的裝置及由此所得的集成電路。一種增加半導體組合件中的密度的方式是一個接一個地向上堆疊個別襯底(例 如半導體裸片)。可(例如)在分割之前通過在一個或一個以上半導體裸片中的通孔中形 成導電通路來互連所堆疊的半導體裸片。所述通路中的每一者的內部可塗覆有電絕緣材料 接著是導電材料，以將通路電連接到製造在襯底的主要電路側上的集成電路。因此，導電 通路提供從半導體襯底的主要電路側到其後側或後表面的導電路徑，以與另一襯底導電接 觸。當接近完成時且在分割之前，集成電路裸片通常在襯底的一側或兩側上具備一個 或一個以上介電鈍化層。此些層可對下伏電路提供絕緣保護、應力緩衝和/或防溼屏障中 的一者或一者以上。接著形成穿過鈍化層並進入襯底的半導電和其它材料中的通孔通路。 如上文所述，為了使穿襯底互連件的導電部分與襯底的其它部分隔離，用一種或一種以上 電絕緣材料來為通路加襯裡。隨著通路的通道變窄，在其中形成導電材料之前用介電材料 完全為此通路的側壁加襯裡可能存在問題。一種這樣做的現存方式包括脈衝化學氣相沉積 包括氧化鋁的材料。所述包括氧化鋁的材料沉積在介電層上並進入通路中以為通路的側壁 加襯裡。包括氧化鋁的材料、鈍化介電材料以及襯底的材料之間熱膨脹係數的不同可能會 不合意地造成這些材料中的一者或一者以上分離和破裂。


圖1是在根據本發明實施例的過程中的半導體襯底的示意性截面圖。圖2到圖5說明本發明的方法實施例。圖6是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。圖7和圖8說明本發明的方法實施例。圖9是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。圖10到圖12說明本發明的方法實施例。圖13是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。圖14到圖17說明本發明的方法實施例。圖18是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。
圖19是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。圖20和圖21說明本發明的方法實施例。
具體實施例方式本發明的實施例涵蓋形成穿襯底互連件(有時在現存技術中被稱為穿晶片互連 件)的方法。在本文獻的上下文中，「穿襯底互連件」是從半導體襯底的後側延伸到形成於 襯底的前側上或接近襯底的前側的集成電路的導電互連件。另外在本文獻的上下文中，半 導體襯底的「前側」是襯底的兩個主要相對側中主要從其製造集成電路的電路組件的一側 (另一側為「後側」)。另外在本文獻的上下文中，將術語「半導體襯底」或「半導電襯底」定 義為表示包括半導電材料的任何構造，所述半導電材料包含(但不限於)例如半導電晶片 (單獨地或以其上包括其它材料的組合件的形式)等塊狀半導電材料，以及半導電材料層 (單獨地或以包括其它材料的組合件的形式)。術語「襯底」指代包含(但不限於)上文所 述的半導電襯底的任何支撐結構。起初參看圖1到圖5來描述形成穿襯底互連件的實例方法。參看圖1，半導體襯底 一般用參考標號10來指示，且包括第一主要側12和第二主要側14。僅作為實例，襯底10 的厚度範圍是從約700微米到約800微米。側12可包括半導體襯底的後側，且側14可包 括半導體襯底的前側。或者，側12可包括半導體襯底的前側，且側14可包括半導體襯底的 後側。不管怎樣，將半導體襯底10描繪為包括已形成於其上的某區16和鈍化介電層18。 在本文獻的上下文中，「鈍化電介質」是在完成幾乎所有集成電路組件之後形成於襯底的外 表面上的任何介電材料。不管集成電路裝置的絕大部分是否已在大體描繪為區16的區中 的鈍化電介質內部製成，再分配層和/或其它導電線可形成於鈍化電介質18上，且其它絕 緣和/或鈍化層也可提供於鈍化電介質18上。因此，區16將包含其中製造有集成電路組 件和裝置(未圖示)的多種不同材料、層和區，其包含至少某一半導電材料。圖1描繪正沉積到襯底側12上的鈍化電介質18。在襯底區16包括塊狀半導體 材料且襯底側12包括後側的情況下，鈍化電介質18已形成於襯底區16的塊狀半導電材料 上。矽(例如，塊狀單晶矽)只是一種實例半導電材料。層18的實例厚度範圍是從1微米 到25微米。僅作為實例，層18的實例材料包含聚醯亞胺、聚苯並惡唑、旋塗電介質和環氧 樹脂。參看圖2，形成通路20穿過鈍化電介質18且從側12進入襯底10的半導電材料 中。在此時或隨後在處理中，此通路20可包括導通通路(through via)。在本文獻的上下 文中，「導通通路」是某一點從襯底後側延伸到至少接近襯底前側以用於與前側上的一個或 一個以上電路裝置或與在前側上或接近前側而收納的另一襯底最終導電連接的通道。出於 持續論述的目的，可將通路20視為包括側壁22和基底24。儘管還可利用形成完全穿過襯 底10的通路20，但圖2也僅將通路20描繪為部分穿過襯底10而形成。另外，可在形成通 路20之前或之後，通過拋光或其它動作來使襯底10變薄，且不管通路20是部分延伸穿過 襯底10還是完全延伸穿過襯底10。僅作為實例，通路20的橫截面配置為圓形或橢圓形，其 具有從約5微米到約70微米的實例最小直徑/橫截面尺寸。參看圖3，已將液體電介質30塗施在鈍化電介質18上且塗施到通路20中，以相 對於至少最初從中形成通路20的襯底側12，至少為通路側壁22的正視看來在最外面的部分加襯裡。在一個實施例中且如圖所示，液體電介質30的塗施用液體電介質30為通路20 的所有側壁22加襯裡，且用液體電介質30完全覆蓋通路20的基底24。或者僅作為實例， 液體電介質30可相對於襯底側12，僅為側壁22的正視看來在最外面的部分(例如僅為通 路20的側壁22的最外正視長度的5%、25%、50%、75%等)加襯裡。進一步僅作為實例， 可塗施液體電介質30以為所有側壁22但僅通路基底24的一部分加襯裡，或僅為側壁22 的一部分且不為任何通路基底24加襯裡。在一個實施例中，液體電介質的塗施用介電材料 30為通路20的至少鈍化電介質18的所有側壁加襯裡。在一個實施例中，液體電介質的塗 施用液體電介質30至少為在鈍化電介質18內部的通路20的半導電材料側壁的正視看來 在最外面的部分加襯裡，(例如)其中襯底側12為後側，且緊鄰鈍化電介質18的半導體區 16包括塊狀半導體材料(例如矽)。在一個實施例中，液體電介質30包括液體聚合物，且不管怎樣在一個實施例中包 括以旋塗方式且無論是通過現存方法還是尚待開發的方法而塗施在襯底側12上的旋塗電 介質。然而，預期任何合適的可流動電介質，無論是現存的還是尚待開發的，且無論是通過 旋塗還是其它技術而提供到襯底10上。實例材料為可從日本東京的JSR公司購得的JSR WPR-S170P、可從日本東京的住友電木(Sumitomo Bakelite)公司購得的CRC-7561以及可 從亞利桑那州菲尼克斯的信越化工(Shin-Etsu MicroSi)的SINR-3150HSM。當然，可添加 溶劑或其它材料以提供所要的粘度，且可利用各種旋塗時間和每分鐘轉數，其中使用旋塗 來實現液體電介質30相對於通路側壁22和通路基底24中的一者或兩者的所要覆蓋程度。 旋塗式電介質塗施可能需要利用較簡單且成本較低的現存的此類技術，而無需真空處理。使通路20內的液體電介質30凝固，且在通路20內在凝固的電介質30上形成導 電材料，並用所述導電材料形成穿襯底互連件。所述凝固能有效粘附和中斷材料30相對於 襯底16/18的流動，且可包含一個或一個以上高溫烘乾步驟以將溶劑從材料30驅除，作為 最終凝固的一部分。另外且僅作為實例，塗施液體電介質30達所要厚度且相對於所有或部 分側壁22和/或基底24的覆蓋可在單個液體電介質塗施步驟中或在多個單獨的液體電介 質塗施步驟(在單獨間隔開的液體塗施之間可包含或可不包含一個或一個以上高溫烘乾 步驟)中發生或進行。僅作為實例，圖4和圖5描繪圖3的襯底的後續處理。參看圖4，襯底10已經受 實例襯底側14的拋光，以使襯底10有效地變薄到至少暴露通路20的點。因此在一個實例 中，通路20從襯底側12完全延伸穿過襯底10到達襯底側14。在由圖4描繪的變薄之前， 且僅作為實例，凝固的電介質30可經受各向異性蝕刻以移除材料30使其不被接納在鈍化 電介質18和通路基底24 (未圖示)上。參看圖5，已在通路20內形成導電材料32，且已用所述導電材料形成穿襯底互連 件35。實例材料32包含任何導電材料，包含經導電摻雜的半導電材料、元素金屬、元素金屬 的合金和/或導電金屬化合物，包含其任何組合。在一個實施例中，在不在通路20內使用 任何介電材料的任何化學氣相沉積的情況下，進行形成穿襯底互連件的方法。圖4和圖5描繪一個實施例，其中襯底側14的實例拋光發生於在通路20內形成 導電材料之前。當然反之亦然，其中導電材料32中的一些或全部在圖4的實例拋光之前沉 積在圖3的襯底的通路20內。上文所述的實施例僅作為實例，且描繪最初僅將通路20形成為僅部分進入襯底10種，且包含將襯底的材料從相對側移除，所述通路最初從所述相對側形 成，以使所述通路 從一個襯底側12完全延伸穿過襯底到達另一襯底側14。不管是襯底側12包括襯底後側還 是襯底側14包括襯底後側，均可進行此步驟。僅作為實例，接下來結合與圖6到圖8相關聯 的處理來描述替代實施例的半導體襯底10a。已在適當之處利用來自開始所描述的實施例 的相同標號，其中用後綴「a」或用不同標號來指示差異。在一個實施例中，可將半導體襯底 10a視為具有作為後側的襯底側12和作為襯底前側的襯底側14。在一個實施例中，可將半 導體襯底10a視為具有作為前側的襯底側12和作為襯底後側的襯底側14。圖6將襯底側 14描繪為包括導電接合墊36，導電接合墊36因此被描繪為相較於襯底側12更接近襯底側 14。可將接合墊36視為包括後側38。已形成從側12到達導電接合墊36的通路20a。此 通路20a可形成為部分進入接合墊36中，或完全延伸穿過接合墊36 (未圖示)。圖6描繪 延伸以實質上終止於通路後側38上的通路20a。已塗施液體電介質30a以至少為通路20a 的側壁22的正視看來在最外面的部分加襯裡。圖6的實施例還描繪將液體電介質30a塗 施在接合墊36的後側38上。參看圖7，液體電介質30a已凝固，且經受任何合適的各向異性蝕刻，所述蝕刻移 除材料30a使其不被接納在鈍化電介質18的正視外部以及接合墊36的後側38上。參看圖8，已在通路20a中形成導電材料32a，且已用所述導電材料形成穿襯底互 連件35a。材料成分可如上文實施例中所描述。接下來結合半導體襯底10b參看圖9到圖12而描述額外實施例。在適當之處利 用來自首先描述的實施例的相同標號，其中用後綴「b」或用不同標號來指示差異。並非所 有本發明的實施例均需要在半導體襯底上沉積鈍化介電層。然而，當利用鈍化介電層時，上 文所描繪的實施例僅提供在形成通路之前在襯底的從中形成通路的側上沉積鈍化介電層， 且接著形成穿過所述鈍化介電層的通路的實例。圖9到圖12描繪一實施例，其中在最初形 成通路之後，在襯底的至少最初從中形成通路的側上沉積鈍化介電層。參看圖9，通路20b已從襯底側12形成到半導體襯底10b的半導電材料中。已塗 施液體電介質30b以至少為通路20b的側壁22的正視看來最外面的部分加襯裡，例如使用 如隨上文實施例而描述的材料、方式和所得構造中的任一者。參看圖10，液體電介質30b已在通路20b中凝固，且在襯底側12上且至少部分地 在通路20b上已形成鈍化電介質18b。在一個實施例中且如圖所示，在整個通路20b上形成 鈍化電介質18b。在一個實施例中且如圖所示，鈍化電介質18b延伸到通路20b內至少達某 一程度。在另一實施例中，鈍化介電層不延伸到通路內，例如，部分或全部橋接在通路上，所 述鈍化介電層的任何較低部分均不延伸到所述通路中(未圖示)。在一個實施例中，將鈍化介電層從通路上(且在一個實施例中，從通路上和通路 內)移除，且在通路內在凝固的電介質上形成導電材料，並用所述導電材料形成穿襯底互 連件。圖11和圖12描繪一種這樣做的實例方式。舉例來說，圖11描繪在鈍化電介質18b 上形成掩膜42。僅作為實例，實例掩蔽材料為使用光刻技術來圖案化的光致抗蝕劑。另外， 層42和18b可具有相同的成分，例如感光性聚醯亞胺。不管怎樣，將掩膜42描繪為包括穿 過其到達通路20b的開口 43，且已穿過開口 43蝕刻鈍化電介質18b，以將其從通路20b上 且從通路20b內移除。參看圖12，已移除掩膜42 (未圖示)，且已在通路20b中形成導電材料32b，並已用導電材料32b形成穿襯底互連件35b。或者僅作為實例，一個實施例中的遮蔽材料42可保 留作為襯底10b的一部分(未圖示)。材料、方法和構造可如上文實施例中的任一者所描 述。舉例來說且僅作為實例，圖12描繪在通路20b內形成導電材料32b之前，從襯底側14 使襯底10b變薄，以暴露通路20b。預期任何替代方法，包含(例如)上文結合圖1到圖8 而大體描述的方法。接下來結合圖13到圖17關於半導體襯底10d而描述額外實施例。在適當之處利 用來自上文所述實施例的相同標號，其中用後綴「d」或用不同標號來指示差異。上文所描 述的實例不需要(且可能沒有)介電材料的任何氣相沉積以在所描繪的通路形成之後為其 任何部分加襯裡。然而，本發明的某些實施例確實預期穿襯底互連件的製造中將介電材料 氣相沉積在通路內與穿襯底互連件的製造中將液體電介質以某一方式塗施在通路內的某 一組合。舉例來說且僅作為實例，與現存和尚待開發的液體電介質塗施技術相比，現存和尚 待開發的氣相沉積方法可能能夠更好地為具有較高縱橫比的導通通路加襯裡。在此些和其 它情況下，可能需要在穿襯底互連件的製造中在導通通路內使用介電材料的氣相沉積與電 介質的液體塗施的組合。作為實例而非限制，這樣做的另一原因可能是為了在接近通路開 口頂部處提供液體電介質的同時，在通路的基底處提供氣相沉積的電介質，所述通路開口 頂部具有介於鈍化介電層的熱膨脹係數與氣相沉積的電介質的熱膨脹係數之間的凝固的 熱膨脹係數。參看圖13，已在半導體襯底10d的襯底側12上形成鈍化電介質18。已將通路20 形成為從襯底側12穿過鈍化電介質18並進入襯底10d的半導電材料中。參看圖14，已在鈍化電介質18上氣相沉積介電材料50，以至少為通路20的側壁 22的正視看來在最外面的部分加襯裡。可使用任何合適的介電材料50。在一個實施例中， 氣相沉積包括化學氣相沉積，且在一個實施例中包括脈衝化學氣相沉積。一種實例介電材 料50包括氧化鋁，但當然還預期結合氧化鋁或除氧化鋁以外的其它材料。可沉積介電材料 50以如圖所示完全為所有通路側壁22加襯裡，或僅至少為其正視看來在最外面的部分加 襯裡。氣相沉積介電材料50的實例厚度為從約0. 1微米到約1微米。可使介電材料50凹入(例如通過蝕刻)到通路內，例如在鈍化電介質處或其下 方。舉例來說，參看圖15，已使介電材料50凹入到通路20內的鈍化電介質18的基底下方。 在一個實施例中，此凹入在襯底10上無任何掩蔽的情況下進行。在一個實施例中，介電材 料50在通路20內的凹入是這樣的介電材料50被接納在鈍化電介質18的基底的正視看 來向內至少2微米處。或者僅作為實例，介電材料50可凹入，以使其頂部與鈍化電介質18 的基底重合(未圖示)，或正視看來被接納在鈍化電介質18外部(未圖示)。不管怎樣，在 所描繪的實施例中，將介電材料50的此凹入展示為還有效地使其免於被接納在鈍化電介 質18頂部，且免於被接納在通路20的在介電材料50的側壁接納部分之間的基底24上。參看圖16，液體電介質30d已被塗施在鈍化電介質18上進入通路20中，以至少 為通路20的側壁22的在凹入介電材料50上方的正視看來在最外面的部分加襯裡，且被接 納在通路20內所接納的凹入介電材料50的至少正視看來在最外面的部分上。實例液體介 電材料和塗施方法如上文所描述。可塗施液體電介質30d以完全覆蓋在氣相沉積介電材料 50的側壁(未圖示)上，或僅部分接納在其正視看來在最外面的部分上(如圖所示)。另 外，液體介電材料30d可覆蓋或可不覆蓋通路基底24的任何部分。
使液體電介質在通路內凝固，且在所述通路內在凝固的電介質上形成導電材料， 並用所述導電材料形成穿襯底互連件。圖17中結合穿襯底互連件35d的製造中的導電材 料32d而描繪一個實例所得構造。當然，可使用或替代性地形成上文所述的屬性、方法、構 造和材料中的任一者。在一個實施例中，將鈍化電介質18和介電材料50形成為具有不同的熱膨脹係數， 其中液體電介質30d凝固以具有介於鈍化電介質18的熱膨脹係數與氣相沉積介電材料50 的熱膨脹係數之間的熱膨脹係數。在一個實施例中，液體電介質30d凝固以具有小於或等 於約2. OGpa的低楊氏模量(Young' s Modulus)。上文所述的實施例是結合進行氣相沉積材料50的凹入蝕刻(從圖14的襯底繪圖 到圖15的襯底繪圖)的。替代性實施例幾乎不預期或不預期氣相沉積介電材料50的蝕 刻，(例如)如圖18中結合半導體襯底10e的所得構造所示。在適當之處利用來自開始所 描述的實施例的相同標號，其中用後綴「e」或用不同標號來指示差異。圖18將氣相沉積介 電材料50e描繪為在液體電介質30e的塗施和凝固之前尚未凹入通路20內。處理和構造 的材料和方式可另外如結合所有上述實施例所描述。接下來參看圖19到圖21關於半導體襯底10f而描述形成穿襯底互連件的額外實 施例方法。在適當之處利用來自開始所描述的實施例的相同標號，其中用後綴「f」或用不 同標號來指示差異。上文所述的實例圖13到圖18的實施例在通路內形成氣相沉積電介質 之後塗施液體電介質。圖19到圖21描繪替代實施例，其中在液體介電材料的塗施和凝固 之後形成氣相沉積介電材料。具體地說且僅作為實例，圖19描繪在襯底側12上形成鈍化 電介質18，且通路20從襯底側12穿過鈍化電介質18並進入襯底10f的半導電材料中。液 體電介質30f已塗施在鈍化電介質18上並進入通路20，以僅為通路20的側壁22的正視看 來在最外面的部分加襯裡。在一個實施例中，此些襯裡不大於鈍化電介質18和所描繪的襯 底區16內的通路20的組合正視高度/厚度的50%。參看圖20，液體電介質30f凝固，且介電材料50f氣相沉積到通路20內，沉積在凝 固電介質30f上，且在通路20的正視看來接納在通路20內的凝固電介質30f內部的側壁部 分22上加襯裡。在所描繪的實施例中，介電材料50f完全覆蓋通路20的所有側壁22，且還 覆蓋通路20的所有基底24，但不要求如此。導電材料最終形成於通路20內在氣相沉積介 電材料和凝固電介質上，以形成穿襯底互連件，(例如)如圖21中所示，材料32f形成穿襯 底互連件35f。實例材料、構造方法、屬性和其它參數可另外或替代性地如上文所描述。舉 例來說，在一個實施方案中，可提供凝固的旋塗電介質30f以使其具有介於鈍化介電層18 的熱膨脹係數與介電材料50f的熱膨脹係數之間的熱膨脹係數。此外，上文所描述的所有處理均可結合如上文所定義的半導體襯底的前側或後側 而發生。
權利要求
一種形成穿襯底互連件的方法，其循序地包括形成進入半導體襯底中的通路，所述通路延伸到所述襯底的半導電材料中；塗施液體電介質，以相對於所述襯底的從中最初形成所述通路的一側至少為所述通路的側壁的正視看來最外面的部分加襯裡；使所述通路內的所述液體電介質凝固；在形成所述通路之後，將鈍化電介質沉積在所述襯底的所述側上並沉積到所述通路內；將所有所述鈍化電介質從所述通路內移除；以及在所述通路內在所述凝固的電介質上形成導電材料，並用所述導電材料形成穿襯底互連件。
2.根據權利要求1所述的方法，其中旋塗液體電介質的所述塗施為旋塗方式。
3.根據權利要求1所述的方法，其中所述塗施用液體電介質為所述通路的所有側壁加襯裡。
4.根據權利要求1所述的方法，其中所述塗施用液體電介質完全覆蓋所述通路的基底。
5.根據權利要求1所述的方法，其中所述塗施用液體電介質為所述通路的所有側壁加 襯裡，且用液體電介質完全覆蓋所述通路的基底。
6.一種形成穿襯底互連件的方法，其循序地包括形成進入包括第一和第二主要側的半導體襯底的半導電材料中的通路，所述通路從所 述第一主要側形成到導電接合墊，所述導電接合墊被接納為更接近所述第二主要側而非所 述第一主要側；塗施液體電介質，以相對於所述第一主要側至少為所述通路的側壁的正視看來最外面 的部分加襯裡；使所述通路內的所述液體電介質凝固；以及在所述通路內在所述凝固電介質上形成導電材料，並用所述導電材料形成穿襯底互連件。
7.根據權利要求6所述的方法，其中所述通路的所述形成終止於所述接合墊的後側上。
8.根據權利要求6所述的方法，其中所述第一主要側是所述襯底的後側，且所述第二 主要側是所述襯底的前側。
9.根據權利要求6所述的方法，其中所述第一主要側是所述襯底的前側，且所述第二 主要側是所述襯底的後側。
10.根據權利要求1所述的方法，其中所述塗施是在多個單獨的液體電介質塗施步驟 中進行的。
11.一種形成穿襯底互連件的方法，其包括形成從半導體襯底的一側進入所述襯底的半導電材料中的通路； 塗施液體電介質，以至少為所述通路的側壁的正視看來最外面的部分加襯裡； 使所述通路內的所述液體電介質凝固；在使所述液體電介質凝固之後，在從中形成所述通路的所述襯底側上且至少部分地在所述通路上形成鈍化電介質；將所述鈍化電介質從所述通路上移除；以及在所述通路內在所述凝固電介質上形成導電材料，且用所述導電材料形成穿襯底互連件。
12.根據權利要求11所述的方法，其中所述移除包括在所述鈍化電介質上形成掩膜， 所述掩膜包括穿過其而到達所述通路且穿過其通過蝕刻將所述鈍化電介質從所述通路上 移除的開口。
13.根據權利要求12所述的方法，其中所述掩膜包括成分與所述鈍化電介質的成分相 同的材料。
14.根據權利要求12所述的方法，其中所述掩膜包括成分與所述鈍化電介質的成分不 同的材料。
15.根據權利要求11所述的方法，其中所述鈍化電介質的所述形成是在整個所述通路上。
16.根據權利要求15所述的方法，其中所述鈍化電介質的所述形成不在所述通路內。
17.根據權利要求11所述的方法，其中所述鈍化電介質的所述形成到達所述通路內。
18.根據權利要求11所述的方法，其中所述鈍化電介質的所述形成是在整個所述通路 上到達所述通路內。
19.根據權利要求11所述的方法，其中所述塗施用液體電介質為所述通路的所有側壁 加襯裡。
20.根據權利要求11所述的方法，其中所述塗施用液體電介質完全覆蓋所述通路的基底。
21. —種形成穿襯底互連件的方法，其包括 在半導體襯底的一側上形成鈍化電介質；形成從自其中形成所述通路的所述襯底側穿過所述鈍化電介質並進入所述襯底的半 導電材料中的通路；在所述鈍化電介質上氣相沉積介電材料，以至少為所述通路的側壁的正視看來最外面 的部分加襯裡；使所述介電材料凹入所述通路內；將液體電介質塗施到所述通路中，以至少為所述通路的側壁的在所述凹入的介電材料 上方的正視看來最外面的部分加襯裡，且所述液體電介質被橫向接納在所述通路內所接納 的所述凹入介電材料的正視看來最外面的部分上； 使所述通路內的所述液體電介質凝固；以及在所述通路內在所述凝固電介質上形成導電材料，且用所述導電材料形成穿襯底互連件。
22.根據權利要求21所述的方法，其中所述介電材料在所述通路內的所述凹入將在所 述鈍化電介質的基底處或所述基底下方。
23.根據權利要求22所述的方法，其中所述介電材料在所述通路內的所述凹入將在所 述鈍化電介質的所述基底處。
24.根據權利要求22所述的方法，其中所述介電材料在所述通路內的所述凹入將在所述鈍化電介質的所述基底下方。
25.根據權利要求24所述的方法，其中所述介電材料在所述通路內的所述凹入使得所 述介電材料被接納在所述鈍化電介質的所述基底的正視看來向內至少2微米處。
26.根據權利要求21所述的方法，其中將所述鈍化電介質和所述介電材料形成為具有 不同的熱膨脹係數，凝固所述液體電介質以使其具有介於所述鈍化電介質的熱膨脹係數與 所述介電材料的熱膨脹係數之間的熱膨脹係數。
27.根據權利要求21所述的方法，其中所述氣相沉積包括化學氣相沉積。
28.根據權利要求21所述的方法，其中所述氣相沉積包括脈衝化學氣相沉積。
29.根據權利要求21所述的方法，其中所述氣相沉積是針對包括氧化鋁的介電材料。
30.根據權利要求21所述的方法，其中所述塗施並不用液體電介質為所有所述通路側 壁加襯裡。
31.根據權利要求21所述的方法，其中蝕刻是在所述襯底上無任何掩蔽的情況下進行。
32.—種形成穿襯底互連件的方法，其包括 在半導體襯底的後側上形成鈍化電介質；形成從所述襯底後側穿過所述鈍化電介質並進入所述襯底的半導電材料中的通路； 將液體電介質塗施在所述鈍化電介質上且塗施到所述通路中，以僅為所述通路的側壁 的正視看來最外面的部分加襯裡；使所述通路內的所述液體電介質凝固；將介電材料氣相沉積到所述通路內，以在所述通路內的所述凝固電介質上加襯裡，且 在所述通路的正視看來被接納在所述通路內的所述凝固電介質內部的側壁部分上加襯裡； 以及在所述通路內在所述氣相沉積的介電材料上形成導電材料，且用所述導電材料形成穿 襯底互連件。
33.一種形成穿襯底互連件的方法，其包括 在半導體襯底的前側上形成鈍化電介質；形成從所述襯底前側穿過所述鈍化電介質並進入所述襯底的半導電材料中的通路； 在所述鈍化電介質上氣相沉積介電材料，以至少為所述通路的側壁的正視看來最外面 的部分加襯裡；將液體電介質塗施在所述介電材料上且塗施到所述通路中，以為所述通路的側壁的正 視看來最外面的部分加襯裡，且所述液體電介質被橫向接納在所述通路內所收納的所述介 電材料的正視看來最外面的部分上，所述塗施並不用液體電介質為所有所述通路側壁加襯 裡；使所述通路內的所述液體電介質凝固；以及在所述通路內在所述凝固電介質上形成導電材料，且用所述導電材料形成穿襯底互連件。
34.根據權利要求33所述的方法，其包括在所述塗施之前蝕刻所述介電材料，以使其 凹入到所述通路內的所述鈍化電介質的基底下方。
35.一種形成穿襯底互連件的方法，其包括在半導體襯底的前側上形成鈍化電介質；形成從所述襯底前側穿過所述鈍化電介質並進入所述襯底的半導電材料中的通路； 將液體電介質塗施在所述鈍化電介質上且塗施到所述通路中，以僅為所述通路的側壁 的正視看來最外面的部分加襯裡；使所述通路內的所述液體電介質凝固；將介電材料氣相沉積到所述通路內，以在所述通路內的所述凝固電介質上加襯裡，在所述通路的正視看來被接納在所述通路內的所述凝固電介質內部的側壁部分上加襯裡；以 及在所述通路內在所述氣相沉積介電材料上形成導電材料且用所述導電材料形成穿襯 底互連件。
全文摘要
本發明提供一種形成穿襯底互連件的方法，所述方法包含形成進入半導體襯底中的通路。所述通路延伸到所述襯底的半導電材料中。塗施液體電介質，以相對於襯底的從中最初形成所述通路的一側至少為所述通路的側壁的正視看來最外面的部分加襯裡。使所述通路內的所述液體電介質凝固。在所述通路內在所述凝固電介質上形成導電材料，且用所述導電材料形成穿襯底互連件。
文檔編號H01L21/3205GK101809725SQ200880102877
公開日2010年8月18日 申請日期2008年7月16日 優先權日2007年8月16日
發明者安迪·珀金斯, 戴維·普拉特 申請人:美光科技公司