多相合成脈動電壓穩壓器同步法的製作方法
2023-11-11 20:21:47 2
專利名稱：多相合成脈動電壓穩壓器同步法的製作方法
技術領域：
本發明一般涉及電源電路及其元件，尤其針對一種同步多臺合成脈動發生器的裝置，所述發生器產生人造或合成的脈動波形束控制多相DC-DC轉換器的切換操作。
背景技術：
如上述』787專利申請的背景所述，集成電路的電力通常由一個或多個直流(DC)電源提供。在一些應用中，電路可能要求多個不同於供電電壓的穩定電壓，尤其在希望低電流消耗的諸如可攜式的由電池供電的設備中，這類電壓相對低，如三伏或以下量級(該結構在便攜應用中形成很高的壓差，如輸入電壓為4.5～25V量級，輸出電壓Vo為0.5～3.7V)。另在許多應用中，負載電流變化超過若干量級。為滿足這些要求，常應用基於脈動發生器的轉換器，如
圖1類型的滯後或「繼電器式」轉換器。
這種基於脈動穩壓器的DC-DC電壓轉換器應用相對簡單的控制機理，對負載瞬變響應迅速。脈動電壓穩壓器的開關頻率為異步，適用於希望直接控制開關頻率或開關邊沿的場合。為此，圖1的脈動電壓穩壓器使用了滯後比較器10，它可切換地控制柵驅動電路20，其各自的輸出驅動口22和23耦合到一對電子功率開關器件的控制或柵驅動輸入端，這些器件分別示為上部P-MOSFET(或PFET)器件30和下部N-MOSFET(或NFET)器件40。這些FET開關件的漏源通路串耦在第一與第二參考電壓(Vdd與地(GND))之間。
根據比較器10提供的脈寬調製(PWM)開關波形(如圖2時序圖的PWM所示)，柵驅動電路20可控制開關或通斷兩隻開關器件30和40。上部PFET器件30被柵驅動器20施加給PFET器件20柵極的上部柵極開關信號UG接通與斷開，而下部NFET器件30被柵驅動器20施加給NFET器件30柵極的下部柵極開關信號LG接通與斷開。
兩功率FET30/40之間的一公共或相位電壓節點35經電感器50耦接電容器60，後者參照規定的電位(如地(GND))。電感器50與電容器60之間的連線55用作輸出節點，由此導出輸出電壓Vout(圖2中示為三角波形輸出)。為相對規定的參考電壓調節該輸出電壓，輸出節點55耦接滯後比較器10的第一反相(-)輸入端11，其第二非反相(+)輸入端12耦合成接收DC參考電壓。
在這種滯後穩壓器中，當節點55的輸出電壓Vout低於參考電壓基準時(減去比較器固有的滯後電壓Δ)，滯後比較器10的輸出PWM信號波形就過渡到第一狀態(如變高)；反之，當輸出電壓Vout超過參考電壓加滯後電壓Δ時，比較器的PWM輸出則過渡到第二狀態(如變低)。加上負載或增大負載會使輸出電壓(Vout)降到低於參考電壓，因而比較器10觸發柵驅動器而接通上部開關器件30。因轉換器為異步，故柵驅動控制信號不等候同步時鐘，與大多數固定頻率PWM控制法一樣。
這類脈動電壓穩壓器的主要問題包括大的脈動電壓、DC電壓精度和開關頻率。由於滯後比較器10直接設置脈動電壓Vout的幅值，故應用較小的滯後Δ會降低功率轉換效率，因為開關頻率隨滯後減小而增高。為控制與脈動波形有關的DC輸出電壓，可調節輸出脈動電壓(圖2所示的輸出)的峰71與谷72。對圖示的三角波形，輸出電壓的DC值是PWM佔空因數的函數。在通過電感器50的電流變得不連續時，輸出電壓波形也在輕負載時變化，在其間產生相對短的「尖峰」是較長周期的低電壓，如圖2中的DISCON波形所示。因該脈動電壓波形隨輸入線路和負載條件而變化，故很難保持嚴密的DC調節。
此外，電容器技術的改進會改變脈動波形。具體而言，陶瓷電容器技術的目前水平，能使陶瓷電容器的等效串聯電阻即ESR(對圖2的輸出電壓波形產生逐段線性或三角形的波形)減至極低值。但在極低ESR值下，輸出電壓的脈動形狀從三角形變為非線性形(如拋物線與正弦)，使輸出電壓過衝滯後閾值，造成更高的峰間脈動。因此，原來要降低DC-DC轉換器的輸出電壓脈動的改進，在應用於脈動電壓穩壓器時，其實增大了脈動。
據』787申請揭示的發明，普通脈動電壓穩壓器包括上述在內的缺點，可用圖3的合成脈動電壓穩壓器有效地克服。這種合成脈動電壓穩壓器產生一輔助電壓波形，可有效地複製或反映通過輸出電感器50的波形脈動電流，並用該輔助電壓波形控制栓牢滯後比較器10。運用這一旨在脈動電壓穩定的重建電流，導致輸出脈動低而補償簡單。
更具體地說，圖3的合成脈動電壓穩壓器應用於跨導放大器110，其輸出耦接脈動電壓電容器120。跨導放大器110產生正比於電感器50兩端電壓的輸出電流IRAMP，電感器50互連在上下MOSFET(柵驅動電路20對其產生各自的柵驅動21與22)共同的節點35與輸出節點55之間。脈動電壓電容器120把該輸出電流斜波變換成具有期望波形的電感器電流代表性電壓。根據電感器電流合成脈動波形的優點在於固有的前饋特性。對於階躍輸入電壓變化，跨導放大器110產生的電流IRAMP將按比例改變，以修正功率開關器件的導電間隔。
為此，跨導放大器110的第一非反相(+)輸入端111耦接相位節點35，第二反相(-)輸入端112耦接電感器50另一端的輸出電壓節點55，使跨導放大器110有效地「看見」電感器50兩端的電壓。輸出電壓節點55還耦接電容器120的第一端121和插在滯後比較器10上遊的誤差放大器130的反相(-)輸入端141。誤差放大器130用於提高DC穩壓精度，提供高DC增益以減小脈動波形、各種偏差與其它誤差造成的誤差。誤差放大器130的第二非反相(+)輸入端132耦接成接收電壓基準，其輸出端133耦接滯後比較器10的非反相(+)輸入端12。在圖3配置中，誤差放大器130的輸出跟隨負載電流。跨導放大器110的輸出端113耦接電容器120的第二端子122和滯後比較器10的反相(-)輸入端11。
參照圖4的一組波形時序圖，可明白圖3的合成脈動電壓穩壓器的工作原理。舉一非限制性實例，把穩壓器電壓設定為基準值＝1VDC，滯後比較器10用滯後的±100mV斷開。電感器50的電感量為1μH，輸出電容為10μF。圖4的線M1(在30μs時標處)代表輸入電壓從M1前的3.6VDC量級值到在M1處和以後的4.2VDC量級值的變化。
上面波形501對應於脈動電壓電容器120兩端產生的脈動電壓；中間波形502是通過電感器50的電流；下面波形503是節點55的輸出電壓。如t＝20μs和t＝50μs處各自的階跨變化511/521和512/522所示，各個脈動與電感器電流波形501和502的相似性很清楚。如波形502所示，對3.6VDC的輸入供電電壓，轉換器最初提供100mA量級的電感器電流。該電流不連續，開關頻率的值相對穩定，為900KHz量級。
在波形502的瞬間521(t＝20μs)，負載電流從100mA逐段(X10)增大到1A量級的值，開關頻率增高到1.5MHz量級的頻率。從輸出電壓波形503可見，在該瞬間出現的脈動量531相對小(量級僅為±3mV，比圖1原有技術穩壓器在負載電流＝100mA的斷續操作期間的±100mV低得多，且再跌至±1.5mV)。
在M1即t＝30μs時標處，輸入電壓從3.6VDC逐步提高至4.2VDC，開關頻率提高至幾乎為2.3MHz，但各波形501～503的電平仍保持穩定。因此，在t＝50μs處，電感器/負載電流波形501有一階躍瞬變512，它從1A跌回100mA，但開關頻率穩定為1.3MHz量級的值。在輸出電壓波形503中可看出，像t＝20μs瞬變處出現的脈動531一樣，再次瞬變的脈動量532也相對小(量級僅為±3mV，並跌至±1.5mV)，使輸出電壓有效地穩定在電壓基準1VDC量級的值。
發明內容
根據本發明，對多相DC-DC電壓發生器應用了』787申請所揭示的跨導放大器與滯後比較器結構的功能，以實現一種新穎改進的電路結構來同步多個合成脈動電壓發生器，而這類發生器產生的人造或合成的脈動電壓波形用於控制多相DC-DC電壓轉換器的開關操作。本發明的該合成脈動電壓穩壓器有一可變頻率，它與輸入電壓、輸出電壓和負載有關。
為此，本發明包括一個參照上下電壓閾值的主控制滯後比較器，它監視著電容器兩端由一電流產生的主控脈動電壓波形，而該電流正比於輸出電壓與輸入電壓或參考電壓(地)之差。該正比電流由一對跨導放大器產生。主控滯後比較器的輸出用作順序耦接PWM鎖存器的主控時鐘信號，其狀態限定了合成脈動電壓各別分量的持續時間。各PWM鎖存器的第一狀態由滯後比較器產生的選擇的主控時鐘信號啟動，由監視各相位節點電壓的有關比較器中止。
如上所述，本發明的合成脈動電壓穩壓器有一與輸入電壓、輸出電壓和負載有關的可變頻率。根據另一方法，用比較器與單觸發產生具有固定的穩態頻率的主控時鐘信號，Vlower與Vupper之差為正比於輸出電壓Vo。在產生輸出信號PWM1的另一方法中，來自序列邏輯的輸出信號使輸出口信號PWM1改變狀態(如變高)，並接通開關。因此，脈動電壓兩端的脈動電容電壓增高正比於(Vin-Vo)的充電電流，相位1脈動電壓穿過上電壓閾值Vupper，比較器使產生PWM1的輸出觸發電路復位，從而讓PWM1輸出改變狀態(變低)。在相位1脈動電容電壓相對峰值之間的間隔內，電容器兩端電壓減小正比於Vo的放電電流。
附圖簡介圖1示出常規基於脈動穩壓器的DC-DC電壓轉換器的一般結構；圖2為時序圖，示出與圖1基於脈動穩壓器的DC-DC電壓轉換器操作有關的PWM和輸出電壓波形；圖3示出』787申請所揭示發明的合成脈動電壓穩壓器的實施法；圖4是時序圖，示出與圖3的合成脈動電壓穩壓器操作有關的波形；圖5示出本發明的多相合成脈動電壓穩壓器；圖6為一組與圖5的多相合成脈動電壓穩壓器操作有關的時序圖；圖7表示用單個比較器與單觸發產生主控時鐘信號；圖8是與圖7的操作有關的時序圖；圖9示出另一產生輸出信號PWM1的電路安排；圖10是與圖8的操作有關的時序圖；圖11是與負載階躍有關的上下電壓時序圖；圖12示出與圖11的瞬時增大有關的主控時鐘脈衝串；和圖13示出在第一相對穩態接著過渡到更高頻率與再回到另一穩態頻率之間的頻率變化。
詳細描述在描述本發明的多相合成脈動電壓穩壓器同步法一非限制較佳實施例之前，應該說明，本發明主要涉及常規電路元件的一種配置和它們可被配入上述類型多相滯後控制器的方法。應該理解，本發明可以多種其它方法實施，不只限於這裡圖示和描述的實施例，而這裡圖示和描述的實施例子只是提供屬於本發明的詳細說明書，本領域的技術人員在閱完本說明書後不難理解揭示的各種細節。整個文本與附圖用同樣的標號表示同樣的部件。
現在參照圖5，該圖對雙相穩壓器示出本發明多相合成脈動電壓穩壓器的一般結構。由描述顯然可知，需要的話，很容易把本發明的結構和功能擴展到附加的相。為減少附圖與有關描述的複雜性，把雙相實施法示為減少了複雜性的多相例子。
圖5的多相合成脈動電壓穩壓器包括由上下閾值比較器210與220組成的「主控」滯後比較器200，其輸出端分別耦接置位/復位觸發電路230的置位與復位輸入端。比較器210的第一反相(-)輸入端211耦合成接收上閾值電壓Vupper，比較器220的第一非反相(+)輸入端221耦合成接收下閾值電壓Vlower，Vlower是規定的偏置ΔV/2，低於上閾值電壓Vupper。比較器210的第二非反相輸入端212和比較器220的第二反相(-)輸入端222，各自耦接受控開關240的公共端241，還耦接參照地的電容器245。開關240受觸發電路230的Q輸出控制。
開關240的第一輸入端242耦接跨導放大器250的輸出端，其第二輸入端243耦接跨導放大器260的輸出端。跨導放大器250的第一非反相(+)輸入端251耦合成接收對穩壓器的輸入電壓Vin，其第二反相(-)輸入端252耦合成接收穩壓器的輸出電壓V0(即例如圖1和3的電路在輸出節點55的電壓)。跨導放大器250產生的輸出電流正比於其輸入之差，即正比於Vin-Vo。跨導放大器260的第一非反相(+)輸入端261耦接地，其第二輸入端262耦合成接收輸出電壓Vo。跨導放大器250產生的輸出電流正比於其輸入之差，即正比於0-Vo。
觸發電路230的QBAR輸出耦接序列邏輯電路270，後者可構成計數器，有N個對應於產生的相數的輸出端。在本雙相實例中，序列邏輯電路270的第一輸出端271耦接置位/復位觸發電路280的置位輸入端，第二輸出端272耦接置位/復位觸發電路290的置位輸入端。為此，可將序列邏輯270對於雙相應用構成一觸發電路，或在多於雙相的應用中構成移位寄存器。觸發電路280的復位輸入端耦接比較器300的輸出端，觸發電路290的復位輸入端耦接比較器310的輸出端。
比較器300和310的第一非反相(+)輸入端301與311，分別耦合成接收上閾值電壓Vupper。比較器300的反相(-)輸入端302耦合成接收在電容器305兩端產生的相1脈動電壓波形，該波形是相1跨導放大器320向電容器305供電流而造成的。比較器310的反相(-)輸入端312耦合成接收電容器315兩端產生的相2脈動電壓，這是相2脈動電壓330向電容器315供電流造成的。
相1脈動電壓320的第一非反相(+)輸入端321耦合成接收相1電壓Vphase1，第二反相(-)輸入端322耦合成接收輸出電壓Vo。相1電壓Vphase1對應與第一相輸出電壓有關的轉換電路節點35的電壓，可按輸出觸發電路280的PWM1波形輸出可控地選通，因而跨導放大器320產生的電壓相1脈動正比於Vphase1-Vo。類似地，相2跨導放大器330的第一非反相(+)輸入端331耦合成接收相2電壓Vphase2，第二反相(-)輸入端332耦合成接收輸出電壓Vo。相2電壓Vphase2對應於與第二相輸出電壓有關的轉換電路節點35的電壓，按輸出觸發電路290的PWM2輸出可控地選通。這樣，跨導放大器330產生正比於Vphase1-Vo的電壓相2脈動。
參照圖6的時序圖，很容易理解本發明多相合成脈動電壓穩壓器的工作原理。圖6最上部的主控脈動波形400，分別對上下閾值Vupper與Vlower呈現出鋸齒特性。圖6中部的相1和相2波形，對上閾值Vupper呈現鋸齒特性。要注意，Vupper的這兩種情況在同一電平上是真實的，但圖6中它們被分開了，以便示明各種脈動波形，尤其是示明各種現象對這些波形的發生時間，這樣就避免了被主控脈動波形重迭雜亂的相1與相2波形。最後，圖6最下部示出了在觸發電路230的QBAR輸出端產生的主控時鐘(CLK)信號和在輸出觸發電路280和290的Q輸出端分別產生的PWM1與PWM2波形。
先研究主控脈動和主控時鐘波形，在時刻t0，主控脈動波形示成下降穿過低閾值Vlower。在逐漸引到t0的間隔內，開關240的公共端241接輸入端243，對電容器245加正比於地(OV)-Vo即-Vo的電流，就是說，電容器兩端的電壓V245(主控脈動電壓)在該間隔內下降。在(時刻t0)該下降的電壓穿過加到比較器220輸入端221的低閾值Vlower時，比較器220斷開，使觸發電路230復位。觸發電路230復位時(其QBAR輸出變高)，在實際穿過下閾值Vlower與時刻t1之間的等待時間是由二次電路效應造成的。觸發電路230的QBAR輸出變高時，主控時鐘(主控CLK)就變高，序列邏輯270將該輸出耦到PWM1輸出觸發電路280的置位輸入端，使其Q輸出端281(代表PWM1波形)在時刻t1更高。
觸發電路230的QBAR輸入端的狀態變化，把開關240的連接切換到輸入端242，使跨導放大器250的輸出受滯後比較器電路監視。在t1開始的時間間隔內，跨導放大器250產生的輸出電流正比於其輸入之差，即正比於Vin-Vo。該電流加到電容器245，使得電容器245充電時，其電壓(主控脈動)升高，如時刻t1與t2之間所示。最後，主控脈動電壓的升高將超過上閾值Vupper，使比較器210斷開，觸發電路230置位。還要注意，由於二次等待效應，與觸發電路230復位有關的時刻t2相對於主控脈動電壓穿過上閾值電壓Vupper的實際時刻稍有延遲。
現在設置了觸發電路230，其QBAR輸出在時刻t2變低，並保持到它被比較器220再次復位，如上所述。在時刻t2之後的間隔內，觸發電路230置位，開關240把輸入端243接到其公共端241，故跨導放大器260再對電容器245提供正比於-Vo的負電流，造成電容器245兩端的主控脈動電壓下降，如主控脈動波形的負斜率所示。最後在時刻t4，主控脈動波形再穿過低閾值Vlower，使比較器220再斷開，觸發電路230復位。當觸發電路230的QBAR輸出變高時，序列邏輯270把該輸出口272耦合到PWM2輸出觸發電路290的置位輸入端，使其Q輸出(PWM2波形)在時刻t4變高。
觸發電路230的復位態把開關240的公共端241切換成接其輸入端242，因而跨導放大器250的輸出現由滯後比較器電路監視。在時刻t4開始的新時間間隔內，跨導放大器250產生的輸出電流正比於其輸入之差，即正比於Vin-Vo。仍如上所述，該電流加到電容器245，使電容器245充電，讓其電壓主控脈動增大，如在時刻t4與t5之間的間隔所示。最後，主控脈動電壓這一升高將超過上閾值Vupper，使比較器210斷開，觸發電路230置位。
觸發電路230再置位，其QBAR輸出在時刻t5變低，並保持到再次被比較器220復位，如上所述。在時刻t5之後的間隔內，觸發電路和230置位，開關240將輸入243再接其公共端241，因而跨導放大器260再對電容器245加負電流，使其兩端的主控脈動電壓下降，如主控脈動波形在時間間隔t5-t7期間的負斜率所示。最後在時刻t7，主控脈動波形穿過下閾值Vlower，使比較器220再斷開，觸發電路230復位。在觸發電路230的QBAR輸出再變高時，序列邏輯270將該輸出經輸出口271再耦合回PWM1輸出觸發電路280的置位輸入端，使其Q輸出281(因而和PWM1波形)在時刻t7變高。對以後的循環重複上述過程，如圖所示。
雖然該電路的主控脈動發生器部分直接控制著主控時鐘和PWM1與PWM2波形的上升沿的產生，但它不直接控制PWM1和PWM2波形的下降沿。如下所述，下降沿受相1和相2脈動波形控制。但要指出，主控脈動發生器用來控制主控時鐘因而也是脈動電壓的頻率，因它們產生依賴於輸入和輸出電壓。增大輸入電壓Vin，可增大跨導放大器250供給電容器245的電流幅值(Vin-Vo)，從而縮短了電容器245兩端的主控脈動電壓達到上閾值電壓Vupper所需的時間。反之，減小輸出電壓Vo不僅增大了跨導放大器250提供的電流幅度(Vin-Vo)，還增大了跨導放大器260提供的負電流幅值，而後者可有效地縮短電容器245兩端的主控脈動電壓達到下閾值電壓Vlower所需的時間。
如上指出，跨導放大器320和330產生的輸出電流相1脈動與相2脈動分別正比於Vphase1-Vo與Vphase2-Vo，電壓Vphase1和Vphase2對應於與多相DC-DC轉換器各相有關的轉換器電路節點35的電壓。先研究相1脈動波形，該波形被圖示為下降，而且一直下降到主控脈動電壓在時刻t0穿過下閾值，使比較器220斷開，觸發電路230復位。如上所述，由於二次等待效應，觸發電路230在時刻t1復位，此時序列邏輯270驅動PWM1輸出觸發電路280的置位輸入端，使其Q輸出281因而使PWM1波形變高。利用PWM1波形變高，其關聯的DC-DC轉換器節點35的Vphase1電壓被驅高，使跨導放大器320開始用正比於Vphase1-V0的電流對電容器305充電，因而電容器305兩端的電壓升高，如時刻t1開始的相1脈動電壓的正斜率部分所示。最後，加到比較器300反相(-)輸入端302的該升高的相1脈動電壓，穿過加到比交器300非反相輸入端301的上閾值電壓Vupper。此時再考慮二次等待效應，比較器300在時刻t3斷開，因而驅動PWM1輸出觸發電路280的復位輸入端。利用觸發電路280在時刻t3被比較器300復位，觸發電路280的Q輸出281現被驅低，使PWM1波形變低。如上所述，PWM1波形保持低，直到觸發電路280再在時刻t7被置位。在t3～t7間隔內，由相節點35導出的相對低的相1電壓使跨導放大器320對電容器305施加負電流(為-V0量級)，使相1脈動電壓波形不斷下降，直到PWM1的下一次循環。
相2脈動波形的工作方式與上述的相1波形一樣，但相對於相1波形每隔一個主控時鐘循環，即在時刻t4之前，相2脈動波形在下降，而且繼續下降到主控脈動電壓穿過下閾值，使比較器220斷開，觸發電路230復位。如上所述，由於二次等待效應，觸發電路230在時刻t4復位，此時序列邏輯270驅動PWM2輸出觸發電路290的置位輸入端，使其Q輸出291因而也使PWM2波形變高。利用PWM2波形變高，其與DC-DC轉換器有關的節點35的Vphase2電壓被驅高，因而跨導放大器330開始用正比於Vphase2-V0的電流對電容器315充電，由此提高了電容器315兩端的電壓。如相2脈動電壓在時刻t4開始的正斜率部分所示。最後，加到比較器310反相(-)輸入端312的這一升高的相2脈動電壓，穿過加到比較器310非反相輸入端311的上閾值電壓Vupper。此時再考慮二次等待效應，比較器310在時刻t5斷開，因而驅動PWM2輸出觸發電路290的復位輸入端。利用觸發電路290在時刻t5被比較器310復位，觸發電路290的Q輸出291現被驅低，使PWM2波形變低。PWM2波形將保持低，直到觸發電路290最後再被出現在t7與t8之間之後的主控時鐘下一次交替循環置位。在時刻t6開始的下一間隔內，由相節點35導出的相對低的相2電壓使跨導放大器330對電容器315加負電流(為-Vo量級)，故相2脈動電壓波形連續下降到PWM2的下次循環。
根據第一替換方法，應用圖7的單一比較器和圖8的有關時序圖，放電復位技術可以建立電容器245兩端生成的主控脈動波形。在時刻to，電容器C245用正比於Vo的電流放電，當電容器C245兩端的電壓在t1跌到低於或穿過閾值Vlower時，比較器80和單觸發82圖示為MSLCK的輸出使開關閉合，使電容器C245兩端的電壓在t3～t4間隔內復位到上電壓閾Vupper的值。要指出，可用一對主控脈動電容器代替信號主控電容器C245，此時這兩隻電容器從Vupper交替放電到Vlower，用於消除復位間隔(t3～t4)。
圖9和10示出另一種產生輸出信號PWM1的技術。該同一電路可在多相應用中用於任一其它相。在圖9時序圖的時刻to，來自序列邏輯的信號CLK1(271)使觸發電路280的輸出口(PWM1)變高，並接通開關350。電容器CRIP兩端的脈動電容器電壓被正比於(Vin-Vo)的充電電流升高。在時刻t1，相1脈動電壓穿過上電壓閾值Vupper，比較器RRCMP將觸發電路280復位，使PWM1輸出變態(變低)。在t1-t2間隔內，電容器CRIP兩端電壓被正比於Vo的放電電流降低。
本發明一個有利特徵在於，尤其是結合多相系統，能響應於負載變化改變轉換器的開關頻率，而原有技術卻做不到。相比之下，上述圖1的原有技術滯後轉換器，實際上在負載階躍(增大)期間延遲了開關頻率。這一負載階躍造成輸出電壓降低，其作用是接通高側或上部FET30，並讓該FET保持接通，直到節點55的輸出電壓提高到上滯後設定點，即圖2所示的71處。這表明這種控制方法在多相系統中有問題，其中單條轉換器通道必須獲取全負載電流直到它能驅動高於上滯後設定點的輸出電壓。因此，加到多相轉換器(如三相轉換器)的滿載瞬變導致必須提供其三倍的穩態功率的一條功率通道。
根據本發明，響應於負載階躍提高轉換器開關頻率，解決了該問題。參照上述圖3和5的框圖及圖11～13的時序圖，就可明白。具體地說，對於負載階躍(提高)，輸出節點55的電壓起初下降，該電壓反饋給誤差放大器130的輸入端131。誤差放大器130中的這一電壓下降形成其輸入端兩端較大的差壓，故在其輸出端133產生更高的Vupper值。圖11示出加到圖5放大器210輸入端211的Vupper值(及其有關的加到放大器220輸入端221的電壓值Vlower)的這種過渡增大。由此可見，主控脈動現在將更頻繁地遇到Vupper與Vlower參考值，使觸發電路230的Q輸出更頻繁的產生主控時鐘，如圖12所示。圖13示出在頻率為289KHz量級接著過渡到(瞬態期間)560KHz量級頻率的第一相對穩定態和接著頻率為300KHz量級的更穩定態之間的頻率變化。
應指出，主控時鐘信號啟動PWM脈衝，後者接通多相系統下一連續功率通道的上部FET，下一功率通道由序列邏輯270選擇。提高開關頻率意味著每條相繼的功率通道將比其在穩態期間更快地獲取負載，故所有的功率通道都參與獲取瞬態負載電流的功率。
該方法對小於滿載的瞬間負載階躍有一附加優點。這與響應於負載瞬變必須同步所有的功率通道以接通各功率通道中上部FET的情況不同。利用小於滿載的瞬變，得到的電壓可能過衝目標調整電壓。本發明可對任何大小的瞬變提供相對平滑的響應。
從前面的描述可知，對多相DC-DC電壓發生器應用上述』787申請揭示的跨導放大器和滯後比較器結構的功能，本發明能實現一種新穎改進的電路配置來同步多個合成脈動電壓發生器，產生的人造或合成脈動電壓波形用來控制多相DC-DC電壓轉換器的切換操作。
雖然已圖示和描述了本發明一實施例，但應理解，本發明並不限於該實施例，本領域的技術人員知道可作各種變化和修正，因此不希望局限於這裡圖示和描述的諸細節，而是包括本領域技術人員都知道的所有這類變化與修正。
權利要求
1.一種用於多相DC-DC穩壓器的多相合成脈動電壓發生器，該穩壓器包括多個開關電路，每個開關電路響應於對應的多個脈寬調製(PWM)信號之一通過對應於多個輸出電感器之一經對應的多個相節點之一切換輸入電壓，以在一輸出節點產生輸出電壓，其特徵在於，所述多相合成脈動電壓發生器包括主控時鐘電路，用於產生頻率基於誤差電壓和斜波電壓的主控時鐘信號，其中所述誤差電壓和所述斜波電壓都由輸出電壓導出；序列邏輯，根據所述主控時鐘信號以連續順序觸發多個PWM信號的每一個；和多個脈動發生器，每個發生器產生多個脈動電壓中對應的一個，複製通過對應一個輸出電感器的脈動電流，並根據與所述誤差電壓相比較的所述對應的脈動電壓，使多個PWM信號中對應的一個復位。
2.如權利要求1所述的多相合成脈動電壓發生器，其特徵在於，所述多個脈動發生器的每一個都包括具有一輸出和一輸入的跨導放大器，其輸出與輸入耦合對應的一個輸出電感器；耦接所述跨導放大器的所述輸出的脈動電容器；和比較器，其第一輸入耦接所述脈動電容器，第二輸入耦合成接收所述誤差電壓，而輸出耦接所述序列邏輯，使多個PWM信號中對應的一個復位。
3.如權利要求2所述的多相合成脈動電壓發生器，其特徵在於，所述跨導放大器的第一和第二輸入耦接在對應輸出電感器的兩端。
4.如權利要求2所述的多相合成脈動電壓發生器，其特徵在於，所述脈動電容器參照接地。
5.如權利要求1所述的多相合成脈動電壓發生器，其特徵在於，所述多個脈動發生器都包括脈動電容器；帶輸出和輸入的第一跨導放大器，用於接收輸入電壓；第二跨導放大器，其輸入用於接收輸出電壓，輸出耦接所述脈動電容器；比較器，其第一輸入耦接所述脈動電容器，第二輸入接收所述誤差電壓，另有一輸出；置位-復位器件，其置位輸入耦接所述序列邏輯，復位輸入耦接所述比較器的所述輸出，而輸出提供相應的PWM信號；和開關，其第一端耦接所述第一跨導放大器的所述輸出，第二端耦接所述脈動電容器，而控制輸入接收所述相應的PWM信號。
6.如權利要求1所述的多相合成脈動電壓發生器，其特徵在於，所述主控時鐘電路包括主控脈動電容器；主控跨導放大器電路，其輸出耦接所述主控脈動電容器，並具有受控於所述主控時鐘信號的第一與第二狀態，所述第一狀態根據輸入電壓與輸出電壓的壓差對所述主控脈動電容器充電，所述第二狀態根據輸出電壓使所述主控脈動電容器放電；和滯後比較器電路，其輸入耦合成對所述主控脈動電容器的電壓與所述誤差電壓作比較，輸出提供所述主控時鐘信號。
7.如權利要求6所述的多相合成脈動電壓發生器，其特徵在於，所述主控跨導放大器電路包括第一主控跨導放大器，其第一輸入接收輸入電壓，第二輸入接收輸出電壓，另有一輸出；第二主控跨導放大器，其第一輸入接地，第二輸入接收輸出電壓，另有一輸出；和開關電路，其第一端耦接所述第一主控跨導放大器的所述輸出，第二端耦接所述第二主控跨導放大器的所述輸出，公共端耦接所述主控脈動電容器，而控制輸入接收指示所述主控時鐘信號的信號，用於把所述公共端耦接所述第一端與第二端中選擇的一端。
8.如權利要求6所述的多相合成脈動電壓發生器，其特徵在於，所述滯後比較器電路包括第一比較器，其第一輸入耦接所述主控脈動電容器，第二輸入接收所述誤差電壓，另有一輸出；電壓源，用於提供相對於所述誤差電壓的補償電壓；第二比較器，其第一輸入接收所述補償電壓，第二輸入耦接所述主控脈動電容器，另有一輸出；和置位-復位器件，其置位輸入耦接所述第一比較器的所述輸出，復位輸入耦接所述第二比較器的所述輸出，而輸出提供所述主控時鐘信號。
9.如權利要求1所述的多相合成脈動電壓發生器，其特徵在於，所述主控時鐘電路包括主控脈動電容器；主控跨導放大器，其輸入接收所述輸出電壓，輸出耦接所述主控脈動電容器；電壓源，用於提供相對於所述誤差電壓的補償電壓；比較器，其第一輸入耦接所述主控脈動電容器，第二輸入接收所述補償電壓，另有一輸出；單觸發器件，其輸入耦接所述比較器的所述輸出，輸出提供所述主控時鐘信號；和開關，其第一端耦接成接收所述誤差電壓，第二端耦接所述主控脈動電容器，控制輸入接收所述主控時鐘信號。
10.一種產生多個合成脈動電壓以控制多相DC-DC穩壓器的相位的方法，穩壓器包括多個開關電路，各開關電路響應於多個脈寬調製(PWM)信號中對應的一個而通過多個輸出電感器中對應的一個經多個相節點中對應的一個切換輸入電壓，以在一輸出節點產生輸出電壓，其特徵在於，所述方法包括比較輸出電壓與參考電壓而提供誤差電壓；根據輸出電壓產生斜波電壓；基於比較誤差電壓與斜波電壓產生主控時鐘信號；根據主控時鐘信號以連續順序啟動多個PWM信號的每一個；產生多個脈動電壓，各自指示通過對應一個輸出電感器的電流；和根據與誤差電壓比較的相應脈動電壓，使各PWM信號復位。
11.如權利要求10所述的方法，其特徵在於，所述產生多個脈動電壓包括檢測加到各輸出電感器的電壓；把各檢出的電壓轉換成檢測電流；和用相應的檢測電流對相應的電容器件充電。
12.如權利要求11所述的方法，其特徵在於，加到各輸出電感器的所述檢測電壓包括在相應相節點的檢測電壓。
13.如權利要求11所述的方法，其特徵在於，加到各輸出電感器的所述檢測電壓包括相應輸出電感器兩端的檢測電壓。
14.如權利要求10所述的方法，其特徵在於，所述產生多個脈動電壓包括把輸出電壓轉換成相應的第一電流；使相應的電容器件以第一電流放電；把輸入電壓轉換成相應的第二電流；和在啟動相應的PWM信號時，把第二電流耦合成對相應的電容器件充電；而且其中所述使各PWM信號復位包括當相應的電容器件的電壓達到誤差電壓時，使第二電流從相應的電容器件退耦。
15.如權利要求10所述的方法，其特徵在於，所述產生主控時鐘信號包括根據輸入與輸出電壓之差用電流對電容器件充電，直到其電壓升至誤差電壓；電容器件電壓達到誤差電壓時，把主控時鐘信號轉換到第一邏輯電平；相對於誤差電壓提供補償電壓；使電容器件以基於輸出電壓的電流放電，直到電容器件電壓降到補償電壓；和電容器件電壓達到補償電壓時，把主控時鐘信號轉換到第二邏輯電平。
16.如權利要求10所述的方法，其特徵在於，所述產生斜波電壓包括把輸出電壓轉換成電流；和使電容器件以該電流放電。
17.如權利要求16所述的方法，其特徵在於，所述產生主控時鐘信號包括相對誤差電壓提供補償電壓；把電容器件電壓與補償電壓作比較；電容器件電壓降到補償電壓電平時，把主控時鐘信號轉換到第一邏輯電平；主控時鐘轉換到第一邏輯電平時，把電容器件耦合到誤差電壓而將其充電到誤差電壓電平；電容器件電壓達到誤差電壓電平時，把主控時鐘信號轉換到第二邏輯電平；和主控時鐘轉換到第一邏輯電平時，使電容器件從誤差電壓退耦。
全文摘要
多相脈動電壓穩壓發生器應用一參照上下電壓閾值的滯後比較器，該比較器監視電容器兩端產生的主控脈動電壓波形，而供給電容器的電流正比於輸出電壓與輸入電壓或地的差壓。滯後比較器的輸出產生連續耦接PWM鎖存器的主控時鐘信號，其狀態限定了被同步脈動電壓各別分量的持續時間。各個PWM鎖存器的第一狀態由選擇的主控時鐘信號啟動，而由監視各自相節點電壓的有關相電壓比較器中止。
文檔編號H02M3/158GK1603996SQ20041008343
公開日2005年4月6日 申請日期2004年9月29日 優先權日2003年9月29日
發明者M·M·瓦爾特斯, 李學寧, T·A·約初姆 申請人:英特賽爾美國股份有限公司