用於動態相位延遲補償器的方法、產品和裝置的製作方法

2023-11-04 06:20:27

專利名稱：用於動態相位延遲補償器的方法、產品和裝置的製作方法
技術領域：
本發明涉及數字同步電路，特別是涉及數字延遲鎖定環電路。
技術背景時鐘信號實際上用於每個IC和電子系統來控制定時。例如，每當存在時鐘信號的上升沿時，電路中的所有鎖存器可能改變狀態。許多DSP (數位訊號處理器)工具採用DSP評估板來評估DSP。這 些DSP評估板往往採用又稱作內電路仿真器(ICE)的仿真器進行調 試。仿真器是一般用於包括實時測試在內的軟體開發的硬體工具。 它們還有助於修改和顯示存儲器及寄存器中存儲的數據，這可幫助 檢驗系統硬體和軟體的操作。隨著可處理更大的複雜應用程式的高 速DSP的進步，更高籽數(seed)仿真器可顯著減少應用程式開發 時間。但是，仿真器與評估板之間的通信速度受到它們之間包含的數 字電路中產生的延遲的影響。因此，為了改善評估板與仿真器之間 的通信速度和性能，必須補償和/或減少數字電路中產生的延遲。一種傳統的技術採用誤碼測試(即通過升高時鐘頻率直至來自 評估板的通信失敗，然後再選擇略低的頻率)來補償仿真器與評估 板之間的這種延遲。這種技術不是調整偏離以使抽樣時鐘與延遲返 回數據同步，而只是通過降低抽樣同期(即通過增加頻率)查找系 統中的故障點。這可能產生比所要求的更低的工作頻率。另 一種傳統技術採用來自評估板的用戶指定時鐘來確定回送給 仿真器的數據的時鐘。該時鐘自動包括/考慮評估板引入的定時延遲。
該方法需要對評估板增加另 一個引腳。 發明內容根據本發明的第 一 方面，提供了 一種動態調整數字電路中的數據時鐘的方法，該方法包括以下步驟以預定頻率將參考時鐘信號 施加到數字電路和延遲時鐘電路，由延遲參考時鐘發生器對來自數 字電路的延遲返回數據信號抽樣，由延遲參考時鐘發生器比較抽樣 延遲返回數據信號和預期返回數據信號，若延遲返回數據信號等於 預期返回數據信號，則採用數字電路中施加的參考時鐘信號在數字 電路與仿真器之間進行通信，以及若延遲返回數據信號不等於預期 返回數據信號，則通過改變抽樣時鐘信號的延遲來調整延遲返回數 據信號的延遲，直到延遲返回數據信號等於預期返回數據信號。根據本發明的第二方面，提供了一種包括具有指令的存儲介質 的產品，所述指令在由計算平臺執行時導致用於動態調整數據時鐘 的方法的執行，該方法包括以下步驟以預定頻率將參考時鐘信號 施加到數字電路和延遲時鐘電路，由延遲參考時鐘發生器對來自數 字電路的延遲返回數據信號抽樣，由延遲參考時鐘發生器比較抽樣 延遲返回數據信號和預期返回數據信號，若延遲返回數據信號等於 預期返回數據信號，則採用數字電路中施加的參考時鐘信號在數字 電路與仿真器之間進行通信，以及若延遲返回數據信號不等於預期 返回數據信號，則通過改變抽樣時鐘信號的延遲來調整延遲返回數 據信號的延遲，直到延遲返回數據信號等於預期返回數據^f言號。根據本發明的第三方面，提供了一種用於動態調整數字電路中 的數據時鐘的裝置，該裝置包括數字電路以及耦合到數字電路的仿 真器，其中仿真器還包括參考時鐘發生器，產生參考時鐘信號並 以預定頻率將其施加到數字電路；延遲參考時鐘發生器，對來自數 字電路的延遲返回數據信號抽樣，延遲參考時鐘發生器判定延遲返 回數據信號是否等於預期返回數據信號；以及串行協議發生器，若延遲返回數據信號等於預期返回數據信號，則採用數字電路中施加的參考時鐘信號在數字電路與仿真器之間進行通信，而若延遲返回 數據信號不等於預期返回數據信號，則串行協議發生器通過改變樣 本時鐘信號的延遲來調整延遲返回數據信號的延遲，直到延遲返回 數據信號等於預期返回數據信號。


圖1是說明根據本發明的一個實施例動態調整數據時鐘的示例 方法的流程圖。圖2是用於根據本發明的一個實施例動態調整數據時鐘的裝置 的框圖。
具體實施方式
在對優選實施例的以下詳細描述中，參照構成其組成部分的附 圖，附圖中通過舉例說明的方式給出一些可實施本發明的具體實施 例。會理解到，在不背離本發明的範圍的前提下，可採用其它實施 例，並且可進行結構改變。圖中出現的附圖標記的前導數字一般對應於首先引入那個部件 的附圖中的編號，使得相同的附圖標記始終用來表示在多個附圖中 出現的相同部件。相同的附圖標記或標記可表示信號和連接，且從 它在描述的上下文中的使用中將會清楚實際含義。圖1說明動態調整數字電路中的數據時鐘的示例方法100。數字 電路可包括諸如連接在仿真器與評估板之間的電纜和連接器、PC板 電路、評估板上的緩衝器等部件。在110，方法100以預定頻率將參考時鐘信號施加到數字電路和延遲時鐘電路。在120，由延遲參考時鐘發生器對來自數字電路的延遲返回悽t據 信號抽樣。在130,由延遲參考時鐘發生器比較抽樣延遲返回數據信 號和預期返回數據信號。 在140，方法100基於步驟130的比較結果來判定延遲返回數據 信號是否等於預期數據信號。若延遲返回數據信號等於預期返回數 據信號，則方法轉到步驟145。在145，所施加參考時鐘信號用在數 字電路中用於在數字電路與仿真器之間進行通信。若延遲返回數據 信號不等於預期返回數據信號，則方法100轉到步驟150。在150， 方法100通過改變樣本時鐘信號的延遲來調整延遲返回數據信號的 任何延遲，直到延遲返回數據信號等於預期返回數據信號。在一個 實施例中，方法100採用預定時間量來調整參考時鐘信號。經調整 的參考時鐘信號則被施加到數字電路和延遲時鐘電路。在160,則由延遲參考時鐘發生器對來自數字電路的延遲返回數 據信號抽樣。在170,由延遲參考時鐘發生器比4交抽樣延遲返回數據 信號和預期返回數據信號。在180，方法100根據步驟170的比較結果來判定延遲返回數據 信號是否等於預期返回數據信號。若延遲返回數據信號等於預期返 回數據信號，則方法100轉到步驟185。在185，所施加參考時鐘信 號在數字電路中用於在數字電路與仿真器之間進行通信。若延遲返 回數據信號不等於預期返回數據信號，則方法100轉到步驟190。在 190，計算參考時鐘信號與經調整的參考時鐘信號之間的延遲。在192,方法100判定參考時鐘信號與經調整的參考時鐘信號之 間的所計算的相位延遲是否超過閣值相位延遲。若參考時鐘信號與 經調整的參考時鐘信號之間的所計算相位延遲超過閾值相位延遲， 則方法100轉到步驟194。在194，通過採用預定時間量遞減參考時 鍾信號來調整參考時鐘信號。經調整的參考時鐘信號則用於在仿真 器與數字電路之間進行通信。若參考時鐘信號與已調整參考時鐘信 號之間的所計算相位延遲沒有超過閾值相位延遲，則方法100轉到 步驟150，並重複步驟150-194,直到延遲返回lt據信號等於預期悽t 據信號。在一些實施例中，通過將參考時鐘信號初始化為具有零延遲來
調整參考時鐘信號。然後，通過將經初始化的參考時鐘信號遞增250 皮秒來對它進行調整。然後計算參考時鐘信號與經調整的參考時鐘 信號之間的延遲。所計算相位延遲則與閾值相位延遲進行比較。若 根據比較結果，所計算相位延遲大於或等於閾值相位延遲，則將參 考時鐘信號遞減5 MHz。若根據比較結果，所計算相位延遲小於閾 值相位延遲，則重複進行上述步驟，直到所計算相位延遲等於或大 於閾值相位延遲。雖然流程圖100包括在示範實施例中順次安排的步驟110-194， 但是發明主題相關的另 一些實施例可採用多個處理器或者作為兩個 或兩個以上虛擬機或子處理器組織的單個處理器來實現。此外，又 一些實施例作為具有在模塊之間以及通過模塊通信的相關控制和數 據信號的兩個或兩個以上具體的互連硬體模塊，或者作為專用集成 電路的部分來實現這些步驟。因此，示範過程流程圖適用於軟體、 固件和/或硬體實現。現在參照圖2,它說明了根據本發明一實施例的裝置200。裝置 200包括處理器210、仿真器215和數字電路220。例如，數字電路 220可包括諸如連接在仿真器與評估板之間的電纜和連接器、PC板 電路、評估板上的緩沖器等部件。如圖2所示，仿真器215包括存儲器225、處理器接口模塊230、 振蕩器240、參考時鐘發生器245、延遲參考時鐘發生器250和串行 協議發生器255。再如圖2所示，串行協議發生器255包括抽樣塊260。在一些實施例中，仿真器215是基於JTAG的仿真器，它採用稱 作測試訪問埠 (TAP)的專用通信信道來訪問DSP，其對系統是 非入侵的。TAP是可提供對於DSP內置的許多測試支持功能的訪問 的通用埠。它至少由測試時鐘(TCK)、測試數據輸入(TDI)和 測試模式選擇(TMS )的三個輸入信號以及稱作測試數據輸出(TDO ) 的一個輸出信號構成，如圖2所示。測試訪問埠重置(TRST)的 可選第四輸入信號為測試邏輯的異步初始化而設。TCK輸入信號是DSP中的測試邏輯的輸入時鐘，它與DSP核心 時鐘無關。包含專用TCK輸入，使得可獨立於特定系統時鐘的部件 來使用JTAG鏈中的部件之間的串行測試數據通路，不同部件的特定 系統時鐘的頻率可顯著變化。它還允許與部件的系統操作並發進行 的測試數據的移位。在線系統監控的設計中需要後 一種設施來支持 TAP和測試數據寄存器的使用。對於DSP核心與TCK之間的具體 需求和關係，參閱DP手冊中關於JTAG信號的定時信息。TMS是控制測試操作的TAP控制器的輸入信號。為了確保無竟 爭操作，TMS輸入信號在控制器方的TCK輸入信號的下降沿上生成， 且由目標方的測試邏輯在TCK的上升沿上進行抽樣。TDI是測試邏輯的串行數據輸入信號。為了確保無竟爭操作，TDI 輸入信號在控制器方的TCK輸入信號的下降沿上生成，且由目標方 的測試邏輯在TCK的上升沿上進行抽樣。TDO是測試邏輯的串行輸出信號。為了確保無竟爭操作，TDO 輸出信號由測試邏輯在TCK輸入信號的下降沿上生成，且由控制器 在TCK輸入信號的上升沿上進行抽樣。在操作中，在一個示例實施例中，參考時鐘發生器245生成參考時鐘信號並以預定頻率將所生成參考時鐘信號施加到數字電路 220。延遲參考時鐘發生器250則對來自數字電路220的延遲返回數 據信號抽樣。然後，延遲參考時鐘發生器250判定延遲返回數據是 否等於預期返回數據信號。根據延遲參考時鐘發生器250的判定結果，若延遲返回數據信 號等於預期返回數據信號，則串行協議發生器255採用數字電路220 中所施加參考時鐘信號在數字電路220與仿真器215之間進行通信。 根據延遲參考時鐘發生器250的判定結果，若延遲返回數據信號不 等於預期返回數據信號，則串行協議發生器255通過改變樣本時鐘 信號的延遲來調整抽樣延遲返回數據信號的任何延遲，直到延遲返 回數據信號等於預期返回數據信號，以提高數字電路220與仿真器215 之間的通信速度。在一些實施例中，串行協議發生器255採用預定時間量來調整 參考時鐘信號。在這些實施例中，串行協議發生器255將經調整的 參考時鐘信號施加到數字電路220。延遲參考時鐘發生器245則對從 數字電路220接收的延遲返回數據信號抽樣。然後，延遲參考時鐘 發生器245比較抽樣延遲返回數據信號和預期返回數據信號。此外，在這些實施例中，根據延遲參考時鐘發生器245的比較 結果，若延遲返回數據信號等於預期返回數據信號，則串行協議發 生器255採用所施加參考時鐘信號在數字電路220與仿真器215之 間進行通信。根據延遲參考時鐘發生器245的比較結果，若延遲返回數據信 號不等於預期返回數據信號，則串行協議發生器255計算參考時鐘 信號與經調整的參考時鐘信號之間存在的任何延遲。然後，串行協 議發生器255判定所計算相位延遲是否超過閾值相位延遲。根據串 行協議發生器255的判定結果，若所計算相位延遲超過閾值相位延 遲，則串行協議發生器255通過採用預定時間量遞減參考時鐘信號 來調整參考時鐘信號，並採用經調整的參考時鐘信號在仿真器215 與數字電路220之間進行通信。根據串行協議發生器的判定結果， 若所計算相位延遲沒有超過閾值相位延遲，則串行協議發生器255重複調整參考時鐘信號，直到延遲返回數椐信號等於預期數據信號， 並採用經調整的參考時鐘信號在仿真器215與數字電路220之間進 行通信。在這些實施例中，若所計算相位延遲等於閾值相位延遲， 則串行協議發生器255不進行任何調整而採用參考時鐘信號來在仿 真器215與數字電路220之間進行通信。在一些實施例中，串行協議發生器255將參考時鐘初始化為具 有零延遲。串行協議發生器255則以約250皮秒的增量來調整參考 時鐘信號。然後，串行協議發生器255比較所計算相位延遲和閾值 相位延遲。根據比較結果，若所計算相位延遲大於或等於閾值相位 延遲，則串行協議發生器255將參考時鐘信號遞減大約5 MHz，並 採用經遞減的參考時鐘信號在仿真器215與數字電路220之間進行 通信。根據比較結果，若所計算相位延遲小於閾值相位延遲，則串 行協議發生器255重複調整參考時鐘信號，直到所計算相位延遲等 於或大於閾值相位延遲，並採用經調整的參考時鐘信號在仿真器215 與數字電路220之間進行通信。可通過增加主機到仿真器215的通信速度來實現基於高速掃描 的仿真器。對仿真器215-目標鏈路採用低通和低傳播延遲電纜而對 JTAG信號採用高速緩衝器。在現有的基於JTAG掃描的仿真器-目 標鏈路中，延遲是獲得更高TCK輸入信號的限制因素。 一般來說， 仿真器215-目標鏈路中的延遲元件是連接仿真器215和目標的電纜 與鏈路中使用的連接器之間的援衝器。要理解到，以上描述是解釋性的而非限制性的。通過閱讀以上 描述，許多其它實施例對本領域技術人員來說將是顯而易見的。因 此，主題的範圍應當參照以下權利要求以及權利要求所涵蓋的全部 等同範圍來共同確定。如本文所示，本發明可在許多不同的實施例中實現，包括各種 方法、電路、I/O裝置、系統以及包含具有關聯指令的機器可訪問介 質的產品。本領域的技術人員將會清楚了解其它實施例。元件、算法和操 作序列均可改變以適應特定要求。以上針對圖2描述的方法所述的 操作可按照與本文所示及所述不同的順序來執行。圖1和圖2隻是表示性的而沒有按比例繪製。其中的某些部分 可能被擴大，而其它部分可能最小化。圖l-2說明可被本領域的技術 人員理解及正確實現的本發明的各種實施例。要強調的是，"摘要"是根據37 C.F.R.§1.72 (b)提供的，該條 款要求提供使讀者快速了解技術公開的性質和要點的"摘要"。應 當理解，它的提供並不是用於解釋或限制權利要求書的範圍或涵義。
在本發明的實施例的以上詳細描述中，為簡化本公開，各種特 徵共同集中在單個實施例中。這種公開的方法不應解釋為反映了這樣一種目的所主張的本發明的實施例需要超過各權利要求中明確 陳述的特徵。相反，如以下權利要求所反映的那樣，創造性主題少 於單個公開實施例的全部特徵。因此，以下權利要求在這裡結合到 對本發明實施例的詳細描述中，其中各權利要求本身代表單獨的實 施例。會理解到，以上描述是解釋性的而非限制性的。它意在涵蓋可 能包含在所附權利要求確定的本發明的精神和範圍之內的所有備選 方案、修改方案和等效方案。通過閱讀以上描述，許多其它實施例 對本領域的技術人員來說將是顯而易見的。因此，本發明的範圍應 當參照所附權利要求以及權利要求所涵蓋的全部等同範圍來共同確 定。在所附權利要求中，術語"包括，，和"在其中"分別用作相應 術語"包含"和"其中"的普通英語等同義。
權利要求
1.一種在仿真器與包含數字電路的評估板之間進行通信的方法，包括以預定頻率將參考時鐘信號施加到所述數字電路和延遲時鐘電路；由延遲參考時鐘發生器對來自所述數字電路的延遲返回數據信號抽樣；由所述延遲參考時鐘發生器比較所述抽樣延遲返回數據信號和預期返回數據信號；若所述延遲返回數據信號等於所述預期返回數據信號，則採用所述數字電路中施加的參考時鐘信號在所述數字電路與所述仿真器之間進行通信；以及若所述延遲返回數據信號不等於所述預期返回數據信號，則通過改變所述抽樣時鐘信號的延遲來調整所述延遲返回數據信號的延遲，直到所述延遲返回數據信號等於所述預期返回數據信號。
2. 如權利要求1所述的方法，其特徵在於，通過改變所述樣本 時鐘的延遲來調整所述延遲返回數據信號的延遲，直到所述延遲返 回數據信號等於所述預期返回數據信號的步驟包括採用預定時間量來調整所述參考時鐘信號； 將所述經調整的參考時鐘信號施加到所述數字電路和所述延遲 時4中電路；據信號抽樣；由所述延遲參考時鐘發生器比較所述抽樣延遲返回數據信號和 所述預期返回數據信號；若所述延遲返回數據信號等於所述預期返回數據信號，則採用 所述數字電路中施加的參考時鐘信號在所述數字電路與所述仿真器 之間進行通信；若所述延遲返回數據信號不等於所述預期返回數據信號，則計算所述參考時鐘信號與所述經調整的參考時鐘信號之間的延遲；判定所計算的相位延遲是否超過閾值相位延遲；若是，則通過用所述預定時間量遞減所述參考時鐘信號來調整 所述參考時鐘信號，並採用所述經調整的參考時鐘信號在所述仿真 器與所述數字電路之間進行通信；以及若否，則重複上述調整、施加、抽樣、比較和判定步驟，直到 所述延遲返回數據信號等於所述預期數據信號，並採用所述經調整 的參考時鐘信號在所述仿真器與所述數字電路之間進行通信。
3. 如權利要求2所述的方法，其特徵在於，採用預定時間量來 調整所述參考時鐘信號的步驟包括將所述參考時鐘信號初始化為零延遲；通過將所述經初始化的參考時鐘遞增約250皮秒來調整所述參 考時鐘信號；計算所述參考時鐘信號與所述經調整的參考時鐘信號之間的延遲；比較所述所計算的相位延遲和所述閾值相位延遲； 若所計算的相位延遲大於或等於所述閾值相位延遲，則將所述參考時鐘信號遞減約5MHz;以及若所計算的相位延遲小於所述閾值相位延遲，則重複所述調整、比較和遞減步驟，直到所計算的相位延遲等於或大於所述閾值相位延遲。
4. 如權利要求1所述的方法，其特徵在於，所述數字電路包含 從包括以下各項的組中選取的部件連接在所述仿真器與所述評估 板之間的電纜和連接器、PC板電路以及所述評估板上的緩衝器。
5. —種產品，包括具有指令的存儲介質，所述指令在由計算平臺執行時導致執行 包括下列步驟的方法以預定頻率將參考時鐘信號施加到所述數字電路和延遲時鐘電路；由延遲參考時鐘發生器對來自所述數字電路的延遲返回數據信 號抽樣；由所述延遲參考時鐘發生器比較所述抽樣延遲返回數據信號和 預期返回數據信號；若所述延遲返回數據信號等於所述預期返回數據信號，則採用 所述數字電路中施加的參考時鐘信號在所述數字電路與仿真器之間 進行通信；以及若所述延遲返回數據信號不等於所述預期返回數據信號，則通 過改變所述樣本時鐘信號的所述延遲來調整所述延遲返回數據信號 的延遲，直到所述延遲返回數據信號等於所述預期返回數據信號。
6.如權利要求5所述的產品，其特徵在於，通過改變所述樣本 時鐘的延遲來調整所述延遲返回數據信號的延遲，直到所述延遲返 回數據信號等於所述預期返回數據信號的步驟包括採用預定時間量來調整所述參考時鐘信號；將所述經調整的參考時鐘信號施加到所述數字電路和所述延遲 時4中電路；由所述延遲參考時鐘發生器對來自所述數字電路的延遲返回數 據信號抽樣；由所述延遲參考時鐘發生器比較所述抽樣延遲返回數據信號和 所述預期返回數據信號；若所述延遲返回數據信號等於所述預期返回數據信號，則採用 所述數字電路中施加的參考時鐘信號在所述數字電路與所述仿真器 之間進行通信；若所述延遲返回數據信號不等於所述預期返回數據信號，則計 算所述參考時鐘信號與所述經調整的參考時鐘信號之間的延遲； 判定所計算的相位延遲是否超過闊值相位延遲；若是，則通過用所述預定時間量遞減所述參考時鐘信號來調整 所述參考時鐘信號，並採用所述經調整的參考時鐘信號在所述仿真 器與所述數字電路之間進行通信；以及若否，則重複上述調整、施加、抽樣、比較和判定步驟，直到 所述延遲返回數據信號等於所述預期數據信號，並釆用所述經調整 的參考時鐘信號在所述仿真器與所述數字電路之間進行通信。
7. 如權利要求6所述的產品，其特徵在於，採用預定時間量來 調整所述參考時鐘信號的步驟包括將所述參考時鐘信號初始化為零延遲；通過將所述初始化參考時鐘遞增約250皮秒來調整所述參考時 鍾信號；計算所述參考時鐘信號與所述經調整的參考時鐘信號之間的延遲；比較所計算的相位延遲和所述閾值相位延遲；若所計算的相位延遲大於或等於所述闊值相位延遲，則將所述 參考時鐘信號遞減5MHz;以及若所計算的相位延遲小於所述閾值相位延遲，則重複所述調整、 比較和遞減步驟，直到所計算的相位延遲等於或大於所述閾值相位 延遲。
8. 如權利要求5所述的產品，其特徵在於，所述數字電路包含 從包括以下各項的組中選取的部件連接在所述仿真器與評估板之 間的電纜和連接器、PC板電路以及所述評估板上的緩沖器。
9. 一種裝置，包括 數字電路；以及耦合到所述數字電路的仿真器，其中，所述仿真器還包括 參考時鐘發生器，產生參考時鐘信號並以預定頻率將其施加到 所述數字電路； 延遲參考時鐘發生器，對來自所述數字電路的延遲返回數據信 號抽樣，其中，所述延遲參考時鐘發生器判定所述延遲返回數據信號是否等於所述預期返回數據信號；以及串行協議發生器，若所述延遲返回數據信號等於所述預期返回 數據信號，則釆用所述數字電路中施加的參考時鐘信號在所述數字 電路與所述仿真器之間進行通信，以及若所述延遲返回數據信號不 等於所述預期返回數據信號，則所述串行協議發生器通過改變所述 抽樣時鐘信號的延遲來調整所述延遲返回數據信號的延遲，直到所 述延遲返回數據信號等於所述預期返回數據信號。
10.如權利要求9所述的裝置，其特徵在於，所述串行協議發生 器採用預定時間量來調整所述參考時鐘信號，所述串行協議發生器 將所述經調整的參考時鐘信號施加到所述數字電路，所述延遲參考 時鐘發生器對來自所述數字電路的延遲返回數據信號進行抽樣，所 述延遲參考時鐘發生器比較所述抽樣延遲返回數據信號和所述預期 返回數據信號，若所述延遲返回數據信號等於所述預期返回數據信號，則所述串行協議發生器採用所施加的參考時鐘信號在所述數字電路與所述 仿真器之間進行通信；若所述延遲返回數據信號不等於所述預期返回數據信號，則所 述串行協議發生器計算所述參考時鐘信號與所述經調整的參考時鐘 信號之間的延遲；所述串行協議發生器判定所計算的相位延遲是否超過閾值相位 延遲，若所計算的相位延遲超過所述閾值相位延遲，則所述串行協 議發生器通過用所述預定時間量遞減所述參考時鐘信號來調整所述 參考時鐘信號，並採用所述經調整的參考時鐘信號在所述仿真器與 數字電路之間進行通信，以及若所計算的相位延遲沒有超過所述閾值相位延遲，則所述串4亍 協議發生器重複調整所述參考時鐘信號，直到所述延遲返回數據信 號等於所述預期數據信號，並採用所述經調整的參考時鐘信號在所 述仿真器與所述數字電路之間進行通信。
11. 如權利要求10所述的裝置，其特徵在於，所述串行協議發 生器將所述參考時鐘信號初始化為零延遲，所述串行協議發生器以約250皮秒的增量來調整所述參考時鐘信號，所述串行協議發生器 比較所計算的相位延遲和所述閾值相位延遲，若所計算的相位延遲 大於或等於所述閾值相位延遲，則所述串行協議發生器將所述參考 時鐘信號遞減5 MHz，以及若所述所計算相位延遲小於所述閾值相 位延遲，則所述串行協議發生器重複調整所述參考時鐘信號，直到 所計算的相位延遲等於或大於所述閾值相位延遲。
12. 如權利要求9所述的裝置，其特徵在於，所述數字電路包含 從包括以下各項的組中選取的部件連接在所述仿真器與評估板之 間的電纜和連接器、PC板電路以及所述評估板上的緩沖器。
全文摘要
本發明公開了採用仿真器中的再生時鐘信號來動態調整數據信號以增加仿真器與評估板之間的通信速度的裝置、方法和產品。在一個實施例中，這通過以預定頻率將參考時鐘信號施加到數字電路來實現。延遲返回數據信號則從數字電路抽樣。抽樣延遲返回數據信號則與預期返回數據信號進行比較。然後，作為比較結果的函數來調整延遲返回數據信號，以增加仿真器與評估板之間的通信速度。
文檔編號H04L7/00GK101133591SQ200680006822
公開日2008年2月27日 申請日期2006年3月2日 優先權日2005年3月4日
發明者C·帕特爾, D·多伊爾, H·哈吉莫拉納, J·巴斯託斯, K·加涅 申請人:模擬裝置公司