一種非晶高k柵介質堆棧及其製備方法
2024-01-29 13:25:15
專利名稱：一種非晶高k柵介質堆棧及其製備方法
技術領域：
本發明涉及一種非晶高k柵介質堆棧及其製備方法，屬於半導體技術領域。
背景技術：
微電子工業的迅猛發展，使得作為集成電路核心器件的金屬-氧化層-半導體-場效電晶體(MOSFET)的特徵尺寸正以摩爾定律的速度縮小。高k材料HfO2已經初步替代了傳統的SiO2用於45nm和32nm技術節點。然而，HfO2也存在著一些不足。例如，HfO2結晶溫度較低( 375°C)，在後續熱處理的過程中容易晶化，導致漏電流的增加；並且HfO2與Si之間容易形成矽化物的界面層，影響等效氧化層厚度(EOT)的減小，同時也增大了界面態密度(1011 IO12CnT2，而Si02/Si的界面態密度一般為IOiciCnT2);由於Hf-O鍵的離子鍵特性，以及HfO2薄膜在製備過程中易導致不完全氧化和較高數量的斷鍵，在HfO2中容易產生高密度的氧空位結構缺陷，將進一步增大了漏電流，嚴重影響了柵介質層的電學特性。這些不足限制了 HfO2高k柵介質在未來集成電路中的應用。因此，如何對HfO2薄膜進行改性提聞性能成為了當如研究的熱點。研究發現，向HfO2中摻雜稀土元素(如La、Gd、Y等)可以改善HfO2薄膜的熱力學穩定性，減少HfO2中的缺陷，改善其能帶結構等。CeO2具有較高的介電常數( 26)，較好的化學穩定性，以及與Si具有較好的兼容性。但是CeO2-HfO2體系高k柵介質的研究還未引起業內關注。因此，如何獲得穩定性好、可重複性好的CeO2-HfO2柵介質薄膜就成為目前本技術領域急需解決的問題。
發明內容
本發明的目的在於提供一種漏電流密度小、介電常數高的非晶高k柵介質堆棧。
本發明的另一目的在於提供一種非晶高k柵介質堆棧的製備方法，以實現非晶高k柵介質薄膜在Si襯底上的沉積。為實現上述目的，本發明採取以下技術方案:—種非晶高k柵介質堆棧，該柵介質堆棧包括單晶矽基片、採用磁控共濺射法在該單晶矽基片上沉積的非晶CeO2-HfO2薄膜、以及採用磁控濺射法或熱蒸發沉積法沉積的金屬柵電極。所述單晶矽基片作為襯底材料，其電阻係數為2 5 Ω * cm ;所述非晶CeO2-HfO2薄膜的厚度為5 20nm。所述的金屬柵電極可以為鉬(Pt)、氮化鈦(TiN)、鎢(W)或氮化鉭(TaN)。所述非晶CeO2-HfO2薄膜作為柵介質層的介電常數為16 25。所述非晶CeO2-HfOj^膜物理厚度為IOnm時，在柵壓為I伏下，非晶高k柵介質堆棧的漏電流密度為5X 10_3A/cm2。一種上述非晶高k柵介質堆棧的製備方法，該方法包括如下步驟:(I)將單晶矽基片和氧化鉿、氧化鈰陶瓷靶材分別放入磁控濺射設備中，將磁控濺射設備抽至高真空10_4Pa，按氧氣與氬氣的流量比為1: 10 1:1通入氧氣和氬氣混合氣體，在0.1 5Pa條件下，對氧化鉿和氧化鈰陶瓷靶材進行磁控共濺射，在單晶矽基片上沉積形成非晶CeO2-HfO2薄膜；(2)採用磁控濺射法或熱蒸發沉積法向非晶CeO2-HfO2薄膜上沉積金屬柵電極，得到非晶高k柵介質堆棧。所述氧化鉿、氧化鈰陶瓷靶材CeO2的純度大於99.95%。在步驟(I)中單晶矽基片與氧化鉿、氧化鈰陶瓷靶材之間的距離為20 50mm。所述步驟(I)在單晶矽基片上沉積形成的非晶CeO2-HfO2薄膜的厚度為5 20nm。所述步驟(I)中使用的單晶矽基片在使用之前，需要清洗除去其表面的有機汙染物、微塵、金屬離子及氧化層。所述氧化鉿或氧化鈰陶瓷靶材可以採用固相燒結法製得，包括以下步驟:選擇純度為99.99%的氧化鉿(氧化鈰)粉末，將氧化鉿(氧化鈰)粉末置於120°C的烘箱內3小時後，迅速在8MPa壓力，壓制5min，將粉末製成直徑為60mm、厚度為5mm的薄片；迅速真空封裝，然後進行冷等靜壓去應力工藝，壓力為IOOMPa ;將乾燥的氧化鉿(氧化鈰)粉末鋪在純度為99.9%的Al2O3坩堝底部，將壓制好的薄片放入其中，再用乾燥的氧化鉿(氧化鈰)粉末覆蓋薄片，蓋上陶瓷坩堝蓋，隨後將坩堝放入馬弗爐中，以2°C/min的升溫速率從室溫升至1500°C，燒結6h，再以2V /min的降溫速率降至室溫，即得氧化鉿(氧化鈰)陶瓷靶材。上述製備氧化鉿(氧化鈰)陶瓷靶材的方法易於操作，成本較低，並且所得靶材緻密，不易開裂。本發明的有益效果為:(I)本發明的非晶高k柵介質堆棧中柵介質薄膜為非晶態，結構穩定。(2)本發明的非晶高k柵介質堆棧具有較小的漏電流密度和較高的介電常數，非晶CeO2-HfO2薄膜材料的介電常數約為16，IOnm厚的該薄膜材料在柵壓為_1伏的時候，其漏電流密度僅為5X 10_3A/cm2。(3)本發明的非晶高k柵介質堆棧的製備方法簡單，重複性好，所製備陶瓷薄膜適合高k柵介質材料使用。
圖1為本發明實施例2所製備的非晶高k柵介質堆棧MOS結構的高頻電容-電壓(C-V)曲線圖。圖2為本發明實施例2所製備的非晶高k柵介質堆棧MOS結構的漏電流性能的曲線圖。
具體實施例方式以下通過實施例對本發明做進一步說明，但本發明的保護範圍不受這些實施例的限制。實施例1選擇純度為99.99%的氧化鉿(氧化鈰)粉末，將氧化鉿(氧化鈰)粉末置於120°C的烘箱內3小時後，迅速在8MPa壓力，壓制5min，將粉末製成直徑為60mm、厚度為5mm的薄片；迅速真空封裝，然後進行冷等靜壓去應力工藝，壓力為IOOMPa ;將乾燥的氧化鉿(氧化鈰)粉末鋪在純度為99.9%的Al2O3坩堝底部，將壓制好的薄片放入其中，再用乾燥的氧化鉿(氧化鈰)粉末覆蓋薄片，蓋上陶瓷坩堝蓋，隨後將坩堝放入馬弗爐中，以2°C/min的升溫速率從室溫升至1500°C，燒結6h，再以2V /min的降溫速率降至室溫，即得氧化鉿(氧化鈰)陶瓷靶材。實施例2非晶高k柵介質堆棧的製備方法的具體步驟如下:(I)在磁控濺射設備中採用實施例1的氧化鉿(氧化鈰)陶瓷靶材，將氧化鉿(氧化鋪)陶瓷祀材預派射5min ；(2)採用如表I所示的標準清洗工藝清洗電阻率為2 5 Ω.Cm的單晶矽基片，放入磁控濺射設備中，作為沉積薄膜的襯底材料；表I單晶矽基片襯底的標準清洗工藝的具體操作流程
權利要求
1.一種非晶高k柵介質堆棧，其特徵在於:該柵介質堆棧包括單晶矽基片、採用磁控共濺射法在該單晶矽基片上沉積的非晶CeO2-HfO2薄膜、以及採用磁控濺射法或熱蒸發沉積法沉積的金屬柵電極。
2.根據權利要求1所述的非晶高k柵介質堆棧，其特徵在於:所述金屬柵電極為鉬、氮化鈦、鎢或氮化鉭。
3.根據權利要求1所述的非晶高k柵介質堆棧，其特徵在於:所述非晶CeO2-HfO2薄膜的厚度為5 20nm。
4.根據權利要求3所述的非晶高k柵介質堆棧，其特徵在於:所述非晶CeO2-HfO2薄膜作為柵介質層的介電常數為16 25。
5.根據權利要求1所述的非晶高k柵介質堆棧，其特徵在於:所述非晶CeO2-HfO2薄膜物理厚度為IOnm時，在柵壓為I伏下，非晶高k柵介質堆棧的漏電流密度為5X10_3A/cm2。
6.一種權利要求1所述非晶高k柵介質堆棧的製備方法，其特徵在於:該方法包括如下步驟: (1)將單晶矽基片和氧化鉿、氧化鈰陶瓷靶材分別放入磁控濺射設備中，將磁控濺射設備抽至高真空10_4Pa，按氧氣與氬氣的流量比為1: 10 1:1通入氧氣和氬氣的混合氣體，在0.1 5Pa條件下，對氧化鉿和氧化鈰陶瓷靶材進行磁控共濺射，在單晶矽基片上沉積形成非晶CeO2-HfO2薄膜； (2)採用磁控濺射法或熱蒸發沉積法向非晶CeO2-HfO2薄膜上沉積金屬柵電極，得到非晶聞k棚介質堆找。
7.根據權利要求6所述的製備方法，其特徵在於:所述氧化鉿、氧化鈰陶瓷靶材的純度大於 99.95%。
8.根據權利要求6所述的製備方法，其特徵在於:在步驟(I)中單晶矽基片與氧化鉿、氧化鈰陶瓷靶材之間的距離為20 50mm。
9.根據權利要求6所述的製備方法，其特徵在於:所述步驟(I)在單晶矽基片上沉積形成的非晶CeO2-HfO2薄膜的厚度為5 20nm。
全文摘要
本發明提供一種非晶高k柵介質堆棧及其製備方法。該柵介質堆棧包括單晶矽基片、採用磁控共濺射法在該單晶矽基片上沉積的非晶CeO2-HfO2薄膜、以及採用磁控濺射法或熱蒸發沉積法沉積的金屬柵電極。本發明採用特定的陶瓷燒結技術製備高純度的氧化鉿(氧化鈰)靶材，以單晶矽基片作為襯底材料，在基片上使用磁控共濺射的方法形成非晶CeO2-HfO2薄膜。該柵介質堆棧中的非晶CeO2-HfO2薄膜具有較高的介電常數、較小的漏電流密度。該製備方法簡單，重複性好，所製備的陶瓷薄膜適合高k柵介質材料使用。
文檔編號H01L21/285GK103165665SQ20111040853
公開日2013年6月19日 申請日期2011年12月9日 優先權日2011年12月9日
發明者屠海令, 楊萌萌, 杜軍 申請人:北京有色金屬研究總院