垂直相位解調電路的製作方法
2024-01-27 07:34:15
專利名稱：垂直相位解調電路的製作方法
技術領域：
本發明涉及適合在數位電視廣播的垂直相位解調電路中使用的垂直相位解調電路。
近年來，以數位訊號形式供給電視廣播信號的技術已實用化，已開始進行商業性的數位電視廣播。在數位電視廣播中，有使用衛星發送數位電視信號和用地面波發送數位電視廣播這兩種情況。其中，說明衛星數位電視廣播。
圖5是表示在衛星數字廣播接收機中接收的1幀部分的數字數據的結構圖。數字數據在一幀中包括39936個符號。其中，所謂符號是在1時鐘內同步接收的信號。一幀的前頭部分由TMCC信號(傳送多路控制信號)和同步碼信號構成。TMCC信號傳送時間段(slot)信號和與傳送方式相關的控制信息。同步碼信號的符號數合計為40個符號。TMCC信號和同步碼信號的總符號數為192，作為BPSK(BinaryPSK)調製信號來傳送。
在TMCC信號和同步碼信號，交叉配置數據(圖象部分、聲音部分等)和用於載波鎖定的色同步信號。各數據的符號數有203個，各載波鎖定色同步信號的符號數有4個。載波鎖定色同步信號為BPSK調製信號。
由203個符號構成的數據部分和由4個符號構成的載波鎖定同步信號部分為1組，連續合計4組((203+4)×4個符號)稱為1個時間段。
按各種調製方式調製各個時間段。在頻率引入後，檢測同步碼，通過取出幀同步解調TMCC信號的內容，可辨認哪種調製方式的數據按哪種順序傳送。作為調製方式，可列舉出8PSK、QPSK(QPSKQuadrature PSK)和BPSK等。
下面，圖6表示衛星數字廣播接收機的結構。在調諧器61中對衛星傳送的數位電視信號同步檢波，同時進行頻率降頻轉換。從調諧器61獲得的I信號和Q信號用垂直相位解調電路62解調，生成I基帶和Q基帶。然後，用PSK解調電路63，按照I基帶和Q基帶，進行各種PSK解調，用誤差校正電路64進行PSK解調信號的誤差校正。用信號處理電路65按照MPEG1或MPEG2方式將誤差校正過的PSK解調信號解碼成動圖象數據和聲音數據。
圖3表示垂直相位解調電路62的具體電路例。用構成準同步檢波器的乘法器1和2對數位電視信號進行同步檢波，輸出I信號和Q信號。用AD轉換器3和4將I信號和Q信號轉換成數字數據，輸入至解調器5。
在解調器中，按可變為理想狀態那樣來校正I信號和Q信號的矢量，作為I基帶和Q基帶輸出。I基帶輸入到時鐘再生電路6，利用PLL方法再生與基帶同步的再生時鐘CK。在時鐘再生電路6中，如圖2的A所示，檢測作為基準信號的Q基帶的零交叉點，頻率控制時鐘再生電路6中的VCO，以便使該零交叉點與再生時鐘CK的上升邊緣達到相位同步。圖2的A是表示基帶與再生時鐘相位同步的圖。
但是，在AD轉換器3和4中，按照其性能，在輸出數字數據中會重疊DC偏差。如果DC偏差重疊，那麼會發生以下問題。
圖4表示QPSK調製方式的構象。在QPSK調製方式的情況下，在四個象限中有表示基帶矢量的各符號點(A、B、C、D)，按照數據在各符號點之間移動。如果DC偏差發生在AD轉換器3和4中，那麼基帶的矢量就不表示理想狀態，按照基帶的大小，基帶的矢量會表示其它點。例如，如果在Q基帶中發生偏差，那麼從理想狀態的○點偏移至●點。而且，因DC偏差，基帶的矢量例如偏差至A′點。在這種情況下，按照偏差的大小，本來應該作為A點解調的基帶被錯誤地作為B點解調。這樣，由於與沒有DC偏差時的間隔(例如A-B)相比，圖4構象上的各符號間的距離即在存在DC偏差情況下的間隔(例如A′-B′)被壓縮，相對於傳送路徑上產生的雜音的噪聲容限變小，所以解調性能(位誤差率)惡化。
在圖3的以往例中，作為除去DC偏差的方法，在AD轉換器3和4與解調器5之間插入用於DC偏差檢測的低通濾波器和用於除去DC偏差的加法器。通過用低通濾波器使AD轉換器3和4的輸出數據平坦化，檢測DC偏差，然後作為用加法器結果，減法運算DC偏差部分，除去DC偏差。
但是，由於必須檢測DC電平，因而就必須使該低通濾波器的時間常數增大。如果要用數字濾波器實現時間常數大的低通濾波器，那麼就存在電路規模變得非常大的問題。並且，由於低通濾波器連接在AD轉換器3和4的後級上，低通濾波器還不得不按與AD轉換器3和4相同的時鐘操作，必須高速操作。如果使上述低通濾波器那樣的大規模電路高速操作，那麼可以採用所謂的信號處理的流水線化技術，但伴隨著流水線化，會追加寄存器。
本發明的特徵在於，在解調有垂直關係的兩個基帶的垂直相位解調電路中，包括根據數字調製信號準同步檢波基帶的準同步檢波器，對所述基帶進行數字轉換的AD轉換器，將該AD轉換器的輸出數據與偏差檢測信號相加的加法器，和生成與所述基帶同步的時鐘的PLL，所述PLL根據基帶信號與同步信號的相位關係輸出偏差檢測信號，用所述加法器消除偏差。
特別是，其特徵在於，所述PLL相位比較器在所述時鐘脈衝上升時檢測基帶的電平，將該電平作為偏差檢測信號輸出。
並且，其特徵在於，所述PLL包括檢測鎖定的鎖定檢測電路，和根據所述鎖定檢測電路的輸出使偏差檢測信號導通的門電路。
此外，其特徵在於還包括將偏差檢測信號平坦化並使其延遲的LPF。並且，其特徵在於，所述PLL兼用作再生與包括在基帶中的位時鐘同步的時鐘的時鐘再生電路。
按照本發明，在再生包括在基帶信號中的位時鐘時，利用根據偏差量輸出的偏差檢測信號，可以消除DC偏差成分。
圖1是表示本發明實施例的方框圖。
圖2是用以說明圖1的時鐘再生電路6的操作的波形圖。
圖3是表示以往例的方框圖。
圖4是表示QPSK方式的構象的特性圖。
圖5是表示數位電視信號的數據列的圖。
圖6是表示衛星數位電視接收機的方框圖。
圖1是表示本發明實施例的電路圖。對於與以往例的圖3相同的電路被標以與圖3相同的符號，並省略其說明。
6是時鐘再生電路，由可變輸出頻率的VCO7、分頻VCO7的輸出信號的分頻器8、進行Q基帶和分頻器8的輸出信號的相位比較的相位比較器9、平坦化相位比較器9的相位檢測信號並產生控制VCO7的輸出頻率的頻率控制信號的LPF10構成。而且，時鐘再生電路6包括計數VCO7的輸出頻率，通過使計數值變為預定值來檢測PLL鎖定的鎖定檢測電路11。
12是延遲並平坦化從相位比較器9輸出的偏差檢測信號，使偏差校正環穩定的LPF。此外，13是在時鐘再現電路6被鎖定時導通偏差檢測信號的門電路。並且，14和15是根據偏差檢測信號，消除從AD轉換器3和4輸出的偏差的加法器。
首先說明時鐘再生電路6的操作。相位比較器9根據Q基帶與分頻器8的輸出的相位差輸出相位檢測信號PCO。用LPF10使相位檢測信號PCO平坦化，作為控制信號輸入至VCO7。根據頻率控制信號變更VCO7的輸出頻率，VCO7的輸出信號在分頻後被再次輸入至相位比較器9。並且，如圖2的A所示，檢測作為基準信號的Q基帶零交叉點，頻率控制VCO7，以便使該零交叉點與再生時鐘CK的上升邊緣達到相位同步。
但是，相位比較器8輸出相位檢測信號和偏差信號。在基帶的零交叉附近，輸出相位檢測信號PCO作為再生時鐘上升時的基帶的電平。在基帶上升時通過非反向基帶電平來輸出相位檢測信號PCO，而在基帶下降時通過使所述電平反向來輸出。如圖2的C所示，在再生時鐘比基帶超前的情況下，當基帶在零交叉點上上升時，基帶的電平變負，原樣輸出負電平的相位檢測信號。此外，在基帶下降時，雖然基帶的電平變正，但使其反向，輸出負電平的相位檢測信號。因此，到VCO7的頻率控制信號整體變負，在下降方向上控制VCO7的輸出頻率。
此外，如圖2的D所示，在再生時鐘比基帶滯後的情況下，基帶在零交叉點上升時，基帶的電平變正，原樣輸出正電平的相位檢測信號。此外，在基帶下降時，基帶的電平變負，使之反向輸出正電平的相位檢測信號。因此，到VCO7的頻率控制信號整體變為正電平，向升高方向控制VCO7的輸出頻率。
在圖2的B中，時鐘再生電路6處於鎖定狀態，並且表示在基帶中產生偏差時的波形。由於基帶整體僅偏差部分上升，所以基帶的±峰間的中間值處於偏差位置。於是，時鐘再生電路6控制VCO7，以便再生時鐘CK的上升在對基帶偏差的零交叉點上相位同步。在該狀態下，由於同一電平ΔE的正負信號被相互不同地輸出，從LPF10輸出的頻率控制信號為『0』，所以相位檢測信號PCO維持鎖定狀態。
此外，鎖定時的電平差ΔE表示偏差電平。通過按原來的電平輸出電平差ΔE，輸出偏差檢測信號。由於相位比較器9檢測零交叉附近的基帶電平，所以不必附加新的電路，可以從相位比較器9輸出偏差檢測信號。
用LPF12使偏差檢測信號平坦化為用於除去偏差的信號。如上所述，由於可以在鎖定PLL時正確地檢測偏差檢測，所以僅在鎖定檢測電路11的輸出信號發生時使LPF12的輸出信號導通，施加到加法器14和15上。在加法器14和15中，來自AD轉換器3和4的偏差被LPF14的輸出消除。其中，LPF12還具有平坦化偏差檢測信號的作用，並且具有使偏差檢測信號延遲或減弱的作用。其結果，通過使偏差校正環的靈敏度減弱，可以實現穩定化。由於可以用相位比較器9檢測DC偏差，所以LPF12沒有以往那樣檢測DC偏差的任務。因此，作為LPF12，與以往相比，不需要大的時間常數，就可以使操作時鐘達到CK/2，此外，還不必增大電路規模。
再有，如果PLL是可以檢測鎖存狀態的電路，作為鎖定檢測電路11，則不限於圖1所示的電路。
按照本發明，在生成與基帶同步的時鐘的PLL中，由於使用相位比較結果可以檢測DC偏差，所以使電路結構簡單，並且即使不進行高速處理，也可以除去DC偏差。
此外，在本發明中，由於使用再生與基帶同步的時鐘的電路來檢測DC偏差，所以不必附加新的電路。
權利要求
1.一種垂直相位解調電路，解調有垂直關係的兩個基帶，該電路包括根據數字調製信號準同步檢波基帶的準同步檢波器，將所述基帶進行數字轉換的AD轉換器，將該AD轉換器的輸出數據與偏差檢測信號相加的加法器，和生成與所述基帶同步的時鐘的PLL，其特徵在於，所述PLL根據基帶信號與同步信號的相位關係輸出偏差檢測信號，用所述加法器消除偏差。
2.如權利要求1所述的垂直相位解調電路，其特徵在於，所述PLL相位比較器在所述時鐘上升時檢測基帶的電平，輸出該電平作為偏差檢測信號。
3.如權利要求1所述的垂直相位解調電路，其特徵在於，所述PLL包括檢測鎖定的鎖定檢測電路，和根據所述鎖定檢測電路的輸出使偏差檢測信號導通的門電路。
4.如權利要求1所述的垂直相位解調電路，其特徵在於，配有將偏差檢測信號平坦化並使其延遲的LPF。
5.如權利要求1所述的垂直相位解調電路，其特徵在於，所述PLL兼用作再生與包含在基帶中的位時鐘同步的時鐘的時鐘再生電路。
全文摘要
在垂直相位解調電路中用簡單的電路除去DC偏差。如果時鐘再生電路6被鎖定,那麼用相位比較器9檢測來自零交叉點的與真正0電平的電平差ΔE。電平差ΔE表示偏差電平,用原來的電平輸出電平差ΔE。用LPF14使電平差ΔE平坦化,然後輸入至加法器14和15,從而除去DC偏差部分。
文檔編號H04N5/455GK1269670SQ0010481
公開日2000年10月11日 申請日期2000年3月27日 優先權日1999年3月25日
發明者吉江一明 申請人:三洋電機株式會社