採用t型柵結構的浮柵快閃記憶體器件及其製造工藝方法

2023-06-14 20:24:56 2

專利名稱：採用t型柵結構的浮柵快閃記憶體器件及其製造工藝方法
技術領域：
本發明涉及一種半導體集成電路器件，尤其涉及一種採用T型柵結構的浮柵快閃記憶體 器件；此外，本發明還涉及上述採用T型柵結構的浮柵快閃記憶體器件的製造工藝方法。
背景技術：
當前工業界主流的快閃記憶體器件存儲介質分為兩種一種是以多晶矽(Poly-Si)作為 電荷存儲介質的浮柵器件(Floating Gate FLASH);另一種是以氮化矽(SiN)作為電荷存 儲介質的器件(S0N0S FLASH)。 隨著市場對高密度存儲器產品需求的不斷提升，加之研究機構和工業界不斷努 力，各種高密度存儲的技術被提出並在實際產品中實現。例如，S0N0S器件可以實現單元鏡 像存儲(Mirror-Bit)，從而實現存儲密度加倍。其原理是利用S0N0S器件採用氮化矽作為 存儲介質，氮化矽中大量的陷阱可以固定隧穿進入的電荷，通過區分電荷所在的不同位置， 實現對源漏不同狀態的讀取(如圖1)。 另一方面，作為工業界主流存儲器件的浮柵快閃記憶體器件的存儲介質為導電的多晶矽 材料，電荷注入浮柵中後，電荷並不是固定在某個區域，而是均勻分布在浮柵中。因而，常規 的浮柵器件無法實現單元鏡像存儲，從而限制了存儲密度的提升。

發明內容
本發明要解決的技術問題是提供一種採用T型柵結構的浮柵快閃記憶體器件，通過柵氧 化層和多晶矽層的物理隔離，實現了浮柵快閃記憶體單元鏡像存儲，使存儲密度加倍。為此，本發 明還提供上述採用T型柵結構的浮柵快閃記憶體器件的製造工藝方法。 為解決上述技術問題，本發明提供一種採用T型柵結構的浮柵快閃記憶體器件，由下至 上依次包括隧穿氧化層、多晶矽浮柵層和0N0層，所述0N0層和多晶矽浮柵層中間被刻蝕 成一凹槽，在該凹槽的多晶矽浮柵層側壁形成柵氧化層，多晶矽覆蓋在浮柵上方和該凹槽 中，形成T型柵結構的多晶矽電極。 所述的隧穿氧化層厚度為50 100埃，所述的多晶矽浮柵層厚度為500 1000 埃，所述的0N0層厚度為50 200埃，所述的T型柵凹槽寬度為10 300nm，所述浮柵上方 的多晶矽柵電極層厚度為1000 2000埃；所述柵氧化層厚度為100埃 200埃。
本發明還提供一種採用T型柵結構的浮柵快閃記憶體器件的製造工藝方法，包括如下步 驟 (1)由下至上依次澱積隧穿氧化層、多晶矽浮柵層和0N0層； (2)T型柵光刻和刻蝕，這步刻蝕需要刻蝕0N0層和多晶矽浮柵層，停止在隧穿氧 化層，形成凹槽結構； (3)柵氧化，在上述凹槽的多晶矽浮柵側壁形成柵氧化層； (4)多晶矽澱積，多晶矽覆蓋在浮柵上方和上述凹槽中，從而形成T型柵結構；
(5)多晶矽光刻和刻蝕，形成多晶矽柵電極。
在步驟(2)和步驟(3)之間增加溼法清洗步驟，清除步驟(2)刻蝕後殘留的隧穿 氧化層。 和現有技術相比，本發明具有以下有益效果T型柵結構單元的等效電路為兩個 浮柵快閃記憶體單元和一個普通場效應管的串聯(如圖4)。 T型柵結構和柵氧化層實現了兩側浮 柵多晶矽的物理隔離，從而達到了鏡像存儲單元(Mirror-Bit)的物理結構，這和傳統的浮 柵器件相比，實現了鏡像存儲單元，從而使存儲密度加倍。


圖1是傳統SiN介質S0N0S器件實現單元鏡像存儲的示意圖；
圖2是本發明採用T型柵結構實現浮柵快閃記憶體單元鏡像存儲的示意圖；
圖3是本發明T型柵結構浮柵快閃記憶體單元工藝流程圖；
圖4是本發明T型柵結構浮柵快閃記憶體單元等效電路圖；
圖5是本發明T型柵結構浮柵快閃記憶體單元的工作原理狀態圖。 在圖1至圖5中，1為隧穿氧化層；2為多晶矽浮柵層；3為0N0層；4為柵氧化層； 5為多晶矽電極；6為光阻。
具體實施例方式
下面結合附圖和實施例對本發明作進一步詳細的說明。 如圖2所示，本發明採用T型柵結構的浮柵快閃記憶體器件，由下至上依次包括隧穿氧 化層(TUN0X)1、多晶矽浮柵層(FLOATING GATE POLY) 2和0N0(氧-氮-氧化物)層3，0N0 層3和多晶矽浮柵層2中間被刻蝕成一凹槽，在該凹槽的多晶矽浮柵層2側壁形成柵氧化 層4，多晶矽覆蓋在浮柵上方和該凹槽中，形成T型柵結構的多晶矽電極5。其主要結構參 數為隧穿氧化層1厚度為50 100埃；多晶矽浮柵層2厚度500 1000埃；0N0層3厚 度50 200埃；T型柵凹槽寬度10 300nm ;多晶矽柵電極層厚度(不包括凹槽厚度) 1000 2000埃；柵氧化層4厚度100埃至200埃。上述結構參數需根據相應的控制和產 能進行優化調整。通過採用該種T型柵結構和柵氧化層，實現兩側浮柵多晶矽的物理隔離， 從而實現了浮柵快閃記憶體單元鏡像存儲，使存儲密度加倍。
如圖3所示，本發明的主要工藝流程包括 第一步，如圖3(a)所示，由下至上分別澱積隧穿氧化層(TUN0X)1、多晶矽浮柵層 (FLOATING GATE POLY) 2和0N0 (氧-氮-氧化物)層3。 0N0 (氧-氮-氧化物)層3由 一層氮化物夾在兩層二氧化矽材料之間構成，中間的氮化物稱為電荷陷阱材料(trapping material)，也稱為0N0阻擋層。這步工藝和常規的浮柵器件工藝相同。
第二步，如圖3(b)所示，T型柵光刻和刻蝕。這步工藝首先採用通常的旋塗方法 在0N0層3上塗布光阻6，然後曝光顯影形成T型柵圖形，之後刻蝕0N0層3和多晶矽浮柵 層2，然後停止在隧穿氧化層l，形成凹槽結構。 第三步，如圖3(c)所示，Gate OXIDE (柵氧化物)氧化。氧化前的溼法清洗需要清 除之前殘留的隧穿氧化層l，同時在多晶矽浮柵側壁形成柵氧化層(G0X)4，這層柵氧化層4 採用常規的熱氧化生長的方法，其作用是實現對注入浮柵電荷的物理隔離。為了防止注入 浮柵的電荷隧穿進入多晶矽柵電極，這層柵氧化層4的厚度需要比較厚，可以控制在100埃至200埃。 第四步，如圖3(d)所示，多晶矽(POLY)澱積。多晶矽會覆蓋在浮柵上方和凹槽中， 從而形成T型柵結構。 第五步，如圖3(e)所示，多晶矽(POLY)光刻和刻蝕，這步工藝首先採用通常的旋 塗方法在第四步形成的T型柵多晶矽上塗布光阻6，然後曝光顯影形成多晶矽柵圖形，之後 進行刻蝕，最終形成多晶矽電極5。 T型柵結構單元的等效電路為兩個浮柵快閃記憶體單元和一個普通場效應管的串聯(如 圖4) 。 T型柵結構和柵氧化層實現了兩側浮柵多晶矽的物理隔離，從而達到了鏡像存儲單 元(Mirror-Bit)的物理結構，使存儲密度加倍。 本發明實現的鏡像存儲單元讀寫時的工作原理和常規S0N0S鏡像單元讀寫的工 作原理相同，參見圖5。具體分析如下 對於圖5(a)，電子分布在T型柵多晶矽電極5兩側的多晶矽浮柵2中，這樣位#1 和位#2是有電子的狀態，對應狀態00 ; 對於圖5(b)，電子分布在T型柵多晶矽電極5右側的多晶矽浮柵2中，這樣位#1 是無電子狀態，位#2是有電子的狀態，對應狀態10 ; 對於圖5(c)，電子分布在T型柵多晶矽電極5左側的多晶矽浮柵2中，這樣位#1 是有電子的狀態，位#2是無電子狀態，對應狀態Ol ; 對於圖5 (d)，無電子分布在T型柵多晶矽電極5兩側的多晶矽浮柵2中，對應狀態 11。
權利要求
一種採用T型柵結構的浮柵快閃記憶體器件，由下至上依次包括隧穿氧化層、多晶矽浮柵層和ONO層，其特徵在於，所述ONO層和多晶矽浮柵層中間被刻蝕成一凹槽，在該凹槽的多晶矽浮柵層側壁形成柵氧化層，多晶矽覆蓋在浮柵上方和該凹槽中，形成T型柵結構的多晶矽電極。
2. 如權利要求1所述的採用T型柵結構的浮柵快閃記憶體器件，其特徵在於，所述的隧穿氧 化層厚度為50 100埃，所述的多晶矽浮柵層厚度為500 1000埃，所述的ONO層厚度為 50 200埃，所述的T型柵凹槽寬度為10 300nm，所述浮柵上方的多晶矽柵電極層厚度 為1000 2000埃；所述柵氧化層厚度為100埃 200埃。
3. —種採用T型柵結構的浮柵快閃記憶體器件的製造工藝方法，其特徵在於，包括如下步驟(1) 由下至上依次澱積隧穿氧化層、多晶矽浮柵層和ONO層；(2) T型柵光刻和刻蝕，這步刻蝕需要刻蝕ONO層和多晶矽浮柵層，停止在隧穿氧化層， 形成凹槽結構；(3) 柵氧化，在上述凹槽的多晶矽浮柵側壁形成柵氧化層；(4) 多晶矽澱積，多晶矽覆蓋在浮柵上方和上述凹槽中，從而形成T型柵結構；(5) 多晶矽光刻和刻蝕，形成多晶矽柵電極。
4. 根據權利要求3所述的採用T型柵結構的浮柵快閃記憶體器件的製造工藝方法，其特徵在 於，在步驟(2)和步驟(3)之間增加溼法清洗步驟，清除步驟(2)刻蝕後殘留的隧穿氧化層。
全文摘要
本發明公開了一種採用T型柵結構的浮柵快閃記憶體器件，由下至上依次包括隧穿氧化層、多晶矽浮柵層和ONO層，ONO層和多晶矽浮柵層中間被刻蝕成一凹槽，在該凹槽的多晶矽浮柵層側壁形成柵氧化層，多晶矽覆蓋在浮柵上方和該凹槽中，形成T型柵結構的多晶矽電極。此外，本發明還公開了上述採用T型柵結構的浮柵快閃記憶體器件的製造工藝方法。本發明通過柵氧化層和多晶矽層的物理隔離，實現了浮柵快閃記憶體單元鏡像存儲，使存儲密度加倍。
文檔編號H01L27/115GK101740638SQ200810044020
公開日2010年6月16日 申請日期2008年11月27日 優先權日2008年11月27日
發明者楊斌, 林鋼 申請人:上海華虹Nec電子有限公司