溝槽型VDMOS器件的製備方法與流程
2023-06-29 04:49:51
本發明涉及半導體工藝領域，尤其涉及一種溝槽型VDMOS器件的製備方法。
背景技術：
溝槽型縱向雙擴散MOS場效應電晶體(Vertical-Double-Diffused MOSFET，VDMOS)器件是一種常用的半導體器件，被廣泛的應用於電機調速、逆變器、電子開關、高保真音響、汽車電器和電子鎮流器等設備中。導通電阻是衡量溝槽型VDMOS器件的導通損耗的關鍵參數，溝槽型VDMOS器件的導通電阻越小，則其導通損耗越小，器件的能量消耗也就越低。
現有技術中提供的溝槽型VDMOS器件的製備方法為：在半導體矽基底上形成溝槽，在溝槽的表面上形成柵氧化層，然後在溝槽中沉積多晶矽；向矽基底中注入P型離子，形成溝槽型VDMOS器件的體區和積累層，體區的深度小於溝槽的深度，此時位於體區下方的溝槽所在的位置為器件的積累層；在形成溝槽型VDMOS器件的源區之後，在半導體矽基底的表面上形成介質層和金屬層。
然而，現有技術得到溝槽型VDMOS器件的積累層的電阻較大，由於積累層的電阻佔到溝槽型VDMOS器件的導通電阻的15％左右，直接影響了器件的導通電阻，現有技術所得到的溝槽型VDMOS器件的導通電阻較大，從而使得器件的導通損耗較大，器件的能量消耗較大。
技術實現要素：
本發明提供一種溝槽型VDMOS器件的製備方法，用以解決現有技術所得到的溝槽型VDMOS器件的導通電阻較大，從而使得器件的導通損耗較大，器件的能量消耗較大的問題。
本發明提供了一種溝槽型VDMOS器件的製備方法，包括：
在半導體矽基底的表面上形成氧化層；
對所述氧化層進行光刻和刻蝕，形成氧化層窗口，通過所述氧化層窗口對所述矽基底進行刻蝕，形成溝槽；
通過所述氧化層窗口向所述溝槽中注入N型離子，形成溝槽積累區；
去除所述氧化層，在所述溝槽的表面上形成柵氧化層，在所述溝槽中沉積多晶矽；
向所述矽基底中注入P型離子，形成所述溝槽型VDMOS器件的體區和積累層，其中所述P型離子的注入劑量大於所述N型離子的注入劑量，所述體區的深度小於所述溝槽積累區的深度，所述積累層是所述溝槽積累區與所述體區進行離子抵消後保留的部分溝槽積累區；
對所述矽基底進行光刻形成所述溝槽型VDMOS器件的源區，在所述半導體矽基底的表面上形成介質層和金屬層。
本發明提供的溝槽型VDMOS器件的製備方法，通過對半導體矽基底表面的氧化層進行光刻和刻蝕，形成氧化層窗口，通過氧化層窗口對矽基底進行刻蝕形成溝槽；向溝槽中注入N型離子，形成溝槽積累區；去除氧化層，在溝槽的表面上形成柵氧化層，再在溝槽中沉積多晶矽；向矽基底中注入P型離子，形成溝槽型VDMOS器件的體區和積累層，其中P型離子的注入劑量大於N型離子的注入劑量，體區的深度小於溝槽積累區的深度，積累層是溝槽積累區與體區進行離子抵消後保留的部分溝槽積累區；再形成溝槽型VDMOS器件的源區、介質層和金屬層。從而形成溝槽型VDMOS器件的積累層中由於注入了N型離子，其電阻較小，進而使得溝槽型VDMOS器件的導通電阻較小，使得器件的導通損耗降低，並降低了器件的能量消耗。
附圖說明
圖1為本發明實施例一提供的溝槽型VDMOS器件的製備方法的流程示意圖；
圖2為實施例一的步驟101執行過程中溝槽型VDMOS器件的剖面示意圖；
圖3為實施例一的步驟102執行過程中溝槽型VDMOS器件的剖面示 意圖；
圖4為實施例一的步驟103執行過程中溝槽型VDMOS器件的剖面示意圖；
圖5為實施例一的步驟104執行過程中溝槽型VDMOS器件的剖面示意圖；
圖6為實施例一的步驟105執行過程中溝槽型VDMOS器件的剖面示意圖。
具體實施方式
為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
圖1為本發明實施例一提供的溝槽型VDMOS器件的製備方法的流程示意圖，為了對本實施例中的方法進行清楚系統的描述，如圖1所示，方法包括：
步驟101、在半導體矽基底的表面上形成氧化層。
在本實施例中，具體的，圖2為實施例一的步驟101執行過程中溝槽型VDMOS器件的剖面示意圖，圖2所示，半導體矽基底用標號11表示，半導體矽基底11包括N型襯底和設置在N型襯底表面上的N型外延層，N型外延層為一層或多層半導體薄膜；氧化層用標號12表示。
其中，半導體矽基底11可以為半導體元素，例如單晶矽、多晶矽或非晶結構的矽或矽鍺(SiGe)，也可以為混合的半導體結構，例如碳化矽、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導體或其組合。本實施例在此不對其進行限制。
在爐管中通入氧氣，在高溫下，半導體矽基底11的表面上形成氧化層12，氧化層12是一層二氧化矽層。
步驟102、對氧化層進行光刻和刻蝕，形成氧化層窗口，通過氧化層窗口對矽基底進行刻蝕，形成溝槽。
在本實施例中，具體的，圖3為實施例一的步驟102執行過程中溝槽型VDMOS器件的剖面示意圖，圖3所示，氧化層窗口用標號13表示，溝槽用標號14表示。
首先，對氧化層12進行光刻和刻蝕，包括在氧化層12的表面上塗覆光刻膠，然後對氧化層12進行曝光顯影，利用六氟化硫氣體刻蝕氧化層12，形成氧化層窗口13；然後再通過氧化層窗口13，同時在氧化層12的阻擋下，對矽基底進行各向異性的幹法刻蝕，形成溝槽14；最後，再採用濃硫酸溶液去除光刻膠。
其中，溝槽為U型溝槽，U型溝槽的深度為1.5微米～3微米，寬度為0.5微米～0.75微米。
步驟103、通過氧化層窗口向溝槽中注入N型離子，形成溝槽積累區。
在本實施例中，具體的，圖4為實施例一的步驟103執行過程中溝槽型VDMOS器件的剖面示意圖，圖4所示，溝槽積累區用標號15表示。
在氧化層12的阻擋下，通過氧化層窗口13向溝槽14中注入N型離子，形成溝槽積累區15。
其中，N型離子是磷離子或砷離子；N型離子的注入劑量為1E12個/平方釐米～7E12個/平方釐米，優選的注入劑量為3E12個/平方釐米；N型離子的注入能量為60千電子伏～120千電子伏，優選的注入能量為90千電子伏。
步驟104、去除氧化層，在溝槽的表面上形成柵氧化層，在溝槽中沉積多晶矽。
在本實施例中，具體的，圖5為實施例一的步驟104執行過程中溝槽型VDMOS器件的剖面示意圖，圖5所示，柵氧化層用標號16表示，多晶矽用標號17表示。
去除柵氧化層；在爐管中通入氧氣，在高溫下，矽基底11的上表面以及溝槽14的表面上形成一層較薄的柵氧化層16，柵氧化層16是一層二氧化矽層。然後採用低壓化學氣相沉積方法，在反應爐中通入矽烷(SiH4)氣體，矽烷氣體在高溫下分解成多晶矽，多晶矽沉積在柵氧化層16的表面，從而在矽基底11的上表面以及溝槽14中沉積多晶矽17。之後，刻蝕掉矽基底11的上表面的多晶矽，再去除矽基底11的上表面的柵氧化層，只保留溝槽14中的柵氧化層16以及多晶矽17。
步驟105、向矽基底中注入P型離子，形成溝槽型VDMOS器件的體區和積累層，其中P型離子的注入劑量大於N型離子的注入劑量，體區的深度小於溝槽積累區的深度，積累層是溝槽積累區與體區進行離子抵消後保留的部分溝槽積累區；
對矽基底進行光刻形成溝槽型VDMOS器件的源區，在半導體矽基底的表面上形成介質層和金屬層。
在本實施例中，具體的，圖6為實施例一的步驟105執行過程中溝槽型VDMOS器件的剖面示意圖，圖6所示，體區用標號18表示，積累層用標號19表示，源區用標號20表示，介質層用標號21表示，金屬層用標號22表示。
向矽基底11中注入P型離子，形成溝槽型VDMOS器件的體區18和積累層19，體區18是P型體區；其中，P型離子的注入劑量為2E13個/平方釐米～9E13個/平米釐米，優選的注入劑量為5E13個/平方釐米或6E13個/平米釐米。P型離子的注入劑量大於N型離子的注入劑量，同時，體區18的深度小於步驟104中形成的溝槽積累區的深度。從而，由於P型離子的注入劑量大於N型離子的注入劑量，P型離子與N型離子進行離子抵消之後，體區18與溝槽積累區的重疊部分中剩餘的都是P型離子，重疊部分成為體區18的一部分；溝槽積累區與體區18進行離子抵消後保留的部分溝槽積累區成為積累層19。
之後，對矽基底11進行光刻，光刻包括在整個器件的表面塗覆光刻膠，對光刻膠進行曝光顯影，去除曝光顯影的光刻膠，然後向矽基底中注入N型離子，形成溝槽型VDMOS器件的源區20。在矽基底11的表面上沉積介質層21，其中，介質層21包括純二氧化矽層、以及在純二氧化矽層表面上的磷矽玻璃層，沉積介質層21的具體過程為：利用低壓化學氣相沉積方法，先在矽基底11的表面上沉積一層純二氧化矽層，然後再在在純二氧化矽層的表面上沉積一層磷矽玻璃層，純二氧化矽層的厚度為2000埃，磷矽玻璃層的厚度為8000埃。對介質層21進行光刻和刻蝕，形成介質層窗口；採用物理氣相沉積(Physical Vapor Deposition，簡稱PVD)方法，用氬原子轟擊金屬，使得金屬沉積在整個器件的表面，在介質層21的表面和介質層窗口內形成金屬層22；其中，金屬層22是鋁矽銅合金，金屬層的厚度是2微米～4微米。
本實施例通過在半導體矽基底上形成溝槽，向溝槽中注入N型離子形成溝槽積累區；再去除氧化層，在溝槽中依次形成柵氧化層和多晶矽；向矽基底中注入劑量大於N型離子的P型離子，形成溝槽型VDMOS器件的體區和積累層，體區的深度小於溝槽積累區的深度，積累層是溝槽積累區與體區進行離子抵消後保留的部分溝槽積累區；再形成溝槽型VDMOS器件的源區、介質層和金屬層。從而，在溝槽型VDMOS器件的矽基底上形成積累層，由於積累層中為N型離子，從而積累層的阻值較小；進而，降低了溝槽型VDMOS器件的導通電阻，進一步的降低了溝槽型VDMOS器件的導通損耗，使得溝槽型VDMOS器件的能量消耗降低。
最後應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。