互連結構中形成圖案化金屬硬掩膜的方法
2023-10-16 22:10:49
互連結構中形成圖案化金屬硬掩膜的方法
【專利摘要】本發明提供了一種互連結構中形成圖案化金屬硬掩膜的方法，利用溼法刻蝕在被刻蝕物中間位置刻蝕速率高於被刻蝕物邊緣位置的刻蝕速率的性質，對物理氣相沉積形成的金屬硬掩膜進行一次回刻，以得到均勻厚度的金屬硬掩膜層，進而使得圖案化後的金屬硬掩膜在晶圓中間位置和邊緣位置具有均勻的厚度，從而避免了現有技術中由於同一晶圓上金屬硬掩膜的厚度存在差異導致後續幹法刻蝕連接孔時得不到良好的刻蝕形貌，使後續填充的導電材料存在空洞，影響半導體器件性能的問題。
【專利說明】互連結構中形成圖案化金屬硬掩膜的方法
【技術領域】
[0001]本發明涉及半導體製造領域，尤其涉及一種互連結構中形成圖案化金屬硬掩膜的方法。
【背景技術】
[0002]半導體器件製造技術飛速發展，半導體器件已經具有深亞微米結構，集成電路中包含大量的半導體元件。在如此大規模集成電路中，元件之間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進行互連。因此，通常提供多層互連結構，其中多個互連層互相堆疊，並且層間介質層置於其間，用於連接半導體元件。常規的方法一般是利用大馬士革雙鑲嵌工藝在層間介質層中形成連接孔(via)和溝槽(trench)，然後用導電材料例如銅(Cu)填充所述連接孔和溝槽。這種互連結構已經在集成電路製造中得到廣泛應用。
[0003]在現有技術中，尤其當半導體製造工藝節點小於45納米後，為了避免互連線之間的寄生電容，通常採用低介電常數絕緣材料(1wk)作為層間介質層，並且使用圖案化的金屬硬掩膜，如氮化鈦作為屏蔽刻蝕層間介質層形成連接孔，這是由於使用金屬硬掩膜可以減少層間介質層在幹法刻蝕形成連接孔過程中的損傷，並保證層間介質層在刻蝕後接觸孔的形貌。
[0004]但是使用金屬硬掩膜同樣存在不可避免的缺陷，在典型的互連結構製作時，如圖laid所示，包括如下步驟:在布線層10表面沉積層間介質層ILD11，其中層間介質層ILDll的材料優選為低介電常數絕緣材料，然後在ILD層11上通過物理氣相沉積(PVD)形成金屬硬掩膜層12，其中，優選在ILD層11和金屬硬掩膜層12之間設置用於防止金屬擴散的保護層13，保護層13的材料可以是Teos (正矽酸乙酯)，金屬硬掩膜層12的材料優選為氮化鈦，在金屬硬掩膜層12表面形成圖案化的光刻膠14 ;利用圖案化的光刻膠14對金屬硬掩膜進行刻蝕，去除圖案化的光刻膠14，形成圖案化金屬硬掩膜12』。在通過物理氣相沉積形成金屬硬掩膜層12時由於受物理氣相沉積工藝的限制，對於整片晶圓而言，位於晶圓中間區域的金屬硬掩膜層的厚度要高於晶圓邊緣區域的金屬硬掩膜的厚度，因而形成金屬硬掩膜在不同區域的高度差，並且在形成圖案化的金屬硬掩膜層後該高度差異依然存在，在後續工藝中，由於需要以圖案化的金屬硬掩膜作為屏蔽進行幹法刻蝕形成連接孔，在相同的刻蝕工藝條件下，所述的高度差勢必會導致位於晶圓邊緣區域的圖案化的金屬硬掩膜的屏蔽作用小於晶圓中間區域的圖案化金屬硬掩膜的屏蔽作用，使得位於晶圓中間區域的層間介質層在幹法刻蝕中形成的連接孔形貌得不到保障，進而導致在填充導電材料時受連接孔形貌影響形成空洞，使得半導體器件的可靠性降低。
【發明內容】
[0005]有鑑於此，本發明提供了一種互連結構中形成圖案化金屬硬掩膜的方法，以解決現有技術中物理氣相沉積形成的金屬硬掩膜在晶圓邊緣區域與晶圓中間區域的厚度存在差異，導致半導體器件可靠性降低的問題。
[0006]本發明採用的技術手段如下:一種互連結構中形成圖案化金屬硬掩膜的方法，包括:
[0007]提供具有布線層的晶圓；
[0008]在布線層表面沉積層間介質層，並在層間介質層上通過物理氣相沉積形成金屬硬掩膜層；
[0009]通過溼法刻蝕回刻部分所述金屬硬掩膜層；
[0010]在剩餘的所述金屬硬掩膜層表面形成圖案化光刻膠；
[0011]以圖案化光刻膠作為屏蔽刻蝕剩餘的所述金屬硬掩膜層以形成圖案化金屬硬掩膜。
[0012]進一步，所述金屬硬掩膜的材料為氮化鈦，所述層間介質層的材料為低介電常數絕緣材料，所述溼法刻蝕劑為過氧化氫與EKC-575混合溶液、取代胺、雜環化合物、二甲亞碸、苯並三唑、二甘醇、N- 丁基醚、多羥基烷烴或芳香烴中任意一種或所組成的混合溶液。
[0013]進一步，當所述溼法刻蝕劑為過氧化氫與EKC溶液形成體積比為1:2至1:10的混合溶液時，刻蝕溫度為30°C至50°C。
[0014]採用本發明所提供的方法，利用溼法刻蝕在被刻蝕物中間位置刻蝕速率高於被刻蝕物邊緣位置的刻蝕速率的性質，對物理氣相沉積形成的金屬硬掩膜進行一次回刻，以得到均勻厚度的金屬硬掩膜層，進而使得圖案化後的金屬硬掩膜在晶圓中間位置和邊緣位置具有均勻的厚度，從而避免了現有技術中由於同一晶圓上金屬硬掩膜的厚度存在差異導致後續幹法刻蝕連接孔時得不到良好的刻蝕形貌，使後續填充的導電材料存在空洞，影響半導體器件性能的問題。
【專利附圖】
【附圖說明】
[0015]圖1a?圖1b為現有技術中形成圖案化硬掩膜的流程結構示意圖；
[0016]圖2為本發明一種互連結構中形成圖案化金屬硬掩膜的流程示意圖；
[0017]圖3a?圖3c為本發明一種互連結構中形成圖案化金屬硬掩膜的工藝流程結構示意圖。
【具體實施方式】
[0018]為了使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖並舉實施例，對本發明作進一步詳細說明。
[0019]如圖2所示，本發明提供了一種互連結構中形成圖案化金屬硬掩膜的方法，包括:
[0020]提供表面形成有布線層的晶圓；
[0021]在布線層表面沉積層間介質層，並在層間介質層上通過物理氣相沉積形成金屬硬掩膜層；
[0022]通過溼法刻蝕回刻部分所述金屬硬掩膜層；
[0023]在剩餘的所述金屬硬掩膜層表面形成圖案化光刻膠；
[0024]以圖案化光刻膠作為屏蔽刻蝕剩餘的所述金屬硬掩膜層以形成圖案化金屬硬掩膜。[0025]作為本發明的一種典型的實施例，以下結合附圖3a?3c進行詳細闡述。
[0026]如圖3a所示，提供表面形成有布線層20的晶圓，為了顯示本發明核心內容，對於晶圓上的其他結構未示出；在布線層20表面依次沉積層間介質層21和保護層22，其中，層間介質層21的材料優選為低介電常數絕緣材料，保護層22的材料優選為正矽酸乙酯；在保護層22表面通過物理氣相沉積形成金屬硬掩膜層23，其中金屬硬掩膜層23的材料優選為氮化鈦；由於受物理氣相沉積工藝的限制，如圖3a所示，位於晶圓中間區域的金屬硬掩膜23的厚度要高於位於晶圓邊緣區域的金屬硬掩膜23的厚度；
[0027]如圖3b所示，通過溼法刻蝕回刻部分金屬硬掩膜層23，優選使用過氧化氫與EKC-575溶液的混合物進行溼法刻蝕，其中EKC-575溶液為本領域技術人員公知的用於去除後段製程刻蝕後生成的有機殘渣物質的溶液，作為可替換的，也可以使用取代胺、雜環化合物、二甲亞碸、苯並三唑、二甘醇、N- 丁基醚、多羥基烷烴或芳香烴中任意一種或多種替代EKC-575溶液，並起到相同的效果；在本實施例中，使用過氧化氫與EKC-575溶液作為溼法刻蝕劑，其中過氧化氫與EKC-575溶液的體積比為1:2至1:10，其中，優選使用體積比為1:4的過氧化氫與EKC溶液的混合溶液，在溫度為30°C至50°C的條件下進行溼法刻蝕，由於溼法刻蝕具有在被刻蝕物中間位置刻蝕速率高於被刻蝕物邊緣位置的刻蝕速率的性質，因此，可得到均勻厚度的金屬硬掩膜剩餘部分23』 ；
[0028]需要說明的是，基於不同的刻蝕劑以及不同的金屬硬掩膜的厚度，對於刻蝕時間的選擇，本領域技術人員可通過經驗判斷或有限次的實驗得到適合的刻蝕時間，但均以均勻化金屬硬掩膜的厚度為目的。
[0029]如圖3c所示，在剩餘的金屬硬掩膜層23』表面形成圖案化光刻膠24，以圖案化光刻膠24作為屏蔽刻蝕剩餘的金屬硬掩膜層23』以形成圖案化金屬硬掩膜23」，在本實施例中，圖案化的金屬硬掩膜23」定義了互連結構中的連接孔25的位置。
[0030]以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。
【權利要求】
1.一種互連結構中形成圖案化金屬硬掩膜的方法，包括: 提供表面形成有布線層的晶圓； 在布線層表面沉積層間介質層，並在層間介質層上通過物理氣相沉積形成金屬硬掩膜層； 通過溼法刻蝕回刻部分所述金屬硬掩膜層； 在剩餘的所述金屬硬掩膜層表面形成圖案化光刻膠； 以圖案化光刻膠作為屏蔽刻蝕剩餘的所述金屬硬掩膜層以形成圖案化金屬硬掩膜。
2.根據權利要求1所述的方法，其特徵在於，所述金屬硬掩膜的材料為氮化鈦，所述層間介質層的材料為低介電常數絕緣材料，所述溼法刻蝕劑為過氧化氫與EKC-575溶液、取代胺、雜環化合物、二甲亞碸、苯並三唑、二甘醇、N- 丁基醚、多羥基烷烴或芳香烴中任意一種或多種所組成的混合溶液。
3.根據權利要求2所述的方法，其特徵在於，當所述溼法刻蝕劑為過氧化氫與EKC-575溶液形成體積比為1:2至1:10的混合溶液時，刻蝕溫度為30°C至50°C。
【文檔編號】H01L21/768GK103779268SQ201210414625
【公開日】2014年5月7日 申請日期:2012年10月26日 優先權日:2012年10月26日
【發明者】劉煥新 申請人:中芯國際集成電路製造(上海)有限公司