連接於非易失性存儲裝置的高速緩存系統的計算機系統的製作方法

2023-10-17 18:11:14 3

專利名稱：連接於非易失性存儲裝置的高速緩存系統的計算機系統的製作方法
技術領域：
本發明涉及計算機系統的指令執行，尤其涉及一種具有直接連接於非易 失性存儲器的高速緩存系統的計算機系統與其相關的執行指令的方法。
背景技術：
嵌入式系統為一種具有特定用途的系統，而在嵌入式系統中，計算機系統完全設置在其所控制的裝置中，不像一般通用的計算機系統(例如個人 計算機)，嵌入式系統通常因應特定的需求來執行一個或多個事前定義的任 務，由於嵌入式系統通常用來專門執行特定任務，所以可降低其體積以及生 產成本，也因此嵌入式系統的遍及範圍小從可攜式電子裝置(例如MP3播 放器)，大至大型固定式電子裝置(例如交通標誌或工廠的控制器)。在嵌入式系統中使用微處理器作為控制單元是很常見的作法， 一般而 言，微處理器所執行的程序代碼儲存在內部的非易失性(nonvolatile)儲 存裝置中，例如只讀存儲器(read only memory, R0M)，由於只讀存儲器 大多只允許數據寫入一次，所以在撰寫只讀存儲器的程序代碼時，程序代碼 的正確性便非常重要，然而，嵌入式系統在開發初期常常需要更改或修正程 序代碼，雖然某些特殊的只讀存儲器可允許數據重複讀寫，但是必須耗費大 量的成本與時間來重新撰寫只讀存儲器的程序代碼。發明內容因此，本發明的目的之一在於提供一種計算機系統及相關方法，以在一 外部非易失性儲存裝置(例如閃速存儲器)中儲存一程序代碼來取代在內 部非易失性儲存裝置(例如只讀存儲器)中儲存該程序代碼，而當程序代 碼儲存在外部非易失性儲存裝置時便可以容易地被修正或更換，因此解決了 上述耗費大量的成本與時間來更改或修正程序代碼的問題。本發明的一實施例披露一種計算機系統，其包含有 一非易失性存儲器 (nonvolatile memory )、 一微處理器以及一高速緩存系統(cache system )。該非易失性存儲器用以儲存指令；該微處理器用以控制該計算機系統的運作；以及該高速緩存系統耦接於該微處理器，並直接連接於該非易失性存儲 器，用以提供一被請求指令給該微處理器，其中若在該高速緩存系統中可以 擷取到該被請求指令，該高速緩存系統會傳送該被請求指令至該微處理器， 反之，若在該高速緩存系統中無法擷取到該被請求指令，該高速緩存系統會 從該非易失性存儲器中擷取該被請求指令、高速緩存該被請求指令並傳送該 被請求指令至該微處理器。本發明的另一實施例則披露一種擷取指令的方法，其包含有直接連接 一非易失性存儲器與 一高速緩存系統，其中該非易失性存儲器用以儲存指 令；向該高速緩存系統請求一被請求指令；以及若在該高速緩存系統中可以 擷取到該被請求指令，利用該高速緩存系統輸出該被請求指令以執行該被請 求指令；反之，利用該高速緩存系統從該非易失性存儲器中來擷取該被請求 指令、高速緩存該被請求指令並輸出該被請求指令以執行該被請求指令。


圖1為本發明一實施例的計算機系統的功能塊圖。圖2為圖1所示的計算機系統執行一開機程序的操作流程圖。附圖符號說明100計算機系統102微處理器104高速緩存系統106非易失性存儲器108儲存裝置110開關功能塊112隻讀存儲器114隨機存取存儲器120單晶片具體實施方式
在說明書及後續的權利要求當中使用了某些詞彙來指稱特定的組件。本領域技術人員應當理解，硬體製造商可能會用不同的名詞來稱呼同 一個組 件。本說明書及後續的權利要求並不以名稱的差異來作為區分組件的方式， 而是以組件在功能上的差異來作為區分的準則。在通篇說明書及權利要求當 中所提及的「包含」為一開放式的用語，故應解釋成「包含但不限定於J。 此外，「耦接」 一詞在此包含任何直接及間接的電氣連接手段。因此，若文 中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於 該第二裝置，或通過其它裝置或連接手段間接地電氣連接至該第二裝置。請參考圖1,圖1為本發明一實施例的計算機系統100的功能塊圖。本實施例中，計算機系統100為專門處理特定工作的一嵌入式系統，然而，這 並非為本發明的限制。如圖l所示，計算機系統100包含有一微處理器102 (例如8051系列的微處理器)、 一高速緩存系統104以及一非易失性存儲 器106，但並不以此為限。非易失性存儲器106用以儲存指令，微處理器102 用以通過執行事先定義的指令來控制計算機系統100的運作，高速緩存系統 104耦接於微處理器102,並直接連接於非易失性存儲器106,用以當"高速 緩存命中(cache hit)"發生時，提供一被請求指令(reques ted instruction) 給微處理器102。在本實施例中，非易失性存儲器106可以用一閃速存儲器 來實現，然而，這僅是作為範例說明之用，並非為本發明的限制。如果在高速緩存系統104中擷取到該被請求指令，高速緩存系統104會 馬上傳送該被請求指令至微處理器102以便讓微處理器102執行該被請求指 令；然而，若高速緩存系統104無法在其中擷取到該被請求指令時(亦被稱 為"高速緩存失誤(cache miss)"),高速緩存系統104會從非易失性存儲器 106(例如 一閃速存儲器)中擷取出該被請求指令、高速緩存該被請求指 令並傳送該被請求指令至微處理器102以供執行。高速緩存系統104可依照 設計需求採取任何已知的高速緩存策略，例如寫回(write back)模式、 重要字組先送(critical word first)模式、提前再啟(early restart) 模式以及無阻塞(nonblocking)模式。由於本領域技術人員應可了解上述 已知的高速緩存策略，因此為求說明書內容筒潔起見便在此省略上述已知高 速緩存策略的詳細說明。請注意，上述的高速緩存策略僅作為範例說明之用， 並非為本發明的限制。綜合以上所述，計算機系統100利用高速緩存系統104來寄存由非易失 性存儲器106(例如 一閃速存儲器)擷取而來的指令，用以改善閃速存儲器相較傳統只讀存儲器(ROM)下較低的數據傳輸速率。此外，高速緩存系統104直接連接於閃速存儲器106，換言之，高速緩存系統104與閃速存儲 器106間便沒有額外的組件，例如個人計算機中的動態隨機存取存儲器 (dynamic random access memory, DRAM), 因jt匕，在高速糹差存系糹克104 6勺十辦 助下，由閃速存儲器106擷取指令來加以執行的效能幾乎逼近由傳統只讀存 儲器(ROM)擷取指令來加以執行的效能。請再次參考圖1,如圖1所示，計算機系統IOO還包含有一儲存裝置108 以及一開關功能塊110，此外，微處理器102、高速緩存系統104、儲存裝置 108以及開關功能塊110設置於一單晶片(single chip) 120上(例如相同 的集成電路中)，而非易失性存儲器106 (例如閃速存儲器)為單晶片120 的一外部組件。儲存裝置108用以儲存指令，而開關功能塊110耦接於儲存 裝置108、高速緩存系統104以及微處理器102,用以選擇性地允許儲存裝 置108或高速緩存系統104傳送該被請求指令至微處理器102。在本實施例 中，儲存裝置108包含有一隻讀存儲器(read only memory, ROM) 112以及一 隨機存取存儲器(random access memory, RAM)114，其中只讀存儲器112用 以儲存事先定義的指令，換言之，微處理器102可取得在只讀存儲器112中 事先定義的指令並執行該指令以完成計算機系統100 (例如嵌入式系統) 的特定功能，此外，隨機存取存儲器114用以寄存該被請求指令(例如開 機指令)，而開關功能塊110用以選擇開機指令的來源，舉例來說，可根據 單晶片120的輸入/輸出接腳(1/0 pin)所接收的一開機選擇設定來決定開機 指令的來源，然而，這並非為本發明的限制。關於計算機系統100執行開機 禾呈序(booting process)的i兌明詳述3口下。請參考圖2，圖2為圖1所示的計算機系統100執行一開機程序的一實 施例的操作流程圖。當開啟計算機系統100的電源(步驟210)後，計算機 系統100便會自單晶片120的輸入/輸出接腳接收一開機選擇設定(步驟 212 ),而該開機選擇設定便決定了計算機系統100是要從只讀存儲器112開 機或從非易失性存儲器106 (例如閃速存儲器)開機，換言之，該開機選 擇設定定義了微處理器102將要執行的開機指令的來源，而微處理器102從 該開機選擇設定便可得知計算機系統100是否通過執行儲存在只讀存儲器 112中的開機指令來進行開機(步驟214 )。如果開機選擇設定指示微處理器 102應該執行儲存於只讀存儲器112的開機指令，則計算機系統100將經由開關功能塊110而從只讀存儲器112開機，而微處理器102從只讀存儲器112 取得指令並執行該指令(步驟236、 238 )，其中若儲存在只讀存儲器112中 的開機指令中包含有事先定義的特定指令來指示微處理器102要從隨機存取 存儲器114開機，則微處理器102將重新開機(reboot)(步驟240 )，然而， 在微處理器102重新開機之前，微處理器102會經由步驟238與242執行上 述特定指令來將儲存在只讀存儲器112的開機指令加載到隨機存取存儲器 114,並設定隨機存取存儲器114為微處理器102重新開機後的執行指令來 源，而於微處理器102重新開機之後，微處理器102將根據由只讀存儲器112 所加載的開機指令來進行開機，換句話說，計算機系統100經由開關功能塊 110來從隨機存取存儲器114開機(步驟222 );然而，如圖2所示，若儲存 在只讀存儲器112中的開機指令未包含事先定義的特定指令來指示微處理器 102要從隨機存取存儲器114開機，則微處理器102便不會重新開機，而將 會重複執行步驟238與242,直到整個開機程序完成為止。如圖2所示，如果開機選擇設定指示微處理器102應該執行儲存於非易 失性存儲器106(例如閃速存儲器)的開機指令，則開關功能塊110便允 許微處理器102執行由高速緩存系統104所取得的開機指令(步驟224、 228、 230以及234,而步驟226隻有在"高速緩存失誤(cache miss)"發生時才被 執行)，同樣地，若儲存在非易失性存儲器106中的開機指令包含有事先定 義的特定指令來指示微處理器102要從隨機存取存儲器114開機，則微處理 器102將重新開機(步驟232 ),然而，在微處理器102重新開機之前，微處 理器102會經由步驟230與232執行上述特定指令來將儲存在非易失性存儲 器106的開機指令加載到隨機存取存儲器114，並設定隨機存取存儲器114 為微處理器102重新開機後的執行指令來源，而在微處理器102重新開機後， 微處理器102將根據由非易失性存儲器106加載的開機指令來進行開機，換 句話說，計算機系統IOO便經由開關功能塊110來從隨機存取存儲器114開 機(步驟222 );然而，如圖2所示，若儲存在非易失性存儲器106中的開機 指令未包含有事先定義的特定指令來指示微處理器102要從隨機存取存儲器 114開機，則微處理器102將不會重新開機，而將會重複執行步驟224、 228、 230與234(步驟226隻有在"高速緩存失誤(cache miss)，，發生時才被執行)， 直到整個開機程序完成為止。由於關於高速緩存系統104的操作已於前詳述， 為求說明書內容簡潔起見，故有關高速緩存系統104的操作的進一步說明便在此省略。如前所述，高速緩存系統104提升了從外部非易失性存儲器106執行指 令的效能，因此，當不從隨機存取存儲器114而從只讀存儲器112或非易失 性存儲器106執行開機指令時，通過高速緩存系統104執行儲存在非易失性 存儲器106的開機指令的整體所需時間接近於從只讀存儲器112開機的整體 所需時間，請注意，上述操作僅是作為範例說明之用，並非為本發明的限制。綜上所述，計算機系統100 (例如嵌入式系統)可由只讀存儲器112 或由非易失性存儲器106 (例如閃速存儲器)開機，而這兩個開機方式均 可再劃分為兩種開機模式直接從被選擇的儲存裝置開機或從隨機存取存儲 器114開機，其中儲存在隨機存取存儲器114的開機指令是由被選擇的儲存 裝置接收而來，因此，當儲存在只讀存儲器112的開機指令有錯誤時，更正 後的開機指令可儲存在外部的非易失性存儲器106，而計算機系統100便可 根據更正後的開機指令來進行開機以使計算機系統100如預期一般地運作。 在本發明的較佳實施例中，對以只讀存儲器為主的嵌入式系統而言，當只讀 存儲器中程序代碼錯誤而有更改只讀存儲器的指令的需求時，利用一外部閃 速存儲器來作為指令的另 一來源是一個節省成本的良好替代方案，除此之 外，其它指令也可儲存在非易失性存儲器106中以擴充計算機系統100的功 能，這也屬於本發明的範疇。以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變 化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1. 一種計算機系統，包含有一非易失性存儲器，用以儲存指令；一微處理器，用以控制該計算機系統的運作；以及一高速緩存系統，耦接於該微處理器，並直接連接於該非易失性存儲器，用以提供一被請求指令給該微處理器，其中若在該高速緩存系統中可以擷取到該被請求指令，該高速緩存系統會傳送該被請求指令至該微處理器，反之，若在該高速緩存系統中無法擷取到該被請求指令，該高速緩存系統會從該非易失性存儲器中擷取該被請求指令、高速緩存該被請求指令並傳送該被請求指令至該微處理器。
2. 如權利要求1所述的計算機系統，其還包含有 一儲存裝置，用以儲存指令；以及一開關功能區塊，耦接於該儲存裝置、該高速緩存系統以及該微處理器， 用以選擇性地允許該儲存裝置或該高速緩存系統傳送該被請求指令至該微 處理器。
3. 如權利要求2所述的計算機系統，其中該儲存裝置包含有一隻讀存 儲器，用以儲存指令。
4. 如權利要求3所述的計算機系統，其中該非易失性存儲器為一閃速 存儲器。
5. 如權利要求4所述的計算機系統，其中該^C請求指令包括一開機指令。
6. 如權利要求5所述的計算機系統，其中該儲存裝置還包含有 一隨機存取存儲器，用以寄存由該只讀存儲器或由該閃速存儲器所接收的該開機指令；其中該開關功能區塊選擇性地允許該只讀存儲器、該閃速存儲器或該隨 機存取存儲器傳送該開機指令至該微處理器。
7. 如權利要求2所述的計算機系統，其中該微處理器、該高速緩存系 統、該儲存裝置以及該開關功能區塊設置於一單晶片上，且該非易失性存儲 器為該單晶片的一外部組件。
8. 如權利要求1所述的計算機系統，其中該非易失性存儲器為一閃速存儲器。
9. 如權利要求1所述的計算機系統，其中該被請求指令包括一開機指令。
10. 如權利要求1所述的計算機系統，其中該微處理器以及該高速緩存系統設置於一單晶片上，且該非易失性存儲器為該單晶片的一外部組件。
11. 一種擷取指令的方法，包含有直接連接一非易失性存儲器與 一 高速緩存系統，其中該非易失性存儲器 用以儲存指令；向該高速緩存系統請求一被請求指令；以及若在該高速緩存系統中可以擷取到該被請求指令，利用該高速緩存系統 輸出該被請求指令以便執行該被請求指令；反之，利用該高速緩存系統從該 非易失性存儲器中擷取該被請求指令、高速緩存該被請求指令並輸出該被請 求指令以便執行該被請求指令。
12. 如權利要求11所述的方法，還包含有 提供一儲存裝置以儲存指令；以及選擇性地允許該儲存裝置或該高速緩存系統輸出該被請求指令以便執 行該被請求指令。
13. 如權利要求12所述的方法，其中提供該儲存裝置的步驟還包含有 在該儲存裝置中利用一隻讀存儲器來儲存指令。
14. 如權利要求13所述的方法，其中該非易失性存儲器為一閃速存儲器。
15. 如權利要求14所述的方法，其中該被請求指令包括一開機指令。
16. 如權利要求15所述的方法，其中提供該儲存裝置的步驟還包含有 利用 一隨機存取存儲器來寄存由該只讀存儲器或由該閃速存儲器所接收的 該開機指令；以及選擇性地允許該儲存裝置或該高速緩存系統輸出該被請求 指令以便執行該被請求指令的步驟包含有選擇性地允許該只讀存儲器、該 閃速存儲器或該隨機存取存儲器輸出該開機指令以便執行該被請求指令。
17. 如權利要求11所述的方法，其中該非易失性存儲器為一閃速存儲器。
18. 如權利要求11所述的方法，其中該被請求指令包括一開機指令。
全文摘要
本發明披露一種計算機系統，包含有一非易失性存儲器，用以儲存指令；一微處理器，用以控制該計算機系統的運作；以及一高速緩存系統，耦接於該微處理器，並直接連接於該非易失性存儲器。該高速緩存系統用來提供一被請求指令給該微處理器。如果在該高速緩存系統中可以擷取到該被請求指令，該高速緩存系統會傳送該被請求指令至該微處理器，反之，若在該高速緩存系統中無法擷取到該被請求指令，該高速緩存系統會從該非易失性存儲器中擷取該被請求指令、高速緩存該被請求指令並傳送該被請求指令至該微處理器。
文檔編號G06F12/08GK101236526SQ20071010658
公開日2008年8月6日 申請日期2007年6月6日 優先權日2007年1月30日
發明者黃啟庭 申請人:揚智科技股份有限公司