先進處理設備的製作方法

2023-10-08 23:53:59

本發明涉及一種用於先進處理設備的處理元件，並且特別是但不排他地涉及量子處理設備和用於該量子處理設備的處理元件。

背景技術：

最近50年來，隨著功能單元(諸如電晶體)的尺寸逐漸減小，計算組件(諸如微處理器和存儲電路)的功率和容量日益增加。然而，因為難以在不影響當前功能單元(諸如MOSFET)的操作的情況下使它們更小，所以該趨勢現在達到了極限。

用來製造傳統矽集成電路的技術在過去50年裡已經發展並且今天已良好地建立。當前微處理器以在高吞吐量線中製造的數億電晶體為特徵。

正在開發實現能夠使用與當前處理器不同的方法實現強大計算的新型先進處理設備。這種先進處理設備保證遠遠超過當前裝置的計算能力。例如，正在開發可以根據量子力學原理執行計算的量子處理器。已經以不同程度的成功探索了實現用於實現量子位(量子處理器的基本計算單元)的裝置的方法。

例如，已經在若干更早專利公開(包括US 6472681(Kane)、US 6369404(Kane))中開發並描述了基於半導體的量子位。這些量子位基於單個摻雜劑原子在矽晶體晶格中的量子效應的探索。雖然矽中的單個摻雜劑原子的特性有希望實現量子位，但是用於製造這些裝置的技術包括例如在US 7547648(Ruess等人)中所論述的複雜納米製造解決方案。

還提出了使用半導體量子點的自旋狀態對量子信息進行編碼(Loss和DiVincenzo(Loss，DiVincenzo，DP quantum computation with quantum dots.Phys Rev.A56,120；1998))。該提案主要設想使用在GaAs/AlGaAs異質結構上利用靜電柵形成的量子點。然而，這些系統中的有限相干時間和量子狀態的關聯保真度提供將量子點應用在量子處理器中的重大障礙。已經在量子點量子位上的GaAs/AlGaAs中進行了實驗工作，但是實現這種結構的大規模陣列將要求開發新製造工藝技術。更重要地，這些材料存在由於GaAs晶格所固有的核自旋的存在而導致的保真度和移相時間的問題。

技術實現要素：

根據第一方面，本發明提供了一種用於先進處理設備的處理元件，該處理元件包括：矽和電介質材料，其在矽和電介質材料之間形成界面；限制布置，其用於將一個或更多個電子或空穴限制在矽中以形成量子點；以及控制布置，其用於控制量子點的量子特性以作為量子位操作。

在一個實施方式中，電介質主要包括二氧化矽。矽/二氧化矽界面先前被認為提供相對高混亂環境並且因此不益於形成能夠在量子處理中使用的可行量子點。申請人發現可以實現可行量子點，並且量子點的量子特性可以被控制作為量子位操作，並且在一個實施方式中，具有高控制保真度。

Si/SiO2界面在過去二十年的大多數時間內是互補金屬氧化物半導體(CMOS)集成電路技術的核心組件。

在一個實施方式中，其中形成量子點的表面矽層被同位素富集為主要包含28Si原子，並且該實施方式因此利用由於矽晶格中的低核自旋濃度而變得可用的長相干時間。非常小的核自旋背景將由於保留的一小部分29Si原子而仍然保留。在一個實施方式中，在空間上與量子點良好分離的下層操作晶圓可以包括天然矽，天然矽含有大約5％的29Si原子。

在一個實施方式中，控制布置包括控制器，該控制器被布置為調諧量子點，使得可以在能量值的範圍內調節影響量子點的狀態的能量。在一個實施方式中，量子點由一個或更多個被限制電子或空穴形成，並且量子特性包括電子或空穴自旋。控制器被布置為施加電壓以調諧電子或空穴自旋諧振頻率。

InAs中的強自旋-軌道耦合使得量子位能夠用不同電子或空穴有效g因子在雙量子點中被實現。在矽中，自旋-軌道耦合小得多。然而，儘管如此，申請人發現，出人意料地，可以實現高度可調諧量子點。在在量子點包含一個電子或空穴或若干電子或空穴的實施方式中，，申請人發現，可以被改變多達3MV/m的內部電場引起可以將電子自旋諧振(ESR)頻率調諧大於8MHz的斯塔克(Stark)位移。該位移與由於同位素富集矽中的長自旋相干時間導致大約2kHz的ESR線寬度相比是相當大位移。這有利地使得能夠調諧量子點，因此可以在不同頻率下影響量子點的狀態。這可以有利地使得能夠實現許多量子點的可尋址性，諸如，這促進大規模電壓可尋址量子位系統的可能性。

本發明的至少一個實施方式的另外優點是，結合在Si/SiO2界面處形成的處理元件的系統可以利用已經存在用於製造構成今天的計算機處理器的金屬氧化物半導體場效應電晶體(MOSFET)的製造技術。

在一個實施方式中，處理元件包括：矽基板，該矽基板具有形成在其上的二氧化矽層；以及用於控制布置的各種柵，各種柵在二氧化矽層上以金屬形成。這非常類似於當前MOSFET結構。

根據第二方面，本發明提供了一種先進處理設備，該先進處理設備包括根據本發明的第一方面的多個處理元件。

在一個實施方式中，為了實現量子處理，提供了一種用於控制多個處理元件之間的交換相互作用的交換控制布置。先進處理設備因此可以被實現為量子計算機。

在一個實施方式中，提供控制線以將多個量子點調諧到不同能量值，使得它們通過合適電磁信號單獨可尋址或按組可尋址，以切換量子點的狀態。

根據第三方面，本發明提供了一種操作量子處理元件的方法，該處理元件包括：矽和電介質材料，所述矽和電介質材料在矽和電介質材料之間形成界面；限制布置，所述限制布置用於將一個或更多個電子或空穴限制在矽中以形成量子點；以及控制布置，所述控制布置用於控制量子點的量子特性以作為量子位操作，該方法包括以下步驟：經由控制布置施加信號以控制量子位的量子特性。

在一個實施方式中，該方法包括以下另外步驟：施加另外控制信號來調諧量子點，以將影響量子位的狀態的能量調節到在可用能量值的範圍內的能量值。

在一個實施方式中，限制布置被布置為限制一個或更多個電子或空穴以形成一對量子點，並且控制布置被布置為控制一對量子點的單線態和三線態，以對量子位邏輯狀態進行編碼，並且該方法包括以下步驟：經由控制布置施加信號以控制量子位的狀態。

在其它實施方式中，限制布置被布置為限制一個或更多個電子或空穴以形成至少三個量子點，並且控制布置被布置為控制至少三個量子點的自旋狀態，以對量子位邏輯狀態進行編碼，並且該方法包括以下步驟：經由控制布置施加信號以控制量子位的狀態。

在一個實施方式中，該方法包括以下步驟：向控制布置施加電壓信號，以通過調諧一個或更多個量子點中的電子或空穴的自旋之間的交換相互作用來控制量子位邏輯狀態。

根據第四方面，本發明提供了一種實現量子處理元件的方法，該方法包括以下步驟：施加電場以在矽與電介質材料之間的界面處形成量子點；以及施加另外電磁場來影響量子點的量子狀態。

本發明的有利實施方式提供了一種量子處理裝置，該量子處理裝置使用位於矽層與二氧化矽層之間的界面周圍的被限制的一組電子或空穴的量子特性。可以通過藉助一個或更多個柵電極向界面周圍的區域施加合適靜電場來限制電子或空穴。可以通過經由藉助一個或更多個柵電極施加的電磁激勵尋址被限制電子或空穴中的一個或更多個的量子特性(諸如自旋)或通過使用在外部施加至該裝置的AC電磁場或者兩者來實現量子位。

附圖說明

本發明的特徵和優點將參照附圖僅用舉例方式從本發明的實施方式的以下描述變得清晰，附圖中：

圖1至圖3示出了根據本發明的實施方式的裝置的頂視圖和側截面圖；

圖4示出了根據另外實施方式的裝置的頂視圖；

圖5是根據實施方式的裝置的SEM圖像；以及

圖6至圖12示出了說明通過對圖5的裝置執行測量獲得的實驗結果的視圖。

具體實施方式

參照圖1，在平面圖(圖1(a))和側截面圖(圖1(b))中示出了根據本發明的實施方式的處理元件100。處理元件100可以被實現為用於包括多個這些處理元件的量子計算機的量子位。在該實施方式中，處理元件包括矽基板102和電介質104，在該示例中電介質104為二氧化矽。柵電極106被提供並且可操作為接近Si/SiO2界面形成量子點。柵106也被布置為修改量子點的量子特性。在該示例中，量子點可以包括一個或更多個電子或空穴，並且受控的量子特性是電子或空穴的有效g因子。貫穿本說明書，術語「有效g因子」廣泛用於指示用於自旋系統的自旋諧振頻率與DC磁場之間的比率。

柵106還可以用於使用AC電場直接控制電子或空穴的自旋。

可以看出，限定量子點的裝置的結構類似於MOS裝置的柵、柵氧化層以及半導體材料。

更具體地，對於圖1中所示的實施方式，處理元件100包括由二氧化矽層104和柵電極106覆蓋的矽層102。在該實施方式中，使用同位素富集矽28Si。同位素富集矽28Si 102可以是生長在傳統矽基板上的外延層。圖1(b)是圖1(a)的結構的截面圖，其示出了可以隔離電子或空穴的區域122。施加至柵電極106的足夠正電壓將使得電子被隔離在區域122中，而施加至柵電極106的足夠負電壓將使得空穴被隔離在區域122中。

在該實施方式中，單個電子被隔離在區域122中，由此形成隔離的量子點，並且以被隔離電子的自旋對單個量子位進行編碼。

在另選實施方式中，可以使用在單個量子點中的多個電子或空穴的自旋對量子位進行編碼。在另外另選實施方式中，可以以一個或更多個量子位的一個或更多個電子或空穴的自旋對單個量子位進行編碼。

現在參照圖2，在平面圖(圖2(a))和側截面圖(圖2(b))中示出了根據本發明的實施方式的處理元件200。與圖1的處理元件100相同，處理元件200包括由二氧化矽層104覆蓋的同位素富集矽28Si層102。除了柵電極106之外，處理元件200還包括兩個另外柵電極208和210。圖2(b)是圖2(a)的結構的截面圖，其示出可以隔離電子或空穴的兩個區域122和224。施加至柵電極106和210的足夠正電壓使得電子被隔離在區域122和224中，而施加至柵電極106和210的足夠負電壓使得空穴被隔離在區域122和224中。

在該實施方式中，一個或更多個電子或空穴被隔離在區域122和224中的每個中，由此形成兩個量子點。結構200可以用於實現一對量子位，其中，使用區域122和224中的電子或空穴的自旋對每個量子位進行編碼。在這種情況下，可以向柵電極208施加電磁場，以控制對電子122和224的自旋編碼的量子位的耦合。另選地，可以通過使用m＝±1個自旋三線態、m＝0個自旋三線態、以及自旋單線態，將單個量子位映射到該一對量子點122和224。因為在針對GaAs中的量子點的情況下，在同位素富集矽中不存在來自晶格核自旋的磁場梯度，這種單線態-三線態量子位可以不依賴於該磁場梯度，然而磁場梯度可以經由晶片上納米磁鐵被實現。另選地，施加至柵電極106和210的電壓可以用於控制電子或空穴的有效g因子。此外，施加至柵電極106、208和210的電壓組合可以用於控制兩個量子點122和224的每個中的自旋之間的交換耦合。

現在參照圖3，在平面圖(圖2(a))和側截面圖(圖2(b))中示出了根據本發明的實施方式的處理元件300。與圖2的處理元件200相同，處理元件300包括由二氧化矽層104覆蓋的同位素富集矽28Si層102。除了柵電極106、208和210之外，處理元件300還包括兩個另外柵電極308和310。圖3(b)是圖3(a)的結構的截面圖，其示出了電子或空穴可以被隔離的三個區域122、224和324。施加至柵電極106、210和310的足夠正電壓使得電子被隔離在區域122、224和324中，而施加至柵電極106、210和310的足夠負電壓使得空穴被隔離在區域122、224和324中。

在該實施方式中，一個或更多個電子或空穴被隔離在區域122、224和324的每個中，由此形成三個量子點。結構300可以用於實現三個量子位，其中，關於區域122、224和324中的電子或空穴自旋對每個量子位進行編碼。在這種情況下，可以向柵電極208和308施加電磁場，以控制以區域122、224和324中的電子或空穴的自旋編碼的量子位的耦合。另選地，可以以與DiVincenzo等人(Nature408，339-342(2000))描述的方式類似的方式將單個量子位映射到三個量子點122、224和324，以實現僅交換自旋量子位。施加至柵電極106、210和310的電壓可以用於控制電子或空穴的有效g因子。此外，施加至柵電極106、208、210、308和310的電壓的組合可以用於控制三個量子點122、224和324的每個中的自旋之間的交換耦合。

與由於量子位到基質晶體中的核自旋的減少超細耦合而導致的大多數化合物半導體相比，矽-二氧化矽系統中的自旋量子位的實現提供增加的自旋相干性。可以耗盡被限制在Si/SiO2界面處的二維電子氣，以通過藉助柵106、208、210、308和310使用靜電場來隔離量子點122、224和324。其它表面柵電極結構還可以用於幫助限制量子點。在一些實施方式中，可以在界面處引入另外元件，以促進電子限制，諸如摻雜區域或電介質區域。電子在界面處的整體濃度可以使用在裝置上方的被隔離全局柵或通過使用在裝置下方的被隔離全局柵來修改。

量子位的控制通常藉助電磁信號來獲得。電磁信號可以被施加到布置在量子位周圍的柵。在將量子位映射到單個量子點的自旋上的實施方式中，還施加DC磁場，以分裂(sokut)量子狀態，從而限定量子位的邏輯基礎狀態。

之前認為，Si/SiO2界面可能具有太多缺陷，或者SiO2可能含有太多隨機電荷中心，以允許實現可以用作量子位的量子點。與可以用於限制量子點的其它半導體界面(諸如Ga/GaAs界面)相比，Si/SiO2界面是相對高度混亂環境，因此被認為不益於量子位操作。

申請人還發現，出人意料地，可以通過調諧電子的g因子並且因此調諧電子的塞曼(Zeeman)能量來改變要求在其單電子模式下與量子位相互作用的AC電磁信號的頻率。例如，被限制在處理元件100的區域122中的電子或空穴的有效g因子可以經由藉助柵106或布置在量子位周圍的附加電氣柵提供的電磁輸入來改變。調諧量子位的能力可以促進包括這些量子位中的許多量子位的先進處理設備的操作。量子位可以通過改變包括量子位的電子或空穴的有效g因子被尋址或控制。該控制技術允許單獨或以組尋址量子位。

現在將參照圖4描述根據本發明的處理元件的更詳細實施方式。圖4中所示的實施方式可以用於實現單個量子位操作。在具有許多量子位的可擴縮架構中，可以使用該實施方式的變體。特別地，可以使用更緊湊量子位感測模塊。

圖4示出了用於與Si/SiO2系統中的量子位相互作用的電極結構400的頂視圖。量子位模塊402包括：限制柵404；兩個柵406和408，該兩個柵406和408可以在它們下方誘導(induce)量子點407和409；以及兩個勢壘柵410和420。

傳感器模塊430包括兩個勢壘柵432和434以及傳輸柵436。結構400還包括庫柵(reservoir gate)442和控制柵452。

柵404、406、408、410和420的不同幾何和偏置構造可以被用於創建一個或更多個量子點。在該特定實施方式中，柵406可以被正偏置，以緊接在Si/SiO2界面下方且在量子位模塊402下方創建單個量子點407。量子位模塊402下方的區域與庫柵442下方的區域隧穿耦合，並且被定位為接近傳感器模塊430。這允許藉助使用電極432、434和436操作的單電子電晶體結構改進讀出靈敏度。控制柵452被用於提供合適AC電磁激勵，該AC電磁激勵以給定頻率與量子位耦合，以修改量子位的狀態。

在一些實施方式中，由流過控制柵452的電流創建的電磁場可以經由電子自旋諧振(ESR)與量子位相互作用，以修改量子位的狀態。

量子位的ESR頻率可以通過修改被限制電子的有效g因子來調諧，使得與量子位的相互作用僅在特定頻率是可以的。可以改變由控制線452生成的AC磁場的頻率，以與每個都具有各自ESR頻率的不同量子位相互作用，提供單獨尋址量子位陣列中的每個量子位或量子位的子集的可能性。

雖然在Si中存在小自旋-軌道耦合，但是使用結構400，可以通過修改量子位模塊402中的一個或更多個柵電壓來調諧被限制電子的有效g因子。可以將在量子點附近的內部電場改變多達3MV/m，這導致可以將電子ESR頻率調諧多於8MHz的斯塔克位移。由於28Si中的非常窄ESP譜寬(該譜寬在一個裝置中已經被測量為大約2kHz)，可以將量子位操作頻率調諧多於3000倍的最小ESR線譜寬。

圖1至圖4中所示的結構可以與微電子行業中(特別是在基於MOSFET的非常高密度集成電路領域中)常見的製造方法和製造設備兼容。這提供了用於圖1至圖3中一般描述的量子位到包括多個量子位的架構的可擴縮性的潛力，每個量子位通過操作各自柵電壓能夠單獨被尋址)。

現在參照圖5，示出了使用多級柵疊層矽MOS技術製造的裝置300的SEM圖像。裝置500具體實現針對圖4的結構400論述的全部組件。裝置500在外延生長的同位素富集28Si外延層上被製造，該外延層具有800ppm的29Si殘留濃度和大約1微米的外延層厚度。控制柵452以晶片上傳輸線552的形式來實現，以使用ESR脈衝操縱量子點的自旋狀態。以與量子點結構相鄰的單電子電晶體(SET)的形式提供傳感器模塊430，並且傳感器模塊430包括導電線532、534和536。SET用作監測量子點內的電子佔用的傳感器。在另選實施方式中，傳感器模塊430可以以量子點接觸(QPC)、導電區域中的窄收縮或對電場敏感的另選構造的形式來提供。

為了控制量子位502，到晶片上傳輸線552的微波脈衝可以被施加，以創建驅動量子點中的被限制電子的自旋減慢與自旋加快狀態之間的躍遷的局部AC磁場504。當外部DC磁場以BDC＝1.4T的幅度被施加至裝置時，例如，量子點的諧振頻率υ0＝(g＊μB/h)BDC＝39.14GHz。這裡，用於被限制電子的有效g因子的值大致為g*＝1.998。如上面定義的，以諧振頻率υ0施加至傳輸線552的微波脈衝然後將驅動量子位邏輯狀態之間的躍遷(transition)。

現在參照圖6，示出了40mV峰到峰的方形脈衝以174Hz被應用至電極504時的脈衝電壓電荷穩定性圖600。圖600證明了點中的最後一個電子的消耗(depletion)。灰度級指示用於每個電荷相加的點中的額外電子佔用(ΔN)。圖650示出了用於使用自旋到電荷轉換針對最後一個電子的單次激發自旋讀出測量的示例。通過改變電極504上的電壓，可以加載或清空(empty)量子點。這允許經由能量選擇性隧穿在單次激發測量中執行自旋讀出。圖6中所示的測量在具有基準溫度T＝50mK和DC磁場BDC＝1.4T的稀釋制冷機中執行。

用於量子點的穩定性圖通過組合電荷感測和選通脈衝與動態電壓補償來獲得。圖6(a)中清楚地觀察到點中的最後一個電子的消耗，對於VG4(電極304)99.99％。這提示脈衝誤差從由於移相而導致的擴展譜線寬引起。因此，該自旋量子位具有滿足容錯量子誤差校正碼的嚴格要求的控制保真度。這在其它量子點系統中尚未觀察到。

已經提出，容錯量子計算使用表面代碼在誤差容忍度高達1％的情況下是可以的。在這裡所述的量子裝置中，對布洛赫球的完全控制可以通過探索所施加的ESR脈衝的相位和持續時間來提供。

圖10(b)中的插圖940示出了以增加的相位差施加的Π/2脈衝，該脈衝用於校準旋轉角θ。數據的擬合示出了與有效控制誤差相比可忽略的頻率和相位誤差，這證明了可以以高保真度評估完整布洛赫球。

我們量子點中的垂直電場Fz可以通過在減小C(電極505)上的電壓的同時增加G4(電極504)上的電壓在大範圍內被調諧以維持電子佔用N＝1。如圖11中的插圖960所示的，對矽點的實驗已經示出由於自旋-軌道耦合而產生的自旋和谷狀態的反交叉，自旋-軌道耦合根據界面粗糙度發生在neV至μeV的小能量窗中。谷分裂的幅度EVS可以使用作為柵電壓函數的「熱點」自旋鬆弛技術來測量。圖11示出了這些測量的結果950。EVS對Fz的線性依賴關係被測量為與之前由Yang等人報告的類似裝置(Nature Communication v4，p4069(4013))僅不同12％。

圖12示出了由於小但有限的斯塔克位移而產生的作為量子點上所施加的柵電壓(VC)的函數的量子位諧振頻率。紅線是使用g(|Fz|)/g(0)-1＝η2|Fz|2的擬合，η2＝2.2nm2/V2。垂直電場Fz(頂軸)由所施加的柵電壓來計算。

要調諧谷分裂的仙童內部電場還可以用於將量子位諧振頻率調諧多於8MHz，多於8MHz對應於多於3000倍觀察到的最小ESR線寬。該強可調諧性對於具有這些長相干時間的系統是顯著的，並且提供用於可擴縮性的優秀前景。該實施方式中所述的裝置可以在上述狀況和對與Fz的ESR頻率依賴關係沒有可辨別影響的以下自旋-谷反交叉兩者下操作。這提供了具有高保真度的柵可尋址量子位裝置，該裝置遠離鬆弛時間減少的谷反交叉點良好地工作。

在另外實施方式中，處理元件可以使用在電介質矽疊層上的單個控制柵來實現，創建MOS結構。單個控制柵在該實施方式中可以具有被施加為創建單個量子點的電磁信號，並且還可以與量子點相互作用，以將量子點作為量子位來操作。

上述實施方式的處理元件的出色柵可尋址性打開了許多量子位被集成在單個晶片上的前景，全局AC磁場經由腔或晶片上傳輸線被施加以實現單個量子位操作。然後，雙量子位操作可以經由柵控制和多對量子點之間的交換耦合來實現。因此，包括根據本發明的實施方式的許多量子位的先進處理設備可實現。每量子位一個控制線可以是足夠的。限制勢可以用被設計為大柵格的一個柵和用於尋址並控制到其它量子位的交換耦合的每個量子位的一個頂部柵來實現。

進一步地，這裡所用的裝置結構可以被容易地修改為使用當前用於在單個晶片上製造多於十億個電晶體的多晶矽柵電極和標準互補金屬氧化物半導體(CMOS)製造技術。

在上述實施方式中，電介質為二氧化矽。然而，本發明不限於該電介質，並且使用其它電介質來替換SiO2。

上述實施方式的處理元件可以在非常低的溫度(在約0.1至1K內，優選地為大約0.5K)下操作。提供了一種合適的冷卻裝置。

還提供了用於控制處理元件的合適電壓源和信號源。這些電壓源和信號源中的一些或全部可以使用傳統微電子技術被集成到處理器晶片上，或者它們可以由輔助控制器晶片來提供。

在上述實施方式中的一些中，電子自旋諧振用於改變量子位的自旋。本發明不限於此，並且可以使用另選方案。例如，電壓脈衝可以用於控制量子位狀態，特別是用於兩點或三點量子位實施方式。

在上述實施方式中的一些中，被影響的量子狀態是自旋。「自旋」是單個電子的自旋、或單個空穴的自旋，或者對於使用兩個或更多個電子或空穴的量子位可以是兩個或更多個電子或空穴的複合自旋。

上述實施方式描述了由一個、兩個或三個量子點形成的量子位。量子位可以由四個或更多個量子點來形成。本發明不限於一個、兩個或三個量子點量子位。

本領域技術人員將理解，可以在不偏離如廣泛描述的本發明的精神或範圍的情況下對如特定實施方式中所示的本發明進行大量變化和/或修改。因此，本實施方式在所有方面被認為是例示性的而不是限制性的。