用於移相全橋同步整流電路的驅動電路及其控制方法
2024-03-08 06:07:15
用於移相全橋同步整流電路的驅動電路及其控制方法
【專利摘要】本發明公開了用於移相全橋同步整流電路的驅動電路及其控制方法，該驅動電路包括邏輯控制電路和DSP控制器。由DSP控制器產生的兩路驅動信號和時鐘脈衝信號經過邏輯控制電路後可得到用於驅動同步整流管的同步信號，當兩路驅動信號同時為低電平時，邏輯控制電路在時鐘脈衝信號的下降沿輸出低電平信號，其他情況均輸出高電平信號。該電路可使同步整流管導通時刻與理論的導通時刻延遲半個時鐘脈衝時間，而關斷時刻相同。本發明為移相全橋同步整流電路提供了一個簡單有效、低成本的驅動方案。
【專利說明】用於移相全橋同步整流電路的驅動電路及其控制方法
【技術領域】
[0001]本發明涉及同步整流【技術領域】，具體涉及用於移相全橋同步整流電路的驅動電路及其控制方法。
【背景技術】
[0002]低壓大電流的大功率電源在工業生產中廣泛應用，過去低電壓輸出整流管採用肖特基二極體，其正向壓降約為0.5V，若通過大電流輸出必然產生很大的導通損耗，相比之下功率MOS管的導通電阻很小，在大功率電源中使用同步整流技術可以大大減少輸出端的整流損耗，提高電源轉換效率。
[0003]圖1是典型的移相全橋同步整流電路，圖2是移相全橋同步整流電路次級側同步整流管理想的驅動波形。移相全橋同步整流電路初級側有四個開關管M1、M2、M3、M4。以開關管Ml和M4為一組，相應的移相全橋同步整流電路次級側同步整流管為SR1，同樣以開關管M2和M4為另一組，相應的移相全橋同步整流電路次級側同步整流管為SR2。任何一組中只要初級側有開關管處於導通狀態時，次級側相應的同步整流管也同樣處於開通狀態。當初級側開關管全部處於關斷狀態時，次級側的全部同步整流管都處於開通狀態，為輸出端的電感電流提供回流路徑。
[0004]圖3是傳統實施方式的移相全橋同步整流電路驅動方案，常加入使用電流檢測電路，採樣電感電流的過零值作為驅動同步整流管導通和關斷的判斷點，此方法需要使用專門的驅動晶片，而且檢測精度不高，檢測電路影響整機效率，存在低效率、高成本的特點。
【發明內容】
[0005]本發明所要解決的技術問題是提供一種簡便、低成本的用於移相全橋同步整流電路的驅動電路及其控制方法。
[0006]本發明為達到上述目的，所採用的技術方案如下:
所述的用於移相全橋同步整流電路的驅動電路，該電路包括邏輯控制電路和DSP控制器，所述DSP控制器產生用於移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號以及第二驅動信號和用於邏輯控制電路的時鐘脈衝信號，所述的邏輯控制電路輸出用於驅動移相全橋同步整流電路中次級側同步整流管的驅動信號。
[0007]進一步地，所述邏輯控制電路包含一個與門、兩個非門、一個或門、一個JK觸發器；第一驅動信號和與門的第一輸入端相連，第一非門的輸出端和與門的第二輸入端相連，第二驅動信號和非門輸入端相連，第一驅動信號和或門的第一輸入端相連，第二驅動信號和或門的第二輸入端相連，或門的輸出端和第二非門的輸入端相連，與門的輸出端和觸發器的第一輸入端相連，第二非門的輸出端與觸發器的第二輸入端相連，DSP控制器的時鐘脈衝信號輸出端與觸發器的時鐘輸入端相連。
[0008]所述第一驅動信號和第二驅動信號具有相同的頻率/，並且兩者之間具有可調的移相角α。
[0009]當第一驅動信號以及第二驅動信號同時為低電平時，驅動信號在下一個時鐘信號的下降沿變為低電平，其他情況均為高電平。
[0010]所述時鐘脈衝信號的頻率為(2Ν-1)//(1+2 α )倍，N取能整除1000的任意正整數。
[0011]所述的用於移相全橋同步整流電路的驅動電路，其特徵在於DSP處理器可採用德州儀器公司TMS320C2000系列DSP控制器。
[0012]本發明提供一種簡便有效的用於移相全橋同步整流電路的驅動控制方法:當移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號以及第二驅動信號中只要有一個信號為高電平時，則在下一個時鐘脈衝信號的下降沿來臨時，邏輯控制電路輸出信號為高電平；當移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號以及第二驅動信號同時為低電平時，在下一個時鐘脈衝信號的下降沿來臨時，邏輯控制電路輸出信號為低電平。
[0013]與現有技術相比，本發明具有如下優點和技術效果:
1、即可實現數字功能，又可實現模擬功能；
2、具有誤差精度可調，低成本的特點；
3、電路簡單，體積小，簡便有效。
【專利附圖】
【附圖說明】
[0014]圖1為移相全橋同步整流電路圖；
圖2是移相全橋同步整流電路次級側同步整流管理想的驅動波形圖；
圖3為傳統實施方式的移相全橋同步整流電路圖；
圖4為實施方式的移相全橋同步整流電路圖；
圖5為實施方式的邏輯驅動電路圖；
圖6為實施方式的時鐘信號波形圖。
【具體實施方式】
[0015]以下結合附圖對本發明的實施作進一步的詳細敘述。
[0016]如圖4、圖5，移相全橋同步整流電路的驅動電路包括邏輯控制電路和DSP控制器，所述DSP控制器產生用於移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號以及第二驅動信號和用於邏輯控制電路的時鐘脈衝信號，所述的邏輯控制電路輸出用於驅動移相全橋同步整流電路中次級側同步整流管的驅動信號。
[0017]邏輯控制電路包含一個與門AND1、兩個非門NOTl和N0T2、一個或門0R1、一個JK觸發器D1。第一驅動信號PWMA和與門ANDl的第一輸入端相連，第一非門NOTl的輸出端和與門ANDl的第二輸入端相連，第二驅動信號PWMB和非門NOTl輸入端相連，第一驅動信號PWMA和或門ORl的第一輸入端相連，第二驅動信號PWMB和或門ORl的第二輸入端相連，或門ORl的輸出端和第二非門N0T2的輸入端相連，與門ANDl的輸出端和觸發器Dl的第一輸入端J相連，第二非門N0T2的輸出端與觸發器Dl的第二輸入端K相連，DSP控制器的時鐘脈衝信號輸出端與觸發器Dl的時鐘輸入端相連。
[0018]第一驅動信號PWMA和第二驅動信號PWMB具有相同的頻率/，並且兩者之間具有可調的移相角α。時鐘脈衝信號CLK的頻率為(2Ν-1)//(1+2 α )倍，N取能整除1000的任意正整數。當第一驅動信號PWMA以及第二驅動信號PWMB同時為低電平時，驅動信號SQ在下一個時鐘信號的下降沿變為低電平，其他情況均為高電平。
[0019]DSP處理器可採用德州儀器公司TMS320C2000系列DSP (包括C28xx、C24xx、C2xx等)控制器。
[0020]本發明提供用於移相全橋同步整流電路的驅動電路。實施方式的移相全橋同步整流電路如圖4所示，移相全橋同步整流電路初級側四個開關管(M1、M2、M3、M4)的驅動信號分別由DSP控制器提供(圖中只標示斜對角驅動信號PWMA和PWMB)，其中第一開關管Ml的驅動信號與第三開關管M3的驅動信號互補，第二開關管M2的驅動信號與第四開關管M4的驅動信號互補，此外驅動信號PWMA與PWMB的相位相差一個α角。倘若第一開關管Ml和第四開關管Μ4導通，對應的第一同步整流管SRl導通，同理第二開關管M2和第三開關管M3導通時，對應的第二同步整流管SR2導通。當初級測四個開關管都關斷時，第一、第二同步整流管(SR1、SR2)同時導通。
[0021]圖5是實施方式的邏輯驅動電路圖。
[0022]圖6為實施方式的時鐘脈衝信號波形圖。該時鐘脈衝信號可使移相全橋同步整流電路初級側的一組斜對角開關管與對應的同步整流管導通時刻只相差半個時鐘脈衝周期時間，而關斷時刻相同。
[0023]本實施方式的全橋同步整流包含以下運行步驟:
以PWMA和PWMB的半周期為例，當第一開關管Ml導通時，驅動信號PWMA為高電平，此時正處於時鐘脈衝信號的上升沿，經過半個時鐘脈衝周期後，第一同步整流管SRl導通，此時電感電流仍處於續流階段。經過移相角α後，第四開關管Μ4導通，驅動信號PWMB為高電平，第一同步整流管SRl繼續保持導通，直至PWMB為低電平，此刻時鐘脈衝信號處於下降沿，驅動第一同步整流管SRl關斷。後半周期的運行步驟類似，在此不再詳述。
[0024]本領域技術人員可以在不違背本發明的原理和實質的前提下對本具體實施例做出各種修改或補充或者採用類似的方式替代，但是這些改動均落入本發明的保護範圍。因此本發明技術範圍不局限於上述實施例。
【權利要求】
1.用於移相全橋同步整流電路的驅動電路，其特徵在於，該電路包括邏輯控制電路和DSP控制器，所述DSP控制器產生用於移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號(PWMA)以及第二驅動信號(PWMB)和用於邏輯控制電路的時鐘脈衝信號(CLK)，所述的邏輯控制電路輸出用於驅動移相全橋同步整流電路中次級側同步整流管的驅動信號(SQ)。
2.根據權利要求1所述的用於移相全橋同步整流電路的驅動電路，其特徵在於邏輯控制電路包含一個與門(ANDl )、兩個非門(N0T1和N0T2)、一個或門(ORl )、一個JK觸發器(Dl);第一驅動信號(PWMA)和與門(ANDl)的第一輸入端相連，第一非門(NOTl)的輸出端和與門(ANDl)的第二輸入端相連，第二驅動信號(PWMB)和非門(NOTl)輸入端相連，第一驅動信號(PWMA)和或門(ORl)的第一輸入端相連，第二驅動信號(PWMB)和或門(ORl)的第二輸入端相連，或門(ORl)的輸出端和第二非門(N0T2)的輸入端相連，與門(ANDl)的輸出端和觸發器(Dl)的第一輸入端(J)相連，第二非門(N0T2)的輸出端與觸發器(Dl)的第二輸入端(K)相連，DSP控制器的時鐘脈衝信號輸出端與觸發器(Dl)的時鐘輸入端相連。
3.根據權利要求1所述的用於移相全橋同步整流電路的驅動電路，其特徵在於第一驅動信號(PWMA)和第二驅動信號(PWMB)具有相同的頻率/，並且兩者之間具有可調的移相角α ο
4.根據權利要求1所述的用於移相全橋同步整流電路的驅動電路，其特徵在於當第一驅動信號(PWMA)以及第二驅動信號(PWMB)同時為低電平時，驅動信號(SQ)在下一個時鐘信號的下降沿變為低電平，否則均為高電平。
5.根據權利要求1所述的用於移相全橋同步整流電路的驅動電路，其特徵在於時鐘脈衝信號(CLK)的頻率為(2Ν-1)//(1+2α )倍，N取能整除1000的任意正整數。
6.根據權利要求1所述的用於移相全橋同步整流電路的驅動電路，其特徵在於DSP處理器採用德州儀器公司TMS320C2000系列DSP控制器。
7.用於權利要求1飛任一項所述的用於移相全橋同步整流電路的驅動電路的控制方法是:在移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號(PWMA)以及第二驅動信號(PWMB)中，只要有一個信號為高電平，則在下一個時鐘脈衝信號的下降沿來臨時，邏輯控制電路輸出信號(SQ)為高電平；當移相全橋同步整流電路中初級側一組斜對角開關管的第一驅動信號(PWMA)以及第二驅動信號(PWMB)同時為低電平時，則在下一個時鐘脈衝信號的下降沿來臨時，邏輯控制電路輸出信號(SQ)為低電平。
【文檔編號】H02M7/217GK104167940SQ201410135028
【公開日】2014年11月26日 申請日期:2014年7月1日 優先權日:2014年7月1日
【發明者】杜貴平, 李治泳 申請人:華南理工大學