基於千兆乙太網的多通道信號採集傳輸電路系統的製作方法

2024-03-05 00:10:15

本實用新型涉及電路設計，具體地，涉及一種基於千兆乙太網的多通道信號採集傳輸電路系統。

背景技術：

在一些對於信號採集頻率要求不是很高(採集頻率小於MHZ的範圍)的領域如聲學、電能質量監控、海底石油探測、橋梁橋墩監控等應用領域中，經常會需要對大量的模擬信號通道進行同步採樣的工作。能否設計出一種應用領域廣泛，採樣通道、精度、採樣速率設置靈活而又遠程監控方便的信號採集傳輸電路系統將會對整個科研項目進程起到決定性的作用。

為了實現對大量的模擬信號通道進行同步不間斷採樣的採樣需求，解決常用的多通道信號採集傳輸電路系統重複性設計給資源造成的浪費問題，縮短多通道信號採集傳輸電路的設計時間，使其適用於多種不同信號採集工作場合。因此需要設計一種基於千兆乙太網的多通道信號採集傳輸電路系統。

技術實現要素：

針對現有技術中的缺陷，本實用新型的目的是提供一種基於千兆乙太網的多通道信號採集傳輸電路系統。

根據本實用新型提供的基於千兆乙太網的多通道信號採集傳輸電路系統，包括FPGA晶片、AD採集系統、信號調理系統、FPGA配置系統、千兆乙太網單模光纖收發器、電源模塊、AD採集時鐘配置模塊、看門狗模塊以及功能擴展預留接口模塊；

其中，所述AD採集系統、所述FPGA配置系統、所述千兆乙太網單模光纖收發器、AD採集時鐘配置模塊、看門狗模塊以及功能擴展預留接口模塊連接所述FPGA晶片；

所述信號調理系統連接所述AD採集系統；所述AD採集系統連接所述AD採集時鐘配置模塊；

所述電源模塊向FPGA晶片、AD採集系統、信號調理系統、FPGA配置系統、千兆乙太網單模光纖收發器、AD採集時鐘配置模塊、看門狗模塊以及功能擴展預留接口模塊提供電能。

優選地，AD採集系統包括多片八通道差分採樣的AD轉換晶片；

所述AD轉換晶片連接在FPGA晶片和所述信號調理系統之間。

優選地，所述的信號調理系統包括多組差分信號調理晶片；每組8個差分信號調理晶片構成8通道差分信號採集調理模塊；

所述8通道差分信號採集調理模塊連接所述AD轉換晶片。

優選地，所述AD轉換晶片採用TI公司24位型號為ADS1278的模數轉換晶片，AD轉換晶片通過SPI接口連接FPGA晶片。

優選地，所述8通道差分信號採集調理模塊採用型號為THS4524的全差分運放晶片。

優選地，所述的FPGA配置系統包括50MHz時鐘、125MHz時鐘、FLASH晶片以及JTAG調試模塊；

其中，所述50MHz時鐘、所述125MHz時鐘、所述FLASH晶片以及所述JTAG調試模塊連接所述FPGA晶片。

優選地，所述的AD採集時鐘配置模塊包括相連的AD採樣時鐘晶振晶片和時鐘驅動晶片；

所述時鐘驅動晶片連接FPGA晶片。

優選地，功能擴展預留接口模塊包括板卡ID號模塊、採樣時刻外部控制信號接口模塊以及FPGA輸出控制引腳接口模塊；

其中，板卡ID號模塊、採樣時刻外部控制信號接口模塊以及FPGA輸出控制引腳接口模塊連接FPGA晶片。

與現有技術相比，本實用新型具有如下的有益效果：

1、靈活性，本實用新型採樣率，採樣通道數等參數可以通過遠程計算機通過乙太網設置；

2、通用性，本實用新型信號採集頻率可調整，可應用於低頻的聲吶探測、電磁成像領域；板卡可以實現級聯，可實現更多數量級的通道數據採集監控；

3、成本低，本實用新型通過模塊化設計，提高可復用特性，減少重複性設計給科研、生產帶來的成本；

4、可維護性，本實用新型結構簡單，由於採用大規模集成晶片，簡化了系統設計，可維護性較高。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本實用新型的其它特徵、目的和優點將會變得更明顯：

圖1為本實用新型的結構示意圖；

圖2為本實用新型中AD轉換晶片和8通道差分信號採集調理模塊的連接示意圖；

圖3為本實用新型中功能擴展預留接口模塊的結構示意圖。

具體實施方式

下面結合具體實施例對本實用新型進行詳細說明。以下實施例將有助於本領域的技術人員進一步理解本實用新型，但不以任何形式限制本實用新型。應當指出的是，對本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進。這些都屬於本實用新型的保護範圍。

在本實施例中，本實用新型提供的基於千兆乙太網的多通道信號採集傳輸電路系統，包括FPGA晶片1、AD採集系統2、信號調理系統3、FPGA配置系統4、千兆乙太網單模光纖收發器5以及電源模塊6、AD採集時鐘配置模塊7、看門狗模塊8以及功能擴展預留接口模塊9；

其中，所述AD採集系統2、所述FPGA配置系統4、所述千兆乙太網單模光纖收發器5、AD採集時鐘配置模塊7、看門狗模塊8以及功能擴展預留接口模塊9連接所述FPGA晶片1；

所述信號調理系統3連接所述AD採集系統2；所述AD採集系統2連接所述AD採集時鐘配置模塊7；

所述電源模塊6向FPGA晶片1、AD採集系統2、信號調理系統3、FPGA配置系統4、千兆乙太網單模光纖收發器5、AD採集時鐘配置模塊7、看門狗模塊8以及功能擴展預留接口模塊9提供電能。

所述的FPGA晶片1為內部集成了MAC和Rocket I/O GTP/GTX收發器硬核的FPGA系列晶片。

AD採集系統2包括多片八通道差分採樣的AD轉換晶片21；所述AD轉換晶片21連接在FPGA晶片1和所述信號調理系統3之間。

所述AD轉換晶片21的數量為18片，AD轉換晶片21將轉換的數字採樣信號送給FPGA晶片，其採樣過程受FPGA晶片1控制，其輸入的八通道的差分模擬信號來自模塊31中的八塊差分信號調理晶片輸出的信號。

所述的信號調理系統3包括多組差分信號調理晶片；每組8個差分信號調理晶片構成8通道差分信號採集調理模塊31；

所述8通道差分信號採集調理模塊31連接所述AD轉換晶片21。

在本實施例中，所述的信號調理模塊系統3包括144塊差分信號調理晶片及相關電路，其中每八個差分信號調理晶片的構成的8通道差分信號採集調理模塊31，信號調理模塊系統3也包括18個8通道差分信號採集調理模塊31構成，每個8通道差分信號採集調理模塊31輸出的八通道差分信號接入AD轉換晶片21。

所述AD轉換晶片21採用TI公司24位型號為ADS1278的模數轉換晶片，AD轉換晶片21通過SPI接口連接FPGA晶片1。

所述8通道差分信號採集調理模塊31採用型號為THS4524的全差分運放晶片，其將全差分信號驅動放大之後送給AD轉換晶片21。

所述的FPGA配置系統4包括50MHz時鐘、125MHz時鐘、FLASH晶片以及JTAG調試模塊；其中，所述50MHz時鐘、所述125MHz時鐘、所述FLASH晶片以及所述JTAG調試模塊連接所述FPGA晶片1；

50MHz時鐘用於系統邏輯工作時鐘，125MHz時鐘用於FPGA內部收發器硬核工作時鐘125MHz時鐘，FLASH晶片用於FPGA上電程序加。

所述的電源模塊6包括外部接入的5V模擬電壓信號，經過穩壓電源晶片處理之後的為本實用新型供電的5V電壓信號；為本實用新型供電的5V電壓信號經過電源轉換晶片轉換為3.3V系統供電電壓信號；3.3V系統供電電壓信號再經過一系列電源轉換晶片轉換為2.5V、1.8V、1.2V、1.0V的系統供電電壓信號。以上5V、3.3V、2.5V、1.8V、1.2V、1.0V為系統中需要相應工作電壓的模塊及晶片提供電源。

所述的AD採集時鐘配置模塊7包括相連的AD採樣時鐘晶振晶片72和時鐘驅動晶片71；所述時鐘驅動晶片71連接FPGA晶片1；

AD採樣時鐘晶振晶片72用於提供基準的AD採樣頻率時鐘信號，時鐘驅動晶片71將基準的AD採樣頻率時鐘信號驅動之後提供給18片AD轉換晶片21和FPGA晶片1，為本實用新型提供採樣同步時鐘。

功能擴展預留接口模塊9包括板卡ID號模塊91、採樣時刻外部控制信號接口模塊92以及FPGA輸出控制引腳接口模塊93；

其中，板卡ID號模塊91、採樣時刻外部控制信號接口模塊92以及FPGA輸出控制引腳接口模塊93連接FPGA晶片1。

板卡ID號模塊91為本實用新型提供此電路系統的電路板的板卡號，以方便區分不同的電路板的板卡號，為系統電路板卡的級聯提供的方便，板卡ID號模塊91可以採用撥碼開關、也可以採用上拉下拉電阻給FPGA晶片提供高低電平的信號等多種方式。採樣時刻外部控制信號接口模塊92可以人為引入採樣時刻信號，通知FPGA晶片進行採樣。FPGA輸出控制引腳接口模塊93為本實用新型的功能擴展提供了需要的控制信號。

本實用新型為了實現對海底聲納探測陣中大量的換能器進行同步採集傳輸，並將通過單模光纖接收顯控臺控制指令和發送採集的聲納信號數據。採集傳輸模塊通過光纖乙太網接收顯控臺發送的控制參數(採樣時刻、採樣通道等命令)；通過光纖乙太網上傳AD採集的數據、板卡ID號及控制參數等數據到顯控臺。單千兆乙太網單模光纖收發器選擇千兆傳輸速率的SFP光接口模塊。AD採樣時鐘晶振晶片72選擇15.728MHZ晶振，時鐘驅動晶片71採用型號為IDT74FCT3807的晶片，看門狗晶片採用型號為SM706的晶片，差分信號調理晶片採用TI公司的型號為THS4524差分信號驅動晶片，所述的ADC轉換晶片21採用型號為ADS1278的晶片，採用24bit採樣精度，8通道的ADC轉換晶片，該ADC轉換晶片無需外部電壓基準，高速模式下採樣率最高為120k，採用SPI方式與FPGA晶片接口，單根輸出線串行輸出8通道轉換數據，採樣率由外部的時鐘15.728MHZ確定，採樣時鐘和串行時鐘可用同一個時鐘。集成18片ADS1278模數轉換晶片實現144路差分信號的同步採集，為了實現同步採集，所用ADS1278共用同一個時鐘晶片，為了增加時鐘的驅動能力，加入了時鐘驅動器IDT74FCT3807將15.728MHZ分為九個同步時鐘通道，分別給予ADS1278晶片。每個ADC轉換晶片21的控制線分別使用不同的FPGA的I/O口進行控制，可以實現獨立工作。144採樣通道以120KHz的採樣速率、每通道24bit，單模光纖收發器上傳數據採用千兆乙太網傳輸，即傳輸模塊讀取採集模塊的速率不小於415Mbit/s(120KHz*144*24bit≈415Mbit/s)。傳輸模塊的上行接口採用兩層協議的光纖千兆乙太網，理論能達到的傳輸速率為800Mb/s。

本實用新型通過FPGA晶片能夠實現對集成了多通道的AD採集系統2的通道選擇、採樣速率等指標的控制；通過千兆乙太網光纖收發器5可實現同上位機的通信，將採集的數據打包送到上位機進行數據處理，將上位機對採樣通道、採樣速率的控制參數通過光纖乙太網下發；通過預留功能擴展接口模塊9可進一步實現系統級聯以及其他控制功能。

本實用新型同市面上的一些信號採集儀器相比，本實用新型的信號採集位寬最高可達24bit，採集通道數量更多，單塊電路板最多可到達144通道，144通道同時採集最高採集頻率可高達120KHZ；採集頻率如果想進一步提高，可以通過減少採樣位寬(降低採樣精度)實現，靈活性高；另外本實用新型的造價也遠遠低於NI等採集儀器，本實用新型採用光纖千兆乙太網進行數據的傳輸，可以實現對採樣數據的遠程監控。在一些對模擬物理量進行大量採集的工作中，如海底聲納探測傳感器、橋梁震動檢測、海底石油探測、光纖傳感器探測等應用領域，發明具有更好的兼容性。

以上對本實用新型的具體實施例進行了描述。需要理解的是，本實用新型並不局限於上述特定實施方式，本領域技術人員可以在權利要求的範圍內做出各種變形或修改，這並不影響本實用新型的實質內容。