一種計算陣列版圖電阻網絡的加速方法與流程
2024-03-23 10:23:05 1
本發明涉及集成電路計算機輔助設計領域，尤其涉及一種計算陣列版圖電阻網絡的加速方法。
背景技術：
在信息技術飛速發展的今天，平板顯示（FPD）已成為世界電子信息工業的又一大支柱產業。隨著FPD工藝技術發展，解析度越來越高，設計尺寸日益增大，對於設計性能要求也日益提高。FPD的版圖設計中，版圖電阻網絡的精確計算，對FPD設計的整體性能具有重要意義。並且版圖設計中圖形的日益複雜，對於電阻網絡的精確計算也提出了更高的要求。電阻計算的方法有很多，針對簡單圖形的版圖，電阻計算可以採用解析法等快速方法；對於複雜圖形的版圖，需要採用基於數值方法（例如邊界元方法及有限元分析等方法）的電阻計算以保證計算精度。
當採用有限元分析的方法計算電阻時，有限元的網格劃分基於三角剖分，而三角網格剖分的方法比較耗時，對於大規模版圖，計算效率很低。
因而，提出一種計算陣列（Array）版圖電阻網絡的加速方法，能夠加快陣列版圖電阻網路的計算過程，提高計算效率，成為亟待解決的問題。
技術實現要素：
為了解決現有技術存在的不足，本發明的目的在於提供一種計算陣列版圖電阻網絡的加速方法，可以加快陣列（Array）版圖電阻網絡的的計算過程，提高array電阻的計算速度。
為實現上述目的，本發明提供的計算陣列版圖電阻網絡的加速方法，包括以下步驟：
（1）獲取陣版圖的公共埠及母版的對外埠；（2）對所述母版的電阻網絡進行簡化，約減掉內部節點；（3）對簡化後的電阻網絡及對外埠進行復用，得到全局的簡化電阻網絡；（4）對所述全局的簡化電阻網絡進行求解。
所述步驟（1）中所述獲取母版的對外埠，進一步包括以下步驟：
（11）獲取所述母版中的圖形與其母版邊界的公共邊；（12）從所述公共邊中提取出對邊相交的公共邊；（13）將所述對邊相交的公共邊放置在對應的邊上；（14）再在所述對應的邊上插入點，插入的點即為所述母版的對外埠。
所述步驟（2），進一步包括以下步驟：
（21）對母版進行三角剖分，獲得所述母版的電阻網絡；（22）約減掉所述電阻網絡的內部節點，獲得只有對外埠的電阻網絡。
所述步驟（3），進一步包括以下步驟：
（31）將母版簡化後的電阻網絡進行複製，將母版的對外埠進行位移；（32）將所述簡化後的電阻網絡複製至所述陣列版圖中的重複圖形處，將所述對外埠複製位移形成所述公共埠。
進一步地，所述對外埠位移後的阻值不變，所述公共埠被賦予唯一的標識。
本發明的計算陣列版圖電阻網絡的加速方法，適用於Array版圖的電阻網絡計算：根據陣列版圖的重複排列的特點，針對其中一個母版進行三角剖分並進行簡化電阻網絡，再將簡化後的網絡進行陣列複製，從而減少了從整體進行三角剖分所花費的時間，同時簡化的電阻網絡又能夠有效地減少有限元的個數，從而節省了大量的時間。
本發明的其它特徵和優點將在隨後的說明書中闡述，並且，部分地從說明書中變得顯而易見，或者通過實施本發明而了解。
附圖說明
附圖用來提供對本發明的進一步理解，並且構成說明書的一部分，並與本發明的實施例一起，用於解釋本發明，並不構成對本發明的限制。在附圖中：
圖1為根據本發明的計算陣列版圖電阻網絡的加速方法流程圖；
圖2為根據本發明的Array版圖結構示意圖；
圖3為根據本發明的母版對外埠設置示意圖。
具體實施方式
以下結合附圖對本發明的優選實施例進行說明，應當理解，此處所描述的優選實施例僅用於說明和解釋本發明，並不用於限定本發明。
本發明的計算陣列版圖電阻網絡的加速方法，通過簡化電阻網絡，並根據Array的結構特點採用相同圖形電阻網絡復用的方法，來提高array電阻的計算速度。
圖1為根據本發明的計算陣列版圖電阻網絡的加速方法流程圖，下面將參考圖1，對本發明的計算陣列版圖電阻網絡的加速方法進行詳細描述。
在步驟101中，獲取陣列（Array）版圖的公共埠及母版的對外埠；
圖2為根據本發明的Array版圖結構示意圖，如圖2所示，Array版圖結構中的m*n個圖形都是重複的，將其中的一個圖形作為母版。其中，m、n分別為母版圖形所在的行數或者列數，m*n為重複圖形的個數。
在該步驟中，通過獲取重複圖形之間相交的公共埠，從而保證重複圖形之間的連接關係。
圖3為根據本發明的母版對外埠設置示意圖，如圖3所示，首先獲取母版中的圖形與其母版邊界的公共邊；再從公共邊中提取出對邊相交的公共邊；再將相交的公共邊放置在對應的邊上；再在對應的邊上插入多個點，插入的點即為母版圖形的對外埠。其中，插入點的個數與公共邊的長度相關。
在步驟102中，對母版的電阻網絡進行簡化，約減掉內部節點；
對母版的電阻網絡進行簡化包括如下步驟：
首先，對母版進行三角剖分，獲得母版的電阻網絡；
其次，約減掉電阻網絡的內部節點，獲得只有對外埠的電阻網絡。
在該步驟中，將母版的電阻網絡簡化為只有幾個對外埠的電阻網絡，能夠減少需要計算的電阻元件。
下面詳細闡述電阻網絡的簡化方法：
某一電阻網絡：包含節點Ni，（i=1，……，N）；任意兩節點i、j之間連有電阻Rij，其電導為gij。
方程1為根據本發明的電阻網絡矩陣方程，該某一電阻網絡滿足方程1。
（方程1）
其中，gii滿足條件限制公式： ，該條件限制公式記為公式1。
對於上述的電阻網絡，約減掉不是埠的內部節點Nj (j=k，……，N)。
把變量分為兩部分，U1表示不約減變量的向量，U2表示為約減變量的向量。
相應地，方程1左側的矩陣被分為四部分G11、G12、G21及G22，方程1轉換為方程2，方程2為根據本發明的變量分開後的矩陣方程。
（方程2）
約減的節點為內部節點，方程2滿足電流 I為0的限制，因此，I2為0，方程2轉換為方程3，方程3為根據本發明的簡化後的矩陣方程。
（方程3）
方程3代表簡化後的電阻網絡模型，求出方程3左側的簡化矩陣；其中，矩陣G為對稱矩陣。
在步驟103中，對簡化後的電阻網絡及對外埠進行復用，得到全局的簡化電阻網絡。
本步驟進一步包括：
（1）將母版簡化後的電阻網絡進行複製，將母版的對外埠進行位移；
（2）將簡化後的電阻網絡複製至陣列版圖中的重複圖形處，將對外埠複製位移形成公共埠。其中，對外埠位移後的阻值不變，公共埠被賦予唯一的標識。
在步驟104中，對全局的簡化電阻網絡進行求解。
在一個具體的實例中，本發明的操作流程步驟如下：
1）打開Array版圖；
2）找到Array版圖的母版，設置簡化的對外埠；
3）對母版進行電阻網絡簡化；
4）對母版的簡化電阻網絡進行複製，同時對對外埠進行m*n的位移複製形成公共埠，並對公共埠進行標識。
5）對全局公共埠形成的新的電阻網絡進行求解。
本發明的計算陣列版圖電阻網絡的加速方法，適用於Array版圖的電阻網絡計算：根據陣列版圖的重複排列的特點，針對其中一個母版進行三角剖分並進行簡化電阻網絡，再將簡化後的網絡進行陣列複製，從而減少了從整體進行三角剖分所花費的時間，同時簡化的電阻網絡又能夠有效地減少有限元的個數，從而節省了大量的時間。
本領域普通技術人員可以理解：以上所述僅為本發明的優選實施例而已，並不用於限制本發明，儘管參照前述實施例對本發明進行了詳細的說明，對於本領域的技術人員來說，其依然可以對前述各實施例記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。