帶隙基準電壓源電路的製作方法

2024-03-22 17:30:05

本發明屬於電路技術領域，特別涉及一種電壓源結構，可用於模擬集成電路。

背景技術：

帶隙基準電路通常是用來提供基準電壓。傳統的帶隙基準電壓源，具體實現如圖1所示，其由運算放大器ea、兩個電晶體t1、t2和三個分壓電阻r0-r2組成，第一個電晶體t1的基極與發射極電壓vbe1和第二個電晶體t2的基極與發射極電壓vbe2均擁有負溫度特性。第一個電晶體t1的基極與運算放大器ea的正向端相連，因為運放的「虛短」特性，使第一分壓電阻r0上端連接運放負向端的節點電壓等於正向端電壓vbe1，因此在第一分壓電阻r0上得到具有正溫度特性的電壓差vbe1-vbe2。通過調整第一分壓電阻r0和第二分壓電阻r1的比例關係，使正負溫度特性電壓的溫度係數疊加等於零，最終得到零溫度係數的基準電壓。但是，這種傳統帶隙基準電路中的運算放大器會引入輸入失調電壓，從而影響系統的輸出，此外，電路中的電源噪聲很容易造成帶隙基準電路不穩定。

技術實現要素：

本發明的目的在於針對上述現有技術的不足，提供了一種帶隙基準電壓源電路，以避免輸入失調電壓的產生，提高輸出基準電壓的精度，減小電源噪聲對基準電壓穩定性的影響。

為了實現上述目的，本發明的帶隙基準電壓源電路，包括：核心電路和啟動電路，電路在上電時啟動電路會驅使核心電路擺脫簡併偏置點，核心電路工作後啟動電路關閉，其特徵在於：

核心電路包括放大單元和ldo穩壓單元，

所述放大單元，其包括兩個電晶體q2-q3、兩個耗盡型nmos管m2-m3、兩個pmos管m4-m5；第二電晶體q2和第三電晶體q3的基極分別連接在第一分壓電阻r1的兩端，得到正溫度係數特性的電壓差，這兩個電晶體q2、q3分別與第二耗盡型nmos管m2和第三耗盡型nmos管m3串聯，構成兩個共源級放大器，用於對輸入的變化電壓進行放大；該兩個共源級放大器分別與第四pmos管m4和第五pmos管m5的漏極串聯連接，構成全差分放大電路，並將全差分放大電路的輸出作為ldo穩壓單元的輸入；

所述ldo穩壓單元，其包括兩個pmos管m6-m7、兩個nmos管m8-m9、一個耗盡型nmos管m1、一個電晶體q1以及兩個分壓電阻r1、r2；第六pmos管m6和第七pmos管m7作為ldo穩壓單元的輸入分別與第八nmos管m8和第九nmos管m9串聯，第七pmos管m7和第九nmos管m9的共漏端與第一耗盡型nmos管m1的柵極連接，以控制與第一耗盡型nmos管m1串聯的兩個分壓電阻r1、r2和第一電晶體q1的支路電流；第一分壓電阻r1的兩端分別與第二電晶體q2和第三電晶體q3的基極相連，形成反饋迴路以穩定第二分壓電阻r2上端的輸出基準電壓。

本發明與現有技術相比，具有如下優點：

1、本發明電路通過直接將電晶體q2、q3的基極電壓連在第一分壓電阻r1兩端，得到了正溫度係數的電壓差，避免了使用運算放大器而產生的輸入失調電壓，提高了基準電壓的精度；

2、本發明核心電路的放大單元由於使用了全差分放大電路的結構不僅可以用於提供正溫度係數電壓差，還可以將電壓變化進行放大，既提高了電路的控制精度，又提高電源抑制比，從而減小了電源噪聲對基準電壓的影響；

3、本發明由於核心電路的ldo穩壓單元中加入了工作在飽和區的電晶體，提高了電路對基準電壓變化檢測的靈敏度，最終提高了基準電壓的精度。

仿真實驗表明：本發明在-40-125℃溫度範圍內電路具有6ppm/℃以下的溫度係數，在低頻下具有-123db的電源電壓抑制比和啟動時間穩定在5us左右的特點。

附圖說明

圖1是傳統的帶隙基準電壓源電路示意圖。

圖2是本發明帶隙基準電壓源電路示意圖。

具體實施方式

以下結合附圖對本發明的實施例進行詳細說明。

參照圖2，本發明的帶隙基準電壓源電路包括核心電路和啟動電路，啟動電路用於在上電時驅使核心電路擺脫簡併偏置點，核心電路工作後將啟動電路關閉，通過核心電路輸出基準電壓。

所述核心電路包括放大單元和ldo穩壓單元。

該放大單元，其包括兩個電晶體q2-q3、兩個耗盡型nmos管m2-m3、兩個pmos管m4-m5，即第二電晶體q2、第三電晶體q3、第二耗盡型nmos管m2、第三耗盡型nmos管m3、第四pmos管m4和第五pmos管m5；該第二電晶體q2和第三電晶體q3的基極分別連接在第一分壓電阻r1的兩端，得到正溫度係數特性的電壓差δvbe，這種電路結構避免了使用運算放大器而產生的輸入失調電壓，提高了基準電壓的精度；這兩個電晶體q2、q3的集電極分別與第二耗盡型nmos管m2和第三耗盡型nmos管m3的漏極相連，構成兩個共源級放大器，用於對輸入的變化電壓進行放大；這兩個共源級放大器分別與第四pmos管m4和第五pmos管m5的漏極相連，構成全差分放大電路，這種電路結構，不僅提高了電路的控制精度，還提高了電源抑制比，從而減小了電源噪聲對基準電壓vref的影響；

該ldo穩壓單元，其包括兩個pmos管m6-m7、兩個nmos管m8-m9、一個耗盡型nmos管m1、一個電晶體q1以及兩個分壓電阻r1、r2，即第六pmos管m6、第七pmos管m7、第八nmos管m8、第九nmos管m9、第一耗盡型nmos管m1、第一電晶體q1、第一分壓電阻r1和第二分壓電阻r2；該第六pmos管m6和第七pmos管m7作為ldo穩壓單元的輸入，他們的漏極分別與第八nmos管m8和第九nmos管m9的漏極串聯，第七pmos管m7和第九nmos管m9的共漏端與第一耗盡型nmos管m1的柵極連接，以控制與第一耗盡型nmos管m1串聯的兩個分壓電阻r1、r2和第一電晶體q1的支路電流；第一分壓電阻r1的兩端分別與第二電晶體q2和第三電晶體q3的基極相連，形成反饋迴路以穩定第二分壓電阻r2上端的輸出基準電壓vref，其中第一電晶體q1的基極與集電極上方的第一分壓電阻r1的上端相連，這種電路連接結構使第一電晶體q1工作在飽和區，此時第一電晶體q1會隨集電極電壓微弱的改變而得到一個變化明顯的集電極電流，從而提高電路對基準電壓變化檢測的靈敏度，最終提高帶隙基準電壓vref的精度。

所述啟動電路，其包括兩個nmos管和一個pmos管，即第十nmos管m10、第十一nmos管m11和第十二pmos管m12；該第十nmos管m10和第十二pmos管m12的共漏端與第十一nmos管m11的柵極連接，電路上電時第十二pmos管m12處於常通狀態，使第十一nmos管m11的柵極電壓為高電平，第十一nmos管m11因此導通並驅使核心電路擺脫簡併偏置點，核心電路工作後，第十nmos管m10會拉低第十一nmos管m11的柵極電壓，第十一nmos管m11因此關斷並使啟動電路關閉。

以上描述僅是本發明的一個具體實例，不構成對本發明的任何限制，顯然對於本領域的專業人員來說，在了解了本發明內容和原理後，都可能在不背離本發明原理、結構的情況下，進行形式和細節上的各種修正與改變，但是這些基於本發明思想的修正和改變仍然在本發明的權利要求保護範圍之內。