增強mos器件溝道區應變的方法
2023-11-10 05:02:57 2
專利名稱：增強mos器件溝道區應變的方法
技術領域：
本發明涉及到的是在半導體襯底溝道材料中引入應變的方法領 域，通過在矽襯底上外延組分漸變的SiGe層，再外延鍺層或矽層， 得到應變的溝道材料層，然後再通過工藝的方法引入更大的應力，進 一步提高材料的應變程度，提高器件性能。本發明增強MOS器件溝 道區應變的方法可用於CMOS工藝中的應變矽或鍺工藝中，進一步 提高溝道材料的應變程度，提高遷移率，增強器件性能。
背景技術：
隨著特徵尺寸越來越小，集成電路面臨諸多由材料和器件自身引 起的小尺寸效應。特徵尺寸的不斷縮小使單個電晶體尺寸逐漸達到物 理和技術的雙重極限，電晶體性能難以再按照以往的速度不斷提升， 而必須採用新的技術來提高器件與集成電路的性能。其中一個重要方 面就是採取措施提高電晶體的飽和驅動電流，飽和驅動電流與溝道內 載流子遷移率有關，通過改進器件結構、工藝、或採用新材料，提高 溝道內載流子的遷移率，即可按已有的特徵尺寸，利用已有的生產設 備條件加工MOS器件，不但達到提高器件性能的目的，還可延長己 有生產線的使用壽命。
在溝道材料中引入應變就是一種非常有效的方法。無論是Si還 是Ge，引入應變都能夠有效的提高其載流子遷移率，提高器件性能。 引入應變的方法主要有兩種， 一種是通過在矽襯底上異質外延的方法 生長出一層帶有應力的溝道材料，還有一種方法是埤過工藝的方法， 利用帶應力的氮化矽薄膜或外延的源漏區來作用於溝道材料層引入 應變的方法。 一般來說，前者引入的應變程度更大一些，但工藝更復 雜，成本較高；而後者應變較小，器件性能提高有限，但工藝簡單， 成本較低，在工業生產中已得到應用。隨著特徵尺寸的進一步縮小， 為了使器件達到要求的性能，就需要引入更大的應力。
發明內容
本發明的目的是綜合現有技術中各種方法，提供一種進一步提高
溝道材料的應變程度，提高遷移率，增強器件性能的增強MOS器件 溝道區應變的方法。
本發明的技術方案是增強MOS器件溝道區應變的方法，其特
徵是包括下列步驟在體矽襯底上利用直接外延的方法製作出應變的
SiGe層作為溝道層，或者在SOI襯底上鍵合(bonding) —層低Ge 組分的SiGe層做為虛擬襯底，在其上外延應變的Si或高Ge組分SiGe 做為溝道材料層，然後再通過工藝的方法引入增大的應力，進一步提 高材料的應變程度。
還包括下列步驟在體矽襯底上外延的SiGe層作為溝道層，在 SiGe溝道層上面澱積柵介質，在柵介質上面再澱積金屬柵，在金屬 柵上面再澱積一層帶有壓應力的氮化矽Si3N4。
在SiGe溝道層上面利用ALD澱積一層High-k介質做為柵介質。 還包括下列步驟在體矽襯底上外延的SiGe層作為溝道層，在 SiGe溝道層上面澱積柵介質，在柵介質上面再澱積金屬柵，再利用 源漏刻蝕的方法去除源漏區的SiGe層，然後在源漏區生長出Ge含 量更高的鍺矽層。
在SiGe溝道層上面利用ALD澱積一層High-k介質做為柵介質。 利用鍵合(bonding)方法在絕緣層上得到一層高質量的弛豫的 SiGe層層作為虛擬襯底，然後在上面定義光刻出一定的區域，外延 生長出Ge含量更高的壓應變的SiGe層作為PMOS管區，在其它的 區域澱積一層拉應變的Si層作為NMOS管的區域，兩個區域間利用 STI做隔離，在兩個區域分別製作出PMOS管和NMOS管，接著在 PMOS管上澱積一層帶有壓應力的Si3N4薄膜在溝道區引入更大的壓 應力，在NMOS管上澱積一層帶有拉應力的SbN4薄膜在NMOS溝 道區引入更大的拉應力，以其同時得到高性能的PMOS管和NMOS 管。
利用鍵合(bonding)方法在絕緣層上得到一層弛豫的SiGe襯底 層作為虛擬襯底，然後在上面定義光刻出一定的區域，外延生長出 Ge含量更高的壓應變的SiGe層作為PMOS管區，在其它的區域澱積 一層拉應變的Si層作為NMOS管的區域，兩個區域間利用STI做隔離，在兩個區域分別製作出PMOS管和NMOS管，接著在NMOS管 上澱積一層帶有拉應力的Si3N4薄膜在NMOS溝道區引入更大的拉應 力；在PMOS管區可是掉PMOS管的源漏，然後在源漏外延生長更 高Ge含量的SiGe，擠壓溝道得到更大的壓應力，同時得到高性能的 PMOS管和NMOS管。
本發明的效果是綜合利用外延生長以及工藝誘生的方法在 MOSFET中對新的溝道材料(如SiGe， Ge)引入更大的應力，從而 進一步提高性能。這個發明的一個特點是把兩種引入應變的方法結合 起來是用，提高應變程度，從而進一步提高器件性能；還有一個特點 是針對的新的溝道材料如SiGe，Ge材料提出如何實現兩種應變的結 合，應用於未來可能的MOS工藝。
下面結合附圖和實施例對本發明做進一步的說明。
圖1是實施例1產品的結構示意圖； 圖2是實施例1生產方法流程圖； 圖3是實施例2產品的結構示意圖； 圖4是實施例2生產方法的流程圖； 圖5是實施例3產品的結構示意圖； 圖6是實施例3生產方法的流程圖； 圖7是實施例4產品的結構示意圖； 圖8是實施例4生產方法的流程圖。
具體實施例方式
實施例l: SiGe溝道的PMOS管。在矽襯底上外延一層壓應變的 SiGe作為溝道層，上面利用ALD澱積一層High-k介質做為柵介質，
再澱積金屬柵，再澱積一層帶有壓應力的氮化矽Si3N4進一步增強溝
道層的應變程度，提高性能(實施例l中的)。
實施例2: SiGe溝道的PMOS管。在矽襯底上外延一層應變的 SiGe作為溝道層，上面利用ALD澱積一層High-k介質做為柵介質， 再澱積金屬柵，再進行源漏刻蝕，去除源漏區的SiGe，然後在源漏區生長出Ge含量更高的鍺矽層，擠壓溝道區材料，進一步在溝道中 引入壓應力，增強應變，提高性能。
實施例3:絕緣體上SIGe材料PMOS和應變矽NMOS組成的 SOI上的CMOS工藝。首先利用Bonding或其他方法在絕緣層上得 到一層高質量的弛豫的SiGe層作為虛擬襯底，然後在上面定義光刻 出一定的區域，外延生長出Ge含量更高的壓應變的SiGe層作為 PMOS管區，在其它的區域澱積一層拉應變的Si層作為NMOS管的 區域，兩個區域間利用STI做隔離。在兩個區域分別製作出PMOS 管和NMOS管。接著在PMOS管上澱積一層帶有壓應力的SbN4薄 膜在溝道區引入更大的壓應力，在NMOS管上澱積一層帶有拉應力 的Si3N4薄膜在NMOS溝道區引入更大的拉應力，以其同時得到高性 能的PMOS管和NMOS管，組成完整的CMOS工藝。
實施例4:絕緣體上SiGe材料PMOS和應變矽NMOS組成的SOI 上的CMOS工藝。首先利用Bonding或其他方法在絕緣層上得到一 層高質量的弛豫的SiGe層作為虛擬襯底，然後在上面定義光刻出一 定的區域，外延生長出Ge含量更高的壓應變的SiGe層作為PMOS 管區，在其它的區域澱積一層拉應變的Si層作為NMOS管的區域， 兩個區域間利用STI做隔離。在兩個區域分別製作出PMOS管和 NMOS管。接著在NMOS管上澱積一層帶有拉應力的Si3N4薄膜在 NMOS溝道區引入更大的拉應力；在PMOS管區可是掉PMOS管的 源漏，然後在源漏外延生長更高Ge含量的SiGe，擠壓溝道得到更大 的壓應力，同時得到高性能的PMOS管和NMOS管，組成完整的SOI 上的CMOS工藝。
權利要求
1、增強MOS器件溝道區應變的方法，其特徵是包括下列步驟在體矽襯底上利用直接外延的方法製作出應變的SiGe層作為溝道層，或者在SOI襯底上鍵合一層低Ge組分的SiGe層做為虛擬襯底，在其上外延應變的Si或高Ge組分SiGe做為溝道材料層，然後再通過工藝誘生的方法引入增大的應力，進一步提高材料的應變程度。
2、 根據權利要求1所述的增強MOS器件溝道區應變的方法， 其特徵是還包括下列步驟在體矽襯底上外延的SiGe層作為溝道層， 在SiGe溝道層上面澱積柵介質，在柵介質上面再澱積金屬柵，在金 屬柵上面再澱積一層帶有壓應力的氮化矽Si3N4。
3、 根據權利要求2所述的增強MOS器件溝道區應變的方法， 其特徵是在SiGe溝道層上面利用ALD澱積一層High-k介質做為柵 介質。
4、 根據權利要求1所述的增強MOS器件溝道區應變的方法， 其特徵是還包括下列步驟在體矽襯底上直接外延的SiGe層作為溝 道層，在SiGe溝道層上面澱積柵介質，在柵介質上面再澱積金屬柵， 再利用源漏刻蝕的方法去除源漏區的SiGe層，然後在源漏區生長出 Ge含量更高的鍺矽層。
5、 根據權利要求4所述的增強MOS器件溝道區應變的方法， 其特徵是在SiGe溝道層上面利用ALD澱積一層High-k介質做為 柵介質。
6、 根據權利要求1所述的增強MOS器件溝道區應變的方法， 其特徵是利用鍵合方法在絕緣層上得到一層弛豫的SiGe層作為虛 擬襯底，然後在上面定義光刻出一定的區域，外延生長出Ge含量更 高的壓應變的SiGe層作為PMOS管區，在其它的區域澱積一層拉應 變的Si層作為NMOS管的區域，兩個區域間利用STI做隔離，在兩 個區域分別製作出PMOS管和NMOS管，接著在PMOS管上澱積一 層帶有壓應力的Si3N4薄膜在溝道區引入更大的壓應力，在NMOS管 上澱積一層帶有拉應力的Si3N4薄膜在NMOS溝道區引入更大的拉應 力，以其同時得到高性能的PMOS管和NMOS管。
7、 根據權利要求1所述的增強MOS器件溝道區應變的方法，其 特徵是利用鍵合方法在絕緣層上得到一層弛豫的SiGe層作為虛擬襯底，然後在上面定義光刻出一定的區域，外延生長出Ge含量更高 的壓應變的SiGe層作為PMOS管區，在其它的區域澱積一層拉應變 的Si層作為NMOS管的區域，兩個區域間利用STI做隔離，在兩個 區域分別製作出PMOS管和NMOS管，接著在NMOS管上澱積一層 帶有拉應力的Si3N4薄膜在NMOS溝道區引入更大的拉應力；在 PMOS管區可是掉PMOS管的源漏，然後在源漏外延生長更高Ge含 量的SiGe，擠壓溝道得到更大的壓應力，同時得到高性能的PMOS 管和NMOS管。
全文摘要
進一步提高溝道材料的應變程度，提高遷移率，增強器件性能的增強MOS器件溝道區應變的方法。技術方案是增強MOS器件溝道區應變的方法，其特徵是包括下列步驟在矽襯底上外延組分漸變的SiGe層，再外延鍺層或矽層，得到應變的溝道材料層，然後再通過工藝的方法引入更大的應力，進一步提高材料的應變程度，提高器件性能。
文檔編號H01L21/8238GK101295647SQ20081005627
公開日2008年10月29日 申請日期2008年1月16日 優先權日2008年1月16日
發明者劉佳磊, 劉志弘, 梁仁榮, 敬 王, 軍 許, 磊 郭 申請人:清華大學