製作柵氧化層和柵極多晶矽層的方法
2023-05-08 10:53:56 1
專利名稱：製作柵氧化層和柵極多晶矽層的方法
技術領域：
本發明涉及半導體器件製造工藝，特別涉及一種製作柵氧化層和柵極多晶矽層的 方法。
背景技術：
目前，隨著半導體技術的發展，半導體器件的運行速度越來越快，晶片電路的集成 度越來越高，對電源消耗的越來越低，從而使得半導體器件的柵極多晶矽層的特徵尺寸和 柵氧化層(Gate Oxide)的厚度等參數逐漸變小。半導體器件包括核心(core)區和外圍電 路(IO)區。其中，核心區的柵氧化層的生長厚度較薄，大約小於20埃；核心區的外圍區域 稱為外圍電路區，大約在50 100埃。對於較薄的柵氧化層和柵極多晶矽層的厚度測量， 技術要求也越來越高。現在在半導體製造行業中將在線收集數據作為主要的測量技術。在線收集數據就 是當需要測量柵氧化層的厚度時，將在反應腔內生長了柵氧化層的產品晶圓，輸出反應腔 測量，其中，產品晶圓為其上已經分布了器件的晶圓，最終可以經過多道工序成為成品。一 般的，在線收集數據，主要採用光學測量方法，即橢圓偏光法，利用光對材料層的反射和衍 射進行厚度測量。現有技術中製作柵氧化層和柵極多晶矽層的方法包括以下步驟。其中，柵氧化層 和柵極多晶矽層的厚度以在線的方法收集數據。本實施例，以器件的核心區為例。步驟11、在產品晶圓的半導體襯底矽上進行柵氧化層的生長；步驟12、在線測量柵氧化層的厚度；步驟13、在所述柵氧化層的表面進行柵極多晶矽層的沉積；步驟14、在線測量柵極多晶矽層的厚度。對於器件的核心區，半導體襯底矽與柵極多晶矽層之間的柵氧化層厚度很薄，大 約小於20埃，而且半導體襯底矽和柵極多晶矽層的材料都是矽，所以在步驟14在線測量柵 極多晶矽層的厚度時，光學測量非常不準確，使得測量的數據失去意義。關鍵的是，在線測量柵氧化層的厚度時需要暴露在空氣中，如果反應腔內一次處 理200片晶圓，根據客戶的要求大約需要量測20片晶圓，那麼如果每量測一片晶圓需要2 分鐘，則總共需要40分鐘完成測量。柵氧化層在空氣中非常容易氧化，0. 5小時的時間就可 以生長大約0. 5 1埃的柵氧化層厚度，而且柵氧化層的厚度本來就非常薄，厚度發生稍微 的變化，都會導致器件性能的降低。同樣，在器件的外圍電路區也會出現在測量過程中柵氧化層被氧化的問題，只是 外圍電路區的柵氧化層相對較厚，即使出現氧化問題也不會對器件的性能產生很大影響， 而且較厚的柵氧化層也會使得測量數據相對準確。
發明內容
有鑑於此，本發明解決的技術問題柵氧化層在測量過程中被氧化。
為解決上述技術問題，本發明的技術方案具體是這樣實現的本發明公開了一種製作柵氧化層和柵極多晶矽層的方法，包括在產品晶圓和控片晶圓的半導體襯底矽上同時生長柵氧化層；在所述產品晶圓的柵氧化層表面沉積柵極多晶矽層；在線測量產品晶圓柵極多晶矽層的厚度，離線offline測量控片晶圓上柵氧化層 的厚度。所述在線測量產品晶圓柵極多晶矽層的厚度時，測量產品晶圓處於淺溝槽隔離區 STI上方的柵極多晶矽層厚度。所述在線測量產品晶圓柵極多晶矽層的厚度時，同時測量產品晶圓處於STI上方 和非STI區域上方的柵極多晶矽層厚度，如果處於非STI區域上方的柵極多晶矽層厚度一 直在與處於STI上方的柵極多晶矽層厚度相接近的範圍內波動時，則離線測量控片晶圓上 柵氧化層的厚度。由上述的技術方案可見，在本發明柵氧化層和柵極多晶矽層的工藝製程中，將柵 氧化層和柵極多晶矽層形成之後，再進行厚度測量，防止了現有技術中將柵氧化層形成之 後就進行厚度測量，由於暴露在空氣中而導致被氧化的缺陷。而且，柵氧化層的厚度測量為 離線(offline)的方式，不佔用生產時間，有效提高了生產效率。
圖1為本發明優選實施例製作柵氧化層和柵極多晶矽層的方法流程示意圖。圖2為產品晶圓結構示意圖。
具體實施例方式為使本發明的目的、技術方案、及優點更加清楚明白，以下參照附圖並舉實施例， 對本發明進一步詳細說明。本發明利用示意圖對實施例進行了詳細描述，在詳述本發明實施例時，為了便於 說明，表示結構的示意圖會不依一般比例作局部放大，不應以此作為對本發明的限定，此 外，在實際的製作中，應包含長度、寬度及深度的三維空間尺寸。並且與本發明無關的部分 公知結構，在此不再贅述。本發明優選實施例製作柵氧化層和柵極多晶矽層的方法包括以下步驟，其流程示 意圖如圖1所示。步驟21、在半導體襯底矽上進行柵氧化層的生長。其中包括在產品晶圓和控片晶 圓的半導體襯底矽上同時生長柵氧化層。其中，控片晶圓是沒有經過工藝加工的平整晶圓 矽片，在測試時使用。當需要測量柵氧化層的厚度時，將控片晶圓置入反應腔，在完成柵氧 化層的生長之後，只將生長了柵氧化層的控片輸出反應腔，進行厚度測量；步驟22、在所述柵氧化層的表面進行柵極多晶矽層的沉積。因為後續只需 offline測量控片上柵氧化層的厚度，所以此時不需在控片晶圓上沉積柵極多晶矽層，也就 是說只在產品晶圓的柵氧化層表面沉積柵極多晶矽層即可；步驟23、在線測量柵極多晶矽層的厚度；offline測量柵氧化層的厚度。圖2為產品晶圓的結構示意圖。如圖2所示，對於產品晶圓，柵極多晶矽層101覆蓋柵氧化層102以及已經形成的淺溝槽隔離區(STI) 103。其中，STI103由氧化矽填充，與 柵氧化層102的材料相同，是在半導體襯底矽100上經過刻蝕、填充形成的絕緣區域，用於 與有源區隔離。STI103的厚度在500 4000埃，比較厚，所以在步驟23在線測量柵極多晶 矽層的厚度時，光學測量該位置上方的柵極多晶矽層，這樣光在柵極多晶矽層上下表面的 幹涉和衍射現象比較明顯，可以準確測出柵極多晶矽層的厚度。而且，此時以offline的方式收集數據，即測量控片上生長的柵氧化層的厚度。與 在線收集數據相同，同樣採用光學測量方法，對厚度進行測量。從上述可以看出，在步驟21和22之間不需要測量柵氧化層的厚度，直接進行柵極 多晶矽層的沉積，所以柵氧化層就不會在測量的過程中，暴露在空氣裡而被氧化，而且省略 了該測量柵氧化層厚度的步驟，則大大提高了生產效率，因為offline測量柵氧化層的厚 度不需要佔用生產時間。需要說明的是，在步驟23中在線測量柵極多晶矽層的厚度時，如果採用與現有技 術相同的方法，測量非STI區域上方的柵極多晶矽層厚度，雖然也可以得到測量數據，但對 於器件的核心區來說，仍會出現所得數據不準確的缺陷。但是正是由於在生長形成柵氧化 層之後，直接進行柵極多晶矽層的沉積，避免了測量柵氧化層厚度時將其暴露在空氣中的 缺陷，因此也能夠達到本發明的目的。由於控片與真正的產品晶圓在性能和結構上的不同，使得測量offline控片晶圓 上的柵氧化層可能無法得到準確的數據。進一步地，為了確保offline測量柵氧化層厚度 的準確性，在線測量柵極多晶矽層的厚度時，同時測量產品晶圓處於STI上方和非STI區域 上方的柵極多晶矽層厚度。由上述的說明可知，測量STI上方的柵極多晶矽層厚度，得到的 數據是比較準確的，而對非STI區域上方的柵極多晶矽層厚度進行測量，得到的數據會在 一定範圍內波動。例如，測量每片產品晶圓STI上方的柵極多晶矽層厚度都在1000埃，但 是對非STI區域上方的柵極多晶矽層厚度進行測量時，由於柵氧化層比較薄，測量不是很 準確，所以測量每片產品晶圓的柵極多晶矽層厚度不同，會在一定範圍內波動。如果波動範 圍一直在950 1050埃範圍內，說明波動比較穩定，能夠反映出每片晶圓，包括晶圓控片上 柵氧化層的生長厚度都比較均勻，那麼這時就可以直接測量offline的柵氧化層厚度。在本發明柵氧化層和柵極多晶矽層的工藝製程中，將柵氧化層和柵極多晶矽層形 成之後，再進行厚度測量，防止了現有技術中將柵氧化層形成之後就進行厚度測量，由於暴 露在空氣中而導致被氧化的缺陷。而且，柵氧化層的厚度測量為offline的方式，不佔用生 產時間，有效提高了生產效率。更優選地，為了確保offline測量柵氧化層厚度的準確性， 在線測量柵極多晶矽層厚度時，同時測量產品晶圓處於STI上方和非STI區域上方的柵極 多晶矽層厚度。如果處於非STI區域上方的柵極多晶矽層厚度一直在與處於STI上方的柵 極多晶矽層厚度相接近的範圍內波動，則可以認為晶圓控片上柵氧化層的生長厚度比較均 勻，直接測量offline的柵氧化層厚度能夠得到準確數據。以上所述，僅為本發明的較佳實施例而已，並非用於限定本發明的保護範圍。凡在 本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護 範圍之內。
權利要求
一種製作柵氧化層和柵極多晶矽層的方法，包括在產品晶圓和控片晶圓的半導體襯底矽上同時生長柵氧化層；在所述產品晶圓的柵氧化層表面沉積柵極多晶矽層；在線測量產品晶圓柵極多晶矽層的厚度，離線offline測量控片晶圓上柵氧化層的厚度。
2.如權利要求1所述的方法，其特徵在於，所述在線測量產品晶圓柵極多晶矽層的厚 度時，測量產品晶圓處於淺溝槽隔離區STI上方的柵極多晶矽層厚度。
3.如權利要求1所述的方法，其特徵在於，所述在線測量產品晶圓柵極多晶矽層的厚 度時，同時測量產品晶圓處於STI上方和非STI區域上方的柵極多晶矽層厚度，如果處於非 STI區域上方的柵極多晶矽層厚度一直在與處於STI上方的柵極多晶矽層厚度相接近的範 圍內波動時，則離線測量控片晶圓上柵氧化層的厚度。
全文摘要
本發明公開了一種製作柵氧化層和柵極多晶矽層的方法，包括在產品晶圓和控片晶圓的半導體襯底矽上同時生長柵氧化層；在所述產品晶圓的柵氧化層表面沉積柵極多晶矽層；在線測量產品晶圓柵極多晶矽層的厚度，離線(offline)測量控片晶圓上柵氧化層的厚度。採用該方法能夠防止柵氧化層在測量過程中暴露在空氣裡而被氧化。
文檔編號H01L21/66GK101958242SQ20091005515
公開日2011年1月26日 申請日期2009年7月21日 優先權日2009年7月21日
發明者何有豐, 唐兆雲 申請人:中芯國際集成電路製造(上海)有限公司