一種半導體器件反向擊穿電壓測試系統的製作方法
2023-11-10 06:17:47
專利名稱：一種半導體器件反向擊穿電壓測試系統的製作方法
技術領域：
本發明屬於器件測試技術領域，更為具體地講，涉及一種半導體器件反向擊穿電壓測試系統。
背景技術：
半導體器件種類繁多、使用靈活、應用廣泛、成本低廉，相比其它集成電路具有特殊性，如大功率、高反壓、高頻等，具備某些應用中的不可替代性。這些特點使半導體分立器件市場需求依然龐大，半導體分立器件產業依然穩步發展。半導體分立器件需求數量巨大，因此如何在大規模量產的同時保證半導體分立器件的特性參數達標就成為衡量各生產廠商生產實力和生產效益的一關鍵大問題。測試是半導體分立器件生產不可缺少的環節，是保證產品質量的重要手段。高速、高精度、高通用性的半導體器件測試系統能完成半導體器件參數的自動化測試，對降低分立器件生產廠商生產成本，提高生產效率，增強市場競爭力具有重要意義。反向擊穿電壓的測試是半導體器件測試不可或缺的一部分，其本身電壓高、電流小的特點使其成為測試的一個難點。如何在半導體器件測試系統中實現反向擊穿電壓的快速、高精度、可靠安全的測試是研究半導體器件測試的一個關鍵問題，對提高半導體器件測試效率具有重要意義。。
發明內容
本發明的目的在於克服現有技術的不足，提供一種半導體器件反向擊穿電壓測試系統，以實現快速、高精度測試半導體器件反向擊穿電壓。為實現以上目的，本發明一種半導體器件反向擊穿電壓測試系統，其特徵在於，包括CPU、FPGA控制邏輯單元、高壓激勵源、測壓電路、測流電路、模數轉換電路以及電流監測電路；CPU配置高壓激勵源的斜坡電壓輸出信號的參數一幅度範圍與斜率，FPGA控制邏輯單元產生指定幅度與斜率的斜坡電壓數位訊號給高壓激勵源，高壓激勵源將斜坡電壓數位訊號轉換為對應的斜坡電壓反向加載到半導體器件上；測壓電路對反向加載到半導體器件上電壓進行測量，並送入模數轉換電路；測流電路對半導體器件反向電流進行測試，並將其輸出到電流監測電路中與設定的電流監測閾值進行比較，如果大於設定的電流監測閾值，則輸出電流監測信號給FPGA控制邏輯單元啟動AD轉換啟動模數轉換電路的AD轉換器，對測壓電路測得的電壓進行AD轉換，轉換後的數據讀入FPGA控制邏輯單元的A/D數據寄存器中，CPU讀取A/D數據寄存器中的數據，從而獲得半導體器件反向擊穿電壓，AD轉換結束時，FPGA控制邏輯單元斷開高壓激勵源的輸出。本發明的目的是這樣實現的本發明半導體器件反向擊穿電壓測試系統，通過FPGA控制邏輯單元產生逐步增加的斜坡電壓數位訊號給高壓激勵源，輸出斜坡電壓反向加載到半導體器件上，然後，通過測流電路對半導體器件反向電流進行測試，如果大於設定的電流監測閾值，則輸出電流監測信號給FPGA控制邏輯單元啟動AD轉換，對測壓電路測得的電壓進行AD轉換，得到半導體器件反向擊穿電壓，同時斷開高壓激勵源的輸出。與傳統的靜態測試方法相比，不需要等待半導體器件兩端施加的反向電壓穩定(穩定時間在ms級)，這樣不僅減少了測試的時間， 減少了半導體器件損壞的風險，而且還會減小由於半導體器件溫度上升而影響到最終的測試結果，從而提高了測試效率和精度。
圖1是PN結伏安特性曲線圖2是現有技術反向擊穿電壓測試方法與本發明中測試方法流程對照圖3是現有技術反向擊穿電壓測試方法與本發明中測試方法的測試曲線對照圖4是本發明半導體器件反向擊穿電壓測試系統一種具體實施方式
原理框圖5是圖4所示FPGA控制邏輯單元的原理框圖6是圖5所示狀態控制機的狀態轉換圖7是圖4所示高壓激勵源的電原理圖8是圖4所示測壓電路的電原理圖9是圖4所不測流電路的電原理圖10是圖4所箝位電路的電原理圖11是反向擊穿電壓測試的一具體實施方式
流程圖12是高壓激勵源斜坡電壓一具體波形圖。
具體實施方式
下面結合附圖對本發明的具體實施方式
進行描述，以便本領域的技術人員更好地理解本發明。需要特別提醒注意的是，在以下的描述中，當已知功能和設計的詳細描述也許會淡化本發明的主要內容時，這些描述在這裡將被忽略。
1、反向擊穿電壓測試原理
反向擊穿電壓是多數半導體器件的一項重要參數，是PN結反向擊穿時兩端的電壓。PN結伏安特性如圖1所示，當PN結兩端的反向電壓超過一定值Ubk後，飽和電流(A點處)會急劇增加，此時PN結髮生反向擊穿，Ubk就是反向擊穿電壓。
反向擊穿電壓的測試可轉換為尋找PN結飽和電流急劇增加的狀態。此狀態下PN 結兩端的電壓就是半導體器件待測的反向擊穿電壓，可將PN結的反向電流Is與電流閾值 Ibem (該值可參照器件手冊設置)比較來量化PN結反向電流急劇增加的狀態，如下式所示。
權利要求
1.一種半導體器件反向擊穿電壓測試系統，其特徵在於，包括CPU、FPGA控制邏輯單元、高壓激勵源、測壓電路、測流電路、模數轉換電路以及電流監測電路； CPU配置高壓激勵源的斜坡電壓輸出信號的參數一幅度範圍與斜率，FPGA控制邏輯單元產生指定幅度與斜率的斜坡電壓數位訊號給高壓激勵源，高壓激勵源將斜坡電壓數位訊號轉換為對應的斜坡電壓反向加載到半導體器件上； 測壓電路對反向加載到半導體器件上電壓進行測量，並送入模數轉換電路； 測流電路對半導體器件反向電流進行測試，並將其輸出到流監測電路中與設定的電流監測閾值進行比較，如果大於設定的電流監測閾值，則輸出電流監測信號給FPGA控制邏輯單元啟動AD轉換啟動模數轉換電路的AD轉換器,對測壓電路測得的電壓進行AD轉換,轉換後的數據讀入FPGA控制邏輯單元的A/D數據寄存器中，CPU讀取A/D數據寄存器中的數據，從而獲得半導體器件反向擊穿電壓，AD轉換結束時，FPGA控制邏輯斷開高壓激勵源的輸出。
2.根據權利要求1所述的反向擊穿電壓測試系統，其特徵在於，還包括箝位電路，測流電路對半導體器件反向電流的測試輸出同時還輸出到箝位電路中，與箝位電流閾值進行比較，如果大於，則輸出箝位信號給FPGA控制邏輯單元，FPGA控制邏輯單元控制下，高壓激勵源斷開輸出，從而達到保護目的。
3.根據權利要求1所述的反向擊穿電壓測試系統，其特徵在於，在模數轉換電路中增加了二路模擬選擇開關變為測壓測流選擇與模數轉換電路，完成施加電壓並測量電流的功能，在執行該功能時，CPU 二路模擬選擇開關選擇測流電路的輸出，進行電流測量。
4.根據權利要求3所述的反向擊穿電壓測試系統，其特徵在於，所述的FPGA控制邏輯單元包括箝位控制邏輯、電流監測控制邏輯、電壓檔位控制邏輯、電流檔位控制邏輯、高壓激勵源DAC接口控制邏輯，ADC接口控制邏輯、自動反向擊穿電壓測試AUTO_TBV控制邏輯以及選擇測流測壓與高壓激勵源極性選擇電源關斷控制邏輯； 箝位控制邏輯CPU通過系統總線將箝位電流閾值寫入到括箝位控制邏輯的箝位DAC接口控制中，箝位DAC接口控制輸出數字的箝位電流閾值DACl到箝位電路中，經過DAC變為模擬信號，並經過緩衝電路後輸出相應大小的箝位電流閾值，在比較器中與測流電路對半導體器件反向電流的測試輸出進行比較，如果小於，則輸出箝位信號給FPGA控制邏輯單元，FPGA控制邏輯單元設置箝位標誌狀態寄存器的值為』 I』，並輸出關閉高壓激勵源信號，即將關閉高壓激勵源信號設置為』 I』 ; 在發生保護的情形消除後，CPU通過系統總線將箝位標誌狀態寄存器的值清零即為』 O』，並將關閉高壓激勵源信號設置為無效，即為』 O』 ； 電流監測控制邏輯CPU通過系統總線將電流監測閾值寫入到電流監測控制邏輯的電流監測DAC接口控制中，電流監測DAC接口控制輸出數字的電流監測閾值DAC2到電流監測電路中，經過DAC變為模擬信號，並經過緩衝電路後輸出相應大小的電流監測閾值，在比較器中與測流電路對半導體器件反向電流的測試輸出進行比較，如果小於，則輸出電流監測信號給FPGA控制邏輯單元，FPGA控制邏輯單元設置電流監測標誌狀態寄存器的值為』 I』，在反向擊穿電壓測試結束後，CPU通過系統總線將電流監測標誌狀態寄存器的值清零即為，O，;同時，電流監測信號還輸出給自動反向擊穿電壓測試AUTO_TBV控制邏輯，作為狀態轉換的條件；測壓檔位控制邏輯CPU通過系統總線將測壓檔位寫入到測壓檔位控制中，然後測壓檔位控制輸出電壓檔位信號給測壓電路，改變測壓電路的增益，從而適應不同大小電壓的測試; 測流檔位控制邏輯CPU通過系統總線將測流檔位寫入到測流檔位控制中，然後測流檔位控制輸出電流檔位信號給測流電路，選擇測流電路的採樣電阻，從而適應不同大小電流的測試； ADC接ロ控制邏輯控制測壓測流選擇與模數轉換電路中的ADC晶片執行A/D轉換，並將轉換後的數據讀回其A/D數據寄存器中； 高壓激勵源DAC接ロ控制邏輯負責設置高壓激勵源輸出電壓，即DAC3 ;該部分有兩種工作模式a、在線模式-只接受CPU控制，啟動DA信號DA_en為』0』，其待轉換的電壓數據來自CPU ;b、脫機模式-只接受自動反向擊穿電壓測試AUTO_TBV控制邏輯控制，啟動DA信號DA_ en為』 I』，其待轉換的電壓數據來自自動反向擊穿電壓測試AUTO_TBV控制邏輯；自動反向擊穿電壓測試AUTO_TBV控制邏輯負責執行半導體器件反向擊穿電壓的脫機測試，產生斜坡電壓、測回待測電壓。CPU不直接控制測試的具體過程，僅負責初始化該模塊設置激勵電壓的起始值、步進值、終止值、延時值；控制該模塊開始或停止工作；讀取狀態寄存器的值 CPU通過系統總線對自動反向擊穿電壓測試AUTO_TBV控制邏輯中的狀態控制機的起始值min、步進值step、終止值max進行設置，設置完畢後，狀態控制機開始工作，進入空閒狀態idle，開始如下的轉換 空閒狀態idle :在CPU通過系統總線給出的使能狀態機信號en有效後，初始化啟動AD信號AD_en、啟動DA信號DA_en、啟動延時器信號Cnt_en為無效，即值為』 0』，初始化DA轉換數據寄存器temp的值為min,跳轉到累加狀態add ;如果使能狀態機信號en無效,則一直處於空閒狀態idle ； 累加狀態add DA轉換數據寄存器temp的值累加步進值step,跳轉到判斷狀態juge ；判斷狀態juge :若箝位信號與電流監測信號均無效，則DA使能信號DA_en=l，控制高壓激勵源DAC接ロ控制邏輯進入脫機模式，啟動D/A轉換，DA轉換數據寄存器temp的值作為DA數據輸出給高壓激勵源DAC接ロ控制邏輯，然後跳轉到數模轉換狀態DA ； 若箝位信號無效且電流監測信號有效，則AD使能信號AD_en=l，控制ADC接ロ控制邏輯進入脫機模式，啟動A/D轉換，跳轉到模數轉換狀態AD ； 若箝位信號有效或者DA轉換數據寄存器的值超過終止值max，則進入結束狀態end ；數模轉換狀態DA :高壓激勵源DAC接ロ控制邏輯輸出電壓即DAC3，在高壓激勵源的DAC轉換器中進行D/A轉換，等待D/A轉換結束；若轉換沒完成即DA_end=0，則停留在此狀態；若完成轉換即DA_end=l，則置延時使能信號Cnt_en為1，使能延時器並將DA使能信號DA_en清零,進入延時狀態delay ； 延時狀態delay :等待延時結束，若延時器輸出的延時結束信號Cnt_end無效，則停留在本狀態；若延時結束信號Cnt_end有效，將延時使能信號Cnt_en清零，進入累加狀態add ； 模數轉換狀態AD :ADC接ロ控制邏輯輸出控制測壓測流選擇與模數轉換電路的AD轉換器進行A/D轉換，等待A/D轉換結束；若ADC接ロ控制邏輯輸出AD轉換結束信號AD_end有效，則將AD使能信號AD_en信號清零，進入結束狀態end ； 結束狀態end :將使能狀態機信號en信號清零，跳轉到空閒狀態idle ;設置狀態寄存器 S 的值sQ=箝位信號，s1=AD_end, S2= (temp>max)(即 temp>max 為 I, temp ^ max 為 O);CPU的程序讀取設置狀態寄存器S的值，做相應的處理
全文摘要
本發明公開了一種半導體器件反向擊穿電壓測試系統，通過FPGA控制邏輯單元產生逐步增加的斜坡電壓數位訊號給高壓激勵源，輸出斜坡電壓反向加載到半導體器件上，然後，通過測流電路對半導體器件反向電流進行測試，如果大於設定的電流監測閾值，則輸出電流監測信號給FPGA控制邏輯單元啟動AD轉換，對測壓電路測得的電壓進行AD轉換，得到半導體器件反向擊穿電壓，同時停止斜坡電壓的增加。與傳統的靜態測試方法相比，不需要等待半導體器件兩端施加的反向電壓穩定(穩定時間在ms級)，這樣不僅減少了測試的時間，減少了半導體器件損壞的風險，而且還會減小由於半導體器件溫度上升而影響到最終的測試結果，從而提高了測試效率和精度。
文檔編號G01R31/26GK103048600SQ201210513098
公開日2013年4月17日 申請日期2012年12月5日 優先權日2012年12月5日
發明者詹惠琴, 姚明生, 白雷, 古天祥, 李碩 申請人:電子科技大學