半導體器件、顯示裝置和上述裝置的製造方法與流程

2023-11-11 20:20:47 1

本發明涉及半導體器件、具有半導體器件的顯示裝置和上述裝置的製造方法。

背景技術：

作為顯示半導體特性的代表的例能夠列舉矽(矽)、鍺等的第14族元素。特別是矽因容易入手、容易加工、優良的半導體特性、容易控制特性等，在幾乎所有的半導體器件中使用，被定位於支撐電子工業的基礎的材料。

近年來，氧化物、特別是銦、鎵等的13族元素的氧化物顯現出半導體特性，以此為契機進行努力的研究開發。作為顯示半導體特性的代表的氧化物(以下，氧化物半導體)已知銦―鎵氧化物(igo)、銦―鎵―鋅氧化物(igzo)等。最近的努力的研究開發的結果，作為半導體元件具有包含上述的氧化物半導體的電晶體的顯示裝置得以上市銷售。另外，例如在日本特開2015-225104號公報中公開的方式，也開發組裝有具有包含矽的半導體(以下，矽半導體)的電晶體和具有氧化物半導體的電晶體的兩者的半導體器件。

技術實現要素：

用於解決技術問題的技術方案

本發明的實施方式之一是一種半導體器件，其特徵在於，包括：具有氧化物半導體膜的第1電晶體；第1電晶體上的層間膜；和位於層間膜上，具有含矽的半導體膜的第2電晶體。

本發明的實施方式之一是一種顯示裝置，其特徵在於，包括：基板；位於基板上，包含含顯示元件的像素的顯示區域；和位於基板上，構成為控制上述顯示元件的驅動電路，上述像素包括：包含氧化物半導體膜，與顯示元件電連接的第1電晶體；第1電晶體上的層間膜；和位於層間膜上，與第1電晶體電連接，具有含矽的半導體膜的第2電晶體。

本發明的實施方式的之一是半導體器件的製造方法，該製造方法在基板上形成具有氧化物半導體膜的第1電晶體，在第1電晶體上形成層間膜，在層間膜上形成與第1電晶體電連接的、具有含矽的半導體膜的第2電晶體。

附圖說明

圖1是本發明的實施方式之一的半導體器件的截面示意圖。

圖2是本發明的實施方式之一的半導體器件的截面示意圖。

圖3是本發明的實施方式之一的半導體器件的截面示意圖。

圖4是本發明的實施方式之一的半導體器件的截面示意圖。

圖5a至圖5d是表示本發明的實施方式之一的半導體器件的製造方法的截面示意圖。

圖6a至圖6c是表示本發明的實施方式之一的半導體器件的製造方法的截面示意圖。

圖7a、圖7b是表示本發明的實施方式之一的半導體器件的製造方法的截面示意圖。

圖8a、圖8b是表示本發明的實施方式之一的半導體器件的製造方法的截面示意圖。

圖9是表示本發明的實施方式之一的半導體器件的製造方法的截面示意圖。

圖10是本發明的實施方式之一的顯示裝置的上表面示意圖。

圖11是本發明的實施方式之一的顯示裝置的像素的等效電路。

圖12是本發明的實施方式之一的顯示裝置的截面示意圖。

圖13是本發明的實施方式之一的顯示裝置的截面示意圖。

圖14是本發明的實施方式之一的顯示裝置的截面示意圖。

圖15是本發明的實施方式之一的顯示裝置的截面示意圖。

圖16是本發明的實施方式之一的顯示裝置的截面示意圖。

具體實施方式

以下，參照附圖等對本發明的各實施方式進行說明。本發明在不脫離其主旨的範圍內能夠以各種方式實施，不限於以下所例示的實施方式的記載內容進行解釋。

在附圖中，為了使說明更加明確，有時與實際的情況相比，對各部分的寬度、厚度、形狀等示意地表示，但是終歸是一個例子，不限定本發明的解釋。在本說明書和各圖中，關於與在已有的圖中已說明的內容同樣的功能的要素，標註同一附圖標記，省略重複的說明。

在本發明中，在對某一個膜進行加工而形成多個膜的情況下，上述多個的膜具有不同的功能、作用。但是，上述多個膜來自在同一的工序中作為同一層成的膜，具有同一的層構造、同一的材料。所以，上述多個膜定義為存在於同一層。

在本說明書和權利要求的範圍內，在表現在某一構造體之上配置另一構造體的方式時，簡單標記為「之上」的情況只要無特別說明，包括以與某一構造體相接的方式在正上方配置另一構造體的情況和在某一構造體的上方還隔著另外的構造體配置另一構造體的情況的兩者。

(第1實施方式)

本實施方式中，使用圖1至圖4說明本發明的實施方式之一所涉及的半導體器件。

[1.半導體器件100]

圖1表示本實施方式所涉及的半導體器件之一的半導體器件100的截面圖。半導體器件100包括第1電晶體140和第2電晶體142。第1電晶體140包括含有氧化物半導體的半導體膜(氧化物半導體膜)106。另一方面，第2電晶體142包括含矽的半導體膜(矽半導體膜)120。第1電晶體140之上設置有第1層間膜112，第2電晶體142設置在第1層間膜112之上。此外，在包含圖1的本說明書中，包含第1電晶體140、第2電晶體142等的電晶體任意者都被記載為包含一個柵極的頂部觸點―頂部柵極構造，但是，本發明的實施方式不限於此，各電晶體可以為底部柵極構造，也可以為具有多個柵極的多柵極構造。另外，能夠具有底部觸點型的構造。

更具體說明，半導體器件100具有基板102，在基板102上具有底層104。基板102具有支承在其之上設置的第1電晶體140、第2電晶體142等的各元件的功能。底層104是防止雜質從基板102向第1電晶體140、第2電晶體142擴散的膜。在圖1中，描繪為底層104具有兩個層疊層而成的構造，底層104可以為單層的構造，也可以具有具備三個以上的層的疊層構造。

半導體器件100在底層104之上具有第1電晶體140。第1電晶體140在氧化物半導體膜106之上具有第1柵極絕緣膜108和第1柵極絕緣膜108上的第1柵極110。

氧化物半導體膜106能夠包含銦、鎵等的第13族元素。氧化物半導體膜106可以包含不同的多個第13族元素，也可以為銦和鎵的混合氧化物(銦―鎵氧化物以下標記為igo)。氧化物半導體膜106還可以包含12族元素，作為一個例子能夠列舉包含銦、鎵、和鋅的混合氧化物(銦―鎵―鋅氧化物以下標記為igzo)。氧化物半導體膜106能夠包含另外的元素，可以包含14族元素的錫、4族元素的鈦、鋯等。氧化物半導體膜106的結晶性也無限定，可以為單晶、多晶、微晶、或者非晶。氧化物半導體膜106優選氧缺陷等的結晶缺陷少。如圖1所示，氧化物半導體膜106可以具有溝道區域106a、含雜質的源極和/或漏極區域106b、106c。源極和/或漏極區域106b、106c與溝道區域106a相比雜質濃度高，由此導致的結晶缺陷較多，導電性高。

第1柵極絕緣膜108能夠包含無機絕緣體，優選包含含矽的無機絕緣體。例如第1柵極絕緣膜108能夠包含氧化矽、氮化矽、氮氧化矽、氧氮化矽等。第1柵極絕緣膜108優選具有氫的濃度低、接近化學計算量、或者其以上的氧。

第1柵極110能夠使用鈦、鋁、銅、鉬、鎢、鉭等的金屬及其合金等，能夠以具有單層、或者疊層構造的方式形成。在將本實施方式的半導體器件100應用於例如顯示裝置等具有大面積的半導體器件的情況下，為了防止信號的延遲，優選使用鋁等的具有高導電性的金屬。

第1層間膜112能夠包含例如能夠在第1柵極絕緣膜108中使用的無機絕緣體，可以具有單層構造、疊層構造的任意種。例如如圖1所示，第1層間膜112能夠包含三個層(第1層112a、第2層112b、第3層112c)。在該情況下，第1層112a和第3層112c包含氧化矽，第2層112b以包含氮化矽的方式構成第1層間膜112。靠近氧化物半導體膜106的第1層112a的氫濃度低，優選具有接近化學計算量的、或者其上的氧。

在第1柵極絕緣膜108和第1層間膜112設置有到達第1柵極110、源極和/或漏極區域106b、106c的開口部，在該處具備第1配線118a、118b、118c。第1配線118a、118b、118c各自與第1柵極110、源極和/或漏極區域106b、106c電連接。

第1層間膜112上的第2電晶體142包括矽半導體膜120、矽半導體膜120上的第2柵極絕緣膜122和第2柵極絕緣膜122上的第2柵極124。

矽半導體膜120能夠包含單晶矽、多晶矽、微晶矽、或者非晶矽。以下，以矽半導體膜120為包含多晶矽實施方式為例進行述說。矽半導體膜120也能夠具有溝道區域120a、源極和/或漏極區域120b、120c，與溝道區域120a相比，源極和/或漏極區域120b、120c的雜質濃度高，由此導致導電性高。作為雜質能夠列舉硼、鋁等對矽半導體膜120給予p型的導電性的元素、或者磷、氮等的對矽半導體膜120給予n型的導電性的元素。

第2柵極絕緣膜122能夠包含能夠在第1柵極絕緣膜108中使用的無機絕緣體，可以具有單層構造、疊層構造的任意者。

第2柵極124能夠具有能夠在第1柵極110中應用的材料、構造。在圖1中所示的第2電晶體142具有所謂自對準構造，第2柵極124與源極和/或漏極區域120b、120c實質上不重合。但是，如上述方式，第2電晶體142也能夠具有自對準構造以外的構造，例如能夠採用底部柵極構造、多柵極構造、底部觸點型的構造等。

半導體器件100還在第2電晶體142上具有第2層間膜126。本實施方式中，第2層間膜126被描繪為具有兩個層(第1層126a、第2層126b)，但是，第2層間膜126可以具有單層構造或者包含三個以上的層的疊層構造。第2層間膜126能夠包含能夠在第1層間膜112中使用的材料，例如在位於靠近第1電晶體140一側的第1層126a可以包含氮化矽，第2層126b可以包含氧化矽。

在第2柵極絕緣膜122、第2層間膜126設置有到達第2柵極124、源極和/或漏極區域120b、120c的開口部，在該處各自具備第2配線130a、130b、130c。第2配線130a、130b、130c分別與第2柵極124、源極和/或漏極區域120b、120c電連接。同樣，設置有到達第1配線118a、118b、118c開口部，在該處各自具備第2配線132a、132b、132c。第2配線132a、132b、132c分別與第1配線118a、118b、118c電連接。

半導體器件100採用任意的構成，能夠具有平坦化膜134。平坦化膜134吸收在其下設置的第1電晶體140、第2電晶體142等的元件導致的凹凸，具有給予平坦的面的功能。平坦化膜134能夠包含有機絕緣體，作為有機絕緣體能夠列舉環氧樹脂、丙烯酸樹脂、聚醯亞胺、聚醯胺、聚碳酸酯、聚矽氧烷等的高分子材料。或者平坦化膜134可以包含能夠在第1柵極絕緣膜108中使用的無機絕緣體。

如上所述，本實施方式的半導體器件100在基板102上具有支配電特性的半導體膜的材料不同的二個電晶體(第1電晶體140、第2電晶體142)，在靠近基板102一側的電晶體(第1電晶體140)包含氧化物半導體膜106，另一方的電晶體(第2電晶體142)包括矽半導體膜120。如後文所述，通過採用這樣的構成，能夠以充分高的溫度對氧化物半導體膜106實施熱處理，能夠使電特性優良的、包含氧化物半導體膜的電晶體和包含矽半導體膜的電晶體的兩者共存在一個半導體器件內。前者的特徵在於較低的斷開電流和較大的導通電流、較小特性偏差，後者的特徵在於較高的電場效應移動度。所以，能夠提供兼具上述特性的半導體器件。

如後文所述，能夠在對矽半導體膜120摻雜雜質後進行加熱處理。此時，從矽半導體膜120放出氫，向靠近矽半導體膜120的膜擴散。例如在圖1所示的半導體器件100中，來自矽半導體膜120的氫向第2層間膜126等擴散。由於氫對氧化物半導體膜的電特性產生不良影響，因此，在第2層間膜126上形成包含氧化物半導體膜106的第1電晶體140時，氫向氧化物半導體膜106擴散，成為第1電晶體140的閾值的變動、電特性的偏差的原因。

對此，在圖1所示的半導體器件100中，包含矽半導體膜120的第2電晶體142隔著第1層間膜112位於包含氧化物半導體膜106的頂部柵極型的第1電晶體140之上。通過該構成，能夠增大矽半導體膜120和氧化物半導體膜106的距離。所以，能夠降低從矽半導體膜120放出的氫的影響，能夠提供電特性優良的含氧化物半導體膜的電晶體。

[2.半導體器件200]

圖2表示本實施方式的半導體器件之一的半導體器件200的截面示意圖。對與半導體器件100同樣的構成省略說明。

與半導體器件100相同，半導體器件200包括：在基板102上包含氧化物半導體膜106的第1電晶體140；第1電晶體140上的第1層間膜112；和位於第1層間膜112上，包含矽半導體膜120的第2電晶體142。半導體器件200還在第1層間膜112之上具有第3電晶體144。第3電晶體144包括矽半導體膜121，以及隔著第2柵極絕緣膜122在矽半導體膜121上具有第3柵極125。所以，矽半導體膜120和矽半導體膜121彼此存在於相同的層，第2柵極124和第3柵極125也彼此存在於相同的層。

矽半導體膜121能夠具有與矽半導體膜120相同的材料、結晶性。矽半導體膜121包括溝道區域121a、源極和/或漏極區域121b、121c和低雜質濃度區域121d、121e。與溝道區域121a相比，低雜質濃度區域121d、121e的雜質的濃度高，導電性高。另外，與低雜質濃度區域121d、121e相比，源極和/或漏極區域121b、121c的雜質的濃度高、導電性高。此外，第2電晶體142也可與第3電晶體144同樣具有低雜質濃度區域。相反，第3電晶體144也可與第2電晶體142同樣不包含低雜質濃度區域，源極和/或漏極區域120b、120c可以與溝道區域121a相接。

作為第3電晶體144的源極和/或漏極區域121b、121c、低雜質濃度區域121d、121e所包含的雜質，能夠列舉磷、氮等對矽半導體膜121給予n型的導電性的元素、或者硼、鋁等對矽半導體膜121給予p型的導電性的元素。例如第2電晶體142的源極和/或漏極區域120b、120c作為雜質能夠包含給予p型的導電性的元素，第3電晶體144的源極和/或漏極區域121b、121c、低雜質濃度區域121d、121e能夠包含給予n型的導電性的元素。而且，第2電晶體142的源極和/或漏極區域120b、120c的一者與第3電晶體144的源極和/或漏極區域121b、121c的一者能夠彼此電連接，由此，能夠形成互補金屬氧化物半導體(cmos)電晶體。

第3柵極125能夠具有與第2柵極124相同的材料、構造。

在第2柵極絕緣膜122、第2層間膜126設置有到達第3柵極125、源極和/或漏極區域121b、121c的開口部，在該處各自具備第2配線131a、131b、131c。第2配線131a、131b、131c分別與第3柵極125、源極和/或漏極區域121b、121c電連接。

與上述的半導體器件100同樣，半導體器件200在基板102上具有三個支配電特性的半導體膜的材料不同的兩種的電晶體(第1電晶體140、第2電晶體142、第3電晶體144)，在靠近基板102的一側的電晶體(第1電晶體140)包含氧化物半導體膜106，距離基板102遠的一側的兩個電晶體(第2電晶體142、第3電晶體144)具有矽半導體膜120、121。如後文所述，通過採用這樣的構成，能夠在充分高的溫度下對氧化物半導體膜106進行熱處理，能夠使電特性優良的、包含氧化物半導體膜的電晶體和包含矽半導體膜的電晶體的兩者共存在一個半導體器件內，能夠提供電特性優良的特性的半導體器件。

與半導體器件100相同，在半導體器件200中也能夠使氧化物半導體膜106從矽半導體膜120、121離開，能夠使從矽半導體膜120、121放出的氫的影響最小化。所以，能夠提供電特性優良的包含氧化物半導體膜的電晶體。

[3.半導體器件300]

圖3表示本實施方式的半導體器件之一的半導體器件300的截面示意圖。對與半導體器件100、200相同的構成省略說明。

半導體器件300在第1電晶體140之下具有金屬膜146。具體來說，半導體器件300在基板102和底層104之間具有金屬膜146。金屬膜146能夠包含鉻等的金屬，能夠具有遮擋可見光的功能。此外，底層104由多個層構成的情況下，金屬膜146可以設置成被夾在上述層之間。如後文所述，例如在照射雷射等的光使矽半導體膜120、121結晶化的情況下，金屬膜146能夠遮蔽第1電晶體140，能夠防止由第1電晶體140的光導致的特性劣化。

金屬膜146與第1柵極110電連接，可以供給相同的電位。或者，金屬膜146可以供給與第1柵極110不同的電位。或者，金屬膜146可以供給一定的電位。由此，金屬膜146能夠作為第1電晶體140的後柵極發揮作用，能夠控制第1電晶體140的閾值和斷開電流。

與上述半導體器件100、200相同，半導體器件300具有支配電特性的半導體膜的材料不同的兩種電晶體(第1電晶體140、第2電晶體142、第3電晶體144)。如後文所述，通過採用這樣的構成，能夠以充分高的溫度對氧化物半導體膜106進行熱處理，能夠使電特性優良的、包含氧化物半導體膜的電晶體和包含矽半導體膜的電晶體的兩者共存在一個半導體器件內，能夠提供具有電特性優良的特性的半導體器件。

[4.半導體器件400]

圖4表示本實施方式的半導體器件之一的半導體器件400的截面示意圖。對與半導體器件100、200、300相同的構成省略說明。

半導體器件400與半導體器件100同樣在基板102上包括含有氧化物半導體膜106的第1電晶體140、和、在其之上隔著第1層間膜112含有矽半導體膜120的第2電晶體142。第1電晶體140在氧化物半導體膜106上具有與氧化物半導體膜106相接的源極和/或漏極電極109a、109b。在圖4中，第1柵極110的一部分與源極和/或漏極電極109a、109b重合，但是，第1柵極110可以設置為不與源極和/或漏極電極109a、109b重合。在此，與半導體器件100、200、300不同，不設置第1配線118a、118b、118c，同時形成到達矽半導體膜120和源極和/或漏極電極109a、109b的開口，也同時形成第2配線130a、130b、130c、132a、132b、132c。如後文所述，在這樣的構成中，源極和/或漏極電極109a、109b作為蝕刻塞發揮作用，所以，沒有在開口部形成時氧化物半導體膜106被蝕刻或被汙染的問題。另外，製造處理也變得更加簡單。

雖然未圖示，但是，與半導體器件300同樣，半導體器件400可以在基板102和第1電晶體140之間、例如基板102和底層104之間具有金屬膜146。另外，該金屬膜146可以與第1柵極110電連接而供給相同的電位，或者可以供給與第1柵極110不同的電位。或者，以供給一定的電位的方式構成金屬膜146。

與上述半導體器件100、200、300同樣，半導體器件400在基板102上具有支配電特性的半導體膜的材料不同的兩個電晶體(第1電晶體140、第2電晶體142)。如後文所述，通過採用這樣的構成，能夠以充分高的溫度對氧化物半導體膜106進行熱處理，能夠使電特性優良的、包含氧化物半導體膜的電晶體和包含矽半導體膜的電晶體的兩者共存在一個半導體器件內，能夠提供具有電特性優良的特性的半導體器件。

(第2實施方式)

在本實施方式中，使用圖5a至圖9對本發明的實施方式之一所涉及的半導體器件的製造方法進行說明。作為半導體器件以在第1實施方式中述說的半導體器件200為例進行說明。關於與第1實施方式重複的內容省略說明。

[1.底層]

如圖5a所示，在基板102上形成底層104。基板102使用具有對自此以後的處理的溫度的耐熱性和對處理中所使用的藥品的化學的穩定性的材料即可。具體來說，基板102能夠包含玻璃、石英、塑料、金屬、陶瓷等。在對半導體器件200賦予撓性的情況下，能夠使用包含塑料的材料，例如能夠使用聚醯亞胺、聚醯胺、聚酯、聚碳酸酯所例示的高分子材料。此外，在形成撓性的半導體器件200的情況下，基板102被稱為基材或者基底膜。

底層104是具有防止鹼金屬等的雜質從基板102向第1電晶體140、第2電晶體142等擴散的功能的膜，能夠包含氮化矽、氧化矽、氮氧化矽、氧氮化矽等的無機絕緣體。底層104能夠應用化學氣相沉積法(cvd法)、濺射法等形成，厚度能夠在50nm至1000nm的範圍任意選擇。在使用cvd法的情況下，可以將四烷氧基矽烷等用作原料的氣體。底層104的厚度並不需要在基板102上恆定，可以根據場所而具有不同的厚度。在由多個層構成底層104的情況下，例如可以在基板102上含有氮化矽的層之上疊層含有氧化矽的層。

此外，在基板102中的雜質濃度小的情況下，底層104可以不設置，或者形成為僅覆蓋基板102的一部分。例如作為基板102使用鹼金屬濃度小的聚醯亞胺的情況下，能夠不設置底層104而將氧化物半導體膜106設置成與基板102相接。

[2.氧化物半導體膜]

接著，在底層104上形成第1電晶體140的氧化物半導體膜106(圖5b)。氧化物半導體膜106能夠包含顯示半導體特性的氧化物、例如igzo、igo。利用濺射法等在底層104之上使氧化物半導體膜以20nm至80nm、或者30nm至50nm的厚度形成，對其進行加工(圖形化)而形成氧化物半導體膜106。

在使用濺射法形成氧化物半導體膜106的情況下，成膜能夠包含氧氣體的氣氛、例如氬和氧氣體的混合氣氛中進行。此時，可以使氬的分壓比氧氣體的分壓小。對靶施加的電源可以為直流電源也可以為交流電源，能夠由靶的形狀和組成等決定。作為靶例如能夠使用含銦(in)、鎵(ga)、鋅(zn)的混合氧化物(inagabzncod)。在此a、b、c、d為0以上的實數，不限於整數。所以，在假設各元素以最穩定的離子存在的情況下，上述組成並不限於電中性的組成。作為靶的組成的一個例子能夠列舉ingazno4，但是組成不限於此，能夠以氧化物半導體膜106或者含有其的第1電晶體140具有目標的特性的方式適當選擇。

可以對氧化物半導體膜106進行加熱處理(退火)。加熱處理可以在氧化物半導體膜106的圖形化前進行，也可以在圖形化後進行。存在因加熱處理而氧化物半導體膜106的體積變小(收縮)的情況，所以，優選在圖形化前進行加熱處理。

加熱處理可以在氮、乾燥空氣、或者大氣的存在下，常圧、或者減壓下進行。加熱溫度能夠在250℃至500℃、或者350℃至450℃的範圍選擇，加熱時間能夠在15分鐘至1小時的範圍選擇，但是，可以在上述數值的範圍外進行加熱處理。通過該加熱處理而氧被導入氧化物半導體膜106的氧缺陷或者轉移，能夠獲得構造更明確的、結晶缺陷少的、結晶性高的氧化物半導體膜106。其結果，能夠獲得具有可靠性高、高導通電流和低斷開電流、低特性(閾值電壓)偏差等、優良的電特性的第1電晶體140。

[3.第1柵極絕緣膜]

接著，在氧化物半導體膜106上形成第1柵極絕緣膜108(圖5c)。第1柵極絕緣膜108優選包含含矽的無機絕緣體、例如氧化矽、氮化矽、氧氮化矽、氮氧化矽。第1柵極絕緣膜108能夠應用濺射法、或者cvd法等形成。成膜時的氣氛盡優選儘可能不包含氫氣、水蒸氣等、含氫的氣體，由此，能夠形成氫濃度小，具有接近化學計算量後者在其以上的氧濃度的第1柵極絕緣膜108。

[4.第1柵極]

接著，在第1柵極絕緣膜108上形成第1柵極110(圖5c)。第1柵極110能夠使用鋁、銅、鉬、鎢、鉭等的金屬及其合金等，以具有單層、或者疊層構造的方式形成。例如能夠採用利用鈦、鉬等的高融點金屬夾持鋁、銅等具有高導電性的金屬而成的疊層構造。第1柵極110通過使用濺射法、cvd法、或者印刷法等在第1柵極絕緣膜108的上表面形成包含上述金屬的膜，通過對其進行蝕刻(乾式蝕刻、溼蝕刻)進行加工而形成。

[5.源極和/或漏極區域]

半導體器件200的第1電晶體140具有所謂自對準構造。在形成該構造的情況下，將第1柵極110用作掩模，從基板102上對氧化物半導體膜106進行離子注入處理(或者離子摻雜處理)。由此，在氧化物半導體膜106的不與第1柵極110重合的區域，離子作為對氧化物半導體膜106的雜質被摻雜。通過摻雜離子而被n型化，電阻降低。其結果，形成有源極和/或漏極區域106b、106c，同時實質上形成有不摻雜離子的溝道區域106a(圖5d)。

作為離子能夠使用硼、磷、氮等的離子。以氧化物半導體膜106的表面附近產生低電阻化的方式，調整離子的劑量、離子加速能量即可。n型化被認為是通過離子的摻雜而誘發氧缺損或者離子在格子間移動而產生載流子而產生的。

[6.第1層間膜]

接著，在第1柵極110上形成第1層間膜112(圖6a)。第1層間膜112能夠包含能夠在底層104中使用的材料，能夠通過濺射法、cvd法形成。或者，第1層間膜112可以包含氧化鋁、氧化鉻、氮化硼等。

第1層間膜112可以為單層的構造，也可以具有疊層構造。第1層間膜112具有疊層構造的情況下，例如能夠將包含氧化矽的第1層112a、包含氮化矽的第2層112b、包含氧化矽的第3層112c疊層而形成。

之後，以露出第1柵極110、源極和/或漏極區域106b、106c的方式在第1柵極絕緣膜108、第1層間膜112形成開口部。開口部能夠通過幹蝕刻形成，作為蝕刻氣體能夠使用cf4等的含氟的氣體。在該開口部形成第1配線118a、118b、118c(圖6b)。由此，第1配線118a、118b、118c各自與第1柵極110、源極和/或漏極區域106b、106c電連接。第1配線118a、118b、118c能夠利用能夠在第1柵極110中使用的材料、可應用的方法形成。優選使用電阻小的鋁。此外，如後文所述，該開口形成可以在第2電晶體142、第3電晶體144形成後進行。

[7.矽半導體膜]

接著，在第1層間膜112上形成第2電晶體142、第3電晶體144的矽半導體膜120、121(圖6c)。例如使用cvd法，使非晶矽(a-si)以50nm至100nm程度的厚度形成，通過對其加熱處理、或者照射雷射等的光而結晶化，形成多晶矽(polycrystallinesilicon)膜。結晶化可以在鎳等的催化劑存在下進行。

光可以從基板102上方照射也可以從下方照射。在防止光照射第1電晶體140的情況下，例如預先在第1電晶體140的下方形成在半導體器件300中所示的金屬膜146(參照圖3)，從基板102下方照射光即可。此外，在通過光照射提高氧化物半導體膜106的結晶性的情況下，在a-si的結晶化時可以對氧化物半導體膜106照射光。通過提高氧化物半導體膜106的結晶性，在形成用於形成第1配線118a、118b、118c的開口部時，氧化物半導體膜106的蝕刻率和第1柵極絕緣膜108、第1層間膜112的蝕刻率能夠產生較大的差。

[8.第2柵極絕緣膜、第2柵極、第3柵極]

接著，以覆蓋矽半導體膜120、121、和第1電晶體140的方式形成第2柵極絕緣膜122(圖7a)。第2柵極絕緣膜122能夠應用與第1柵極絕緣膜108同樣的材料、方法形成。

第2柵極絕緣膜122與第1柵極絕緣膜108相比氫的濃度可以高。由此，能夠提供電特性優良的第2電晶體142、第3電晶體144。但是，當氫混入氧化物半導體膜106時半導體特性大幅度降低。所以，優選增大第2柵極絕緣膜122和氧化物半導體膜106之間的距離，因此，第1電晶體140優選頂部柵極型。

在第2柵極絕緣膜122上以各自與矽半導體膜120、121重合的方式形成第2柵極124、第3柵極125(圖7a)。第2柵極124、第3柵極125能夠應用與第1柵極110同樣的材料、方法形成。在將本發明的實施方式所涉及的半導體器件應用於例如顯示裝置那樣的具有大面積的半導體器件的情況下，為了防止信號的延遲，優選使用鋁等的具有高導電性的金屬。

[9.源極和/或漏極區域]

之後，將第2柵極124、第3柵極125用作掩模，從基板102上對矽半導體膜120、121進行離子注入處理、或者離子摻雜處理。在本實施方式的半導體器件300中，對矽半導體膜120摻雜給予p型的導電性的離子，在不與矽半導體膜120的第2柵極124重合的區域形成源極和/或漏極區域120b、120c，同時實質上形成不摻雜離子的溝道區域120a(圖7b)。

另一方面，對矽半導體膜121摻雜給予n型的導電性的離子，在不與矽半導體膜121的第3柵極125重合的區域形成源極和/或漏極區域121b、121c，同時實質上形成不摻雜離子的溝道區域121a。

如圖7b所示，可以在矽半導體膜121的源極和/或漏極區域121b和溝道區域121a之間以及源極和/或漏極區域121c和溝道區域121a之間設置低雜質濃度區域(ldd)121d、121e。在低雜質濃度區域121d、121e中，摻雜的離子的濃度比源極和/或漏極區域121b、121c低，比溝道區域121a高。低雜質濃度區域121d、121e例如在第3柵極125的側面形成絕緣膜，能夠通過其摻雜離子而形成。

可以在摻雜離子後進行加熱處理，使所摻雜的離子活性化。通過以上的工序，形成第1電晶體140、第2電晶體142、第3電晶體144。

[10.第2層間膜]

接著，在第2柵極124、第3柵極125上形成第2層間膜126(圖8a)。第2層間膜126能夠包含與第1層間膜112同樣的材料，能夠使用同樣的形成方法形成。例如第2層間膜126可以以單層構造、或者疊層構造形成包含氧化矽、氮化矽的膜。在圖8a中顯示具有兩個層(第1層126a、第2層126b)的例子，但是，如第1層間膜112的方式，可以將包含氧化矽的第1層、包含氮化矽的第2層、包含氧化矽的第3層疊層而形成第2層間膜126。

在形成第2層間膜126後可以進行加熱處理。由此，能夠使因離子摻雜而產生的結晶缺陷恢復，使矽半導體膜121活性化。

之後，對第2柵極絕緣膜122、第2層間膜126進行蝕刻，以露出第2柵極124、第3柵極125、源極和/或漏極區域120b、120c、121b、121c的方式形成開口部的同時形成到達第1配線118a、118b、118c的開口部。而且，在上述的開口部形成第2配線130a、130b、130c、131a、131b、131c、132a、132b、132c。第2配線130a、130b、130c、131a、131b、131c、132a、132b、132c也能夠通過與第1配線118a、118b、118c相同的材料、形成方法形成。由此，第2配線130a、130b、130c、131a、131b、131c各自與第2柵極124、源極和/或漏極區域120b、120c、第3柵極125、源極和/或漏極區域121b、121c電連接。同樣，第2配線132a、132b、132c各自與第1配線118a、118b、118c電連接(圖8b)。

也可以在形成對應於第2配線130a、130b、130c、131a、131b、131c、132a、132b、132c的開口部前進行氟酸處理，將在開口部露出的矽半導體膜120、121的表面洗淨。通過該洗浄處理，能夠將可能形成在矽半導體膜120、121的表面的氧化膜除去，能夠降低觸點電阻。

此外，如圖4所示，至第2電晶體142、第3電晶體144的形成為止不形成第1配線118a、118b、118c以及用於它們的開口部，對第1柵極絕緣膜108、第1層間膜112、第2柵極絕緣膜122、第2層間膜126同時進行蝕刻，可以在形成露出第2柵極124、第3柵極125、源極和/或漏極區域120b、120c、121b、121c的開口部的同時形成到達第1柵極110、源極和/或漏極電極109a、109b的開口部。圖4所示的第1電晶體140具有頂部觸點型頂部柵極構造，因此，能夠使源極和/或漏極電極109a、109b作為蝕刻塞發揮作用。所以，沒有氧化物半導體膜106被蝕刻而消失或汙染的問題，能夠使用各種蝕刻條件。另外，不需要形成第1配線118a、118b、118c，能夠使分別與源極和/或漏極區域106b、106c連接的第2配線132b、132c與第2配線130a、130b、130c、131a、131b、131c同時形成，能夠削減處理數量。

[11.平坦化膜]

接著，作為任意的構成，形成平坦化膜134(圖9)。平坦化膜134具有吸收因第1電晶體140、第2電晶體142、第3電晶體144等導致的凹凸，提供平坦的面的功能。平坦化膜134能夠由有機絕緣體形成。作為有機絕緣體能夠列舉環氧樹脂、丙烯酸樹脂、聚醯亞胺、聚醯胺、聚酯、聚碳酸酯、聚矽氧烷等的高分子材料，平坦化膜134能夠通過旋塗法、噴墨法、印刷法、浸漬塗層法等的溼式成膜法形成。平坦化膜134可以具有上述包含有機絕緣體的層和包含無機絕緣體的層的疊層構造。作為無機絕緣體能夠列舉氧化矽、氮化矽、氮氧化矽、氧氮化矽等的含有矽的無機絕緣體，能夠通過濺射法、cvd法成膜。

通過以上的處理，能夠形成半導體器件300。

如上所述，通過對氧化物半導體膜106進行加熱處理，氧化物半導體膜106的結晶性提高，能夠提高第1電晶體140的電特性、可靠性，進一步降低特性的偏差。加熱處理的溫度比較高，優選從250℃至500℃、或者從350℃至450℃。在第1柵極110、第2柵極124、第3柵極125、第1配線118a、118b、118c、第2配線130a、130b、130c、131a、131b、131c中使用的鋁等的高導電性金屬對這樣的高溫的耐性較低。因此，例如無法在形成第2柵極124、或者第3柵極125後對氧化物半導體膜106進行加熱處理。

然而，在形成第1實施方式中述說的半導體器件100、200、300、400時，如本實施方式中所述的方式，對第1電晶體140的氧化物半導體膜106進行加熱處理後，形成有第1柵極110、第2電晶體142、第3電晶體144和第1配線118a、118b、118c、第2配線130a、130b、130c、131a、131b、131c。所以，對於上述部件，能夠避免對氧化物半導體膜106進行的較高溫度的加熱處理。因此，不僅能夠形成包含具有優良的電特性的氧化物半導體膜106的第1電晶體140，而且能夠在同一基板102上形成具有較高的電場效應移動度的、包含矽半導體膜120、121的第2電晶體142、第3電晶體144。

另外，通過應用本實施方式，能夠增大矽半導體膜120和氧化物半導體膜106的距離。所以，能夠降低從矽半導體膜120放出的氫的影響，能夠提供電特性優良的包含氧化物半導體膜的電晶體。

(第3實施方式)

在本實施方式中，使用圖10至圖12說明包含在第1實施方式中述說的半導體器件100、200、300、或者400的顯示裝置及其製造方法。對於與第1、第2實施方式重複的記載予以省略。

[1.整體構造]

圖10表示本實施方式的顯示裝置500的上表面示意圖。顯示裝置500在基板102的一側的面(上表面)具有包括多個像素150的顯示區域152和柵極側驅動電路(以下、驅動電路)158。能夠在多個像素150設置提供彼此不同的顏色的發光元件或者液晶元件等的顯示元件，由此，能夠進行彩色顯示。例如能夠在三個像素150各自設置提供紅色、綠色、或者藍色的顯示元件。或者，在所有的像素150中使用提供白色的顯示元件，使用彩色濾光片按像素150取出紅色、綠色、或者藍色進行彩色顯示。最終取出的顏色不限於紅色、綠色、藍色的組合。例如能夠從四個像素150各自取出紅色、綠色、藍色、白色的4種顏色。像素150的配列也沒有制限，能夠採用條紋配列、三角配列、pentile配列等。

配線154從顯示區域152向基板102的側面(圖10中、顯示裝置500的短邊)延伸，配線154在基板102的端部露出，露出部形成端子156。端子156與撓性的印刷電路(fpc)等的連接器(未圖示)連接。顯示區域152經由配線154與ic晶片160電連接。由此，從外部電路(未圖示)供給的影像信號經由驅動電路158、ic晶片160被賦予到像素150來控制像素150的顯示元件，影像在顯示區域152上再現。此外，雖然未圖示，但是，顯示裝置500可以替代ic晶片160在顯示區域152的周邊具有源極側驅動電路。本實施方式中，驅動電路158以夾著顯示區域152的方式設置有兩個，但是，驅動電路158可以是一個。另外，不將驅動電路158設置在基板102上，而可以在連接器上形成設置在不同的基板上的驅動電路158。

[2.像素電路]

圖11表示像素150的等效電路的一個例子。在圖11中，表示作為顯示元件具有有機電致發光元件等的發光元件的例子。像素150具有柵極線170、信號線172、電流供給線174和電源線176。

像素150具有開關電晶體178、驅動電晶體180、保持電容182、顯示元件184。開關電晶體178的柵極、源極和/或漏極各自與柵極線170、信號線172、驅動電晶體180的柵極電連接。驅動電晶體180的源極與電流供給線174電連接。保持電容182的一方的電極與開關電晶體178的漏極和驅動電晶體180的柵極電連接，另一方的電極與驅動電晶體180的漏極和顯示元件184的一方的電極(第1電極)電連接。顯示元件184的另一方的電極(第2電極)與電源線176電連接。在圖11中，顯示元件184記載為具有二極體特性的發光元件。此外，各電晶體的源極和/或漏極有因電流的流動方向、電晶體的極性而更換的情況。

在圖11中，表示像素150具有兩個電晶體(開關電晶體178、驅動電晶體180)和一個保持電容(保持電容182)的構成，但是，本實施方式的顯示裝置500不限於該構成，像素150可以具有一個或者三個以上的電晶體。像素150可以不包含保持電容，或者具有多個保持電容。另外，顯示元件184不限於發光元件，可以為液晶元件、電泳元件。配線不限於上述柵極線170、信號線172、電流供給線174和電源線176，例如像素150可以具有多個柵極線。或者，上述配線的至少一個可以由多個像素150共有。

[3.截面構造]

圖12表示顯示裝置500的截面示意圖。圖12示意地表示顯示區域152中的最接近驅動電路158的一個像素150和驅動電路158的一部分及其周邊的構造。顯示裝置500具有在第1實施方式中述說的半導體器件200。在此，顯示裝置500的第1電晶體140包含於像素150內，驅動電路158包含第2電晶體142和第3電晶體144。

顯示裝置500在平坦化膜134之上具有發光元件208。發光元件208相當於在圖11中所示的顯示元件184。發光元件208具有第1電極201，第1電極201在設置在平坦化膜134的開口部與第2配線132b電連接。第1電極201可以經由另外的導電膜與第2配線132b連接。

將來自發光元件208的發光通過基板102取出的情況下，能夠將具有透光性的材料、例如銦―錫氧化物(ito)、銦―鋅氧化物(izo)等的導電性氧化物用於第1電極201。另一方面，在將來自發光元件208的發光從與基板102相反一側取出的情況下，能夠使用鋁、銀等的金屬、或者上述的合金。或者是上述金屬或合金與導電性氧化物的疊層，能夠採用利用導電性氧化物夾持上述金屬而成的疊層構造(例如ito/銀/ito等)。

在平坦化膜134上還具有電極202和與電極202電連接的輔助電極204。電極202相當於圖11中的電源線176。電極202例如能夠使用ito、izo等的導電性氧化物，應用濺射法等形成。電極202能夠與第1電極201同時形成，所以，能夠存在於與第1電極201相同的層。電極202與之後形成的發光元件208的第2電極212連接，具有對第2電極212供給一定電壓的功能。

輔助電極204使用能夠在第1柵極110、第2柵極124中使用的金屬、或者上述合金形成即可。輔助電極204具有在之後形成的發光元件208的第2電極212的電阻比較高時，補充第2電極212的導電性的功能，能夠防止在第2電極212內產生的電壓下降。

顯示裝置500還具有隔壁206。隔壁206具有吸收第1電極201的端部和設置在平坦化膜134的開口部引起的高低差，且使相鄰的像素150的第1電極201彼此電絕緣的功能。隔壁206被稱為堤(肋)。隔壁206能夠使用環氧樹脂、丙烯酸樹脂等在平坦化膜134中可使用的材料形成。隔壁206以露出第1電極201和電極202的一部分的方式具有開口部，其開口端優選為呈平滑的錐形形狀。當開口部的一端具有陡峭的坡度時，容易導致之後形成的el層210、第2電極212等的覆蓋不良。

發光元件208具有el層210，el層210形成為覆蓋第1電極201和隔壁206。本說明書以及技術方案中，el層是指被一對電極夾著的整個層，可以為由單一層形成，也可以由多個層形成。例如能夠將載流子注入層、載流子輸送層、發光層、載流子阻止層、勵起子阻止層等適當組合而形成el層210。另外，在相鄰的像素150間el層210的構造可以不同。例如可以以在相鄰的像素150間發光層不同，另外的層具有同一的構造的方式形成el層210。由此，能夠在相鄰的像素150獲得彼此不同的發光色，能夠進行彩色顯示。相反，可以在所有的像素150中使用同一的el層210。在該情況下，例如形成為使提供白色發光的el層210在所有的像素150中共有，可以使用彩色濾光片等選擇從各像素150取出的光的波長。

在圖12中，el層210具有第1層210a、第2層210b、第3層210c。第1層210a和第3層210c能夠在隔壁206上彼此相接。el層210能夠使用蒸鍍法、上述溼式成膜法形成。

發光元件208在el層210之上具有第2電極212。由第1電極201、el層210、第2電極212形成發光元件208。從第1電極201和第2電極212將載流子(電子、孔)注入el層210，經由通過載流子的再結合獲得的激發狀態緩和至基底狀態的過程而獲得發光。所以，發光元件208中的、el層210和第1電極201彼此直接相接的區域為發光區域。

在將來自發光元件208的發光通過基板102取出的情況下，能夠將鋁、銀等的金屬或者上述的合金用於第2電極212。另一方面，在將來自發光元件208的發光通過第2電極212取出的情況下，使用上述金屬、合金，以具由透過可見光的程度的膜厚的方式形成第2電極212。或者，第2電極212能夠使用具有透光性的材料、例如ito、izo等的導電性氧化物。另外，第2電極212能夠採用上述金屬或合金與導電性氧化物和的疊層構造(例如mg-ag/ito等)。第2電極212能夠使用蒸鍍法、濺射法等形成。

在第2電極212之上設置鈍化膜(封止膜)220。鈍化膜220的功能之一在於防止來自外部的水分侵入之前形成的發光元件208，鈍化膜220優選氣體屏蔽性高。例如優選使用氮化矽、氧化矽、氮氧化矽、氧氮化矽等的無機材料形成鈍化膜220。或者，可以使用包含丙烯酸樹脂、聚矽氧烷、聚醯亞胺、聚酯等的有機樹脂。在圖12中例示的構造中，鈍化膜220具有包含第1層220a、第2層220b、第3層220c的三層構造。

具體來說，第1層220a能夠包含氧化矽、氮化矽、氧氮化矽、氮氧化矽等的無機絕緣體，使用cvd法、濺射法形成即可。作為第2層220b的材料例如能夠使用高分子材料，高分子材料能夠從環氧樹脂、丙烯酸樹脂、聚醯亞胺、聚酯、聚碳酸酯、聚矽氧烷等選擇。第2層220b也能夠通過上述溼式成膜法形成，但是，也可以使成為上述高分子材料的原料的低聚物在減壓下為霧狀或者氣體狀，將其吹附到第1層220a，之後使低聚物聚合而形成。此時，在低聚物中可以混合聚合引發劑。另外，可以一邊使基板102冷卻一邊將低聚物吹附到第1層220a。第3層220c能夠採用與第1層220a相同的材料、形成方法形成。

雖然未圖示，但是，可以在鈍化膜220上設置對置基板作為任意的構成。對置基板使用接合劑與基板102固定。此時，在對置基板和鈍化膜220之間的空間可以充填非活性氣體，或者充填樹脂等的充填材料，或者使用接合劑將直接鈍化膜220和對置基板接合。使用充填材料的情況下，優選具有對可見光具有較高的透明性。當將對置基板固定在基板102時，可以在接合劑、充填劑中包含間隔件來調整間隙。或者，可以在像素150之間形成成為間隔件的構造體。

並且，對置基板中，可以設置與發光區域重合的區域具有開口的遮光膜或在與發光區域重合的區域設置彩色濾光片。遮光膜使用含有鉻、鉬等反射率比較低的金屬、或者在樹脂材料中含有黑色或者相當於其的著色材料而形成，具有對從發光區域直接獲得的光以外的散射光、外光反射等進行抑制、遮蔽的功能。彩色濾光片的光學特性在每相鄰的像素150中改變，例如能夠以取出紅色、綠色、藍色的發光的方式形成彩色濾光片。遮光膜和彩色濾光片可以隔著基底膜設置在對置基板，另外，還可以按以覆蓋遮光膜和彩色濾光片的方式設置覆蓋塗層。

本實施方式中所示的顯示裝置500在驅動電路158具有含有矽半導體膜120、121的第2電晶體142、第3電晶體144。矽半導體膜、特別是含有多晶矽半導體膜的電晶體具有較高的電場效應移動度，因此，包含其的驅動電路158能夠高速驅動。另一方面，像素150具有包含氧化物半導體膜106的第1電晶體140。包含氧化物半導體膜的電晶體顯示較大的導通電流，所以，能夠對發光元件208施加較大的電流。另外，包含氧化物半導體膜的電晶體的閾值電壓的偏差較小，所以，能夠降低流過發光元件208的電流的偏差。其結果，能夠實現能夠以高亮度進行發光，且能夠實現能夠提供高品質的影像的顯示裝置500。

(第4實施方式)

在本實施方式中，使用圖10、圖11、和圖13說明包含在第1實施方式中述說的半導體器件100、200、300、或者400的顯示裝置及其製造方法。與第1至第3實施方式重複的記載省略。

圖13表示本實施方式的顯示裝置600的截面示意圖。圖13相當於在圖10中所示的像素150的截面示意圖。顯示裝置600在像素150具有在實施方式1中述說的半導體器件100，發光元件208經由第2配線132b與第1電晶體140電連接。即，第1電晶體140在圖10所示的像素150中作為驅動電晶體180發揮作用。另外，第2電晶體142相當於開關電晶體178。在圖13中未圖示，但是，第2電晶體142的源極和/或漏極區域120b、120c的一者與第1電晶體140的第1柵極110電連接。

本實施方式中所示的顯示裝置600具有包含矽半導體膜120的第2電晶體142作為開關電晶體178。矽半導體膜、特別是含有多晶矽半導體膜的電晶體具有較高的電場效應移動度，因此，在像素150中能夠獲得高速的開關特性。像素150具有包含氧化物半導體膜106的第1電晶體140作為驅動電晶體180。包含氧化物半導體膜的電晶體顯示較大的導通電流，所以，能夠對發光元件208施加較大的電流。另外，包含氧化物半導體膜的電晶體的閾值電壓的偏差小，因此，能夠降低在發光元件208流動的電流的偏差。其結果，能夠實現能夠以高亮度進行發光，且能夠實現能夠提供高品質的影像的顯示裝置600。

(第5實施方式)

本實施方式中，使用圖10、圖11、和圖14說明包含在第1實施方式中述說的半導體器件100、200、300、或者400的顯示裝置及其製造方法。與第1至第4實施方式重複的記載省略。

圖14表示本實施方式的顯示裝置700的截面示意圖。圖14相當於在圖10中所示的像素150的截面示意圖。顯示裝置700在像素150具有在實施方式1中述說的半導體器件100，發光元件208經由第2配線130c與第1電晶體140電連接。即，第1電晶體140在圖10所示的像素150中作為開關電晶體178發揮作用。另外，第2電晶體142相當於驅動電晶體180。在圖14中未圖示，但是，第1電晶體140的源極和/或漏極區域106b、106c的一者與第2電晶體142的第2柵極124電連接。

本實施方式中所示的顯示裝置700具有包含氧化物半導體膜106的第1電晶體140作為開關電晶體178。包含氧化物半導體膜的電晶體的斷開電流小，所以，能夠將從信號線172發送來的影像數據長時間保持在作為驅動電晶體180的第2電晶體142的第2柵極124或者保持電容182。所以，能夠不需要設置保持電容182、或者減小其大小。其結果，能夠降低顯示裝置700的消耗電力，增大開口率。另外，包含氧化物半導體膜的電晶體的閾值電壓的偏差小，因此，能夠降低在發光元件208中流動的電流的偏差。其結果，能夠實現能夠以高亮度進行發光，且能夠實現能夠提供高品質的影像的顯示裝置700。

(第6實施方式)

本實施方式中，使用圖10、圖11、和圖15說明包含在第1實施方式中述說的半導體器件100、200、300、或者400的顯示裝置及其製造方法。與第1至第5實施方式重複的記載省略。

圖15表示本實施方式的顯示裝置800的截面示意圖。在圖15中，示意地表示在圖10中所示的顯示區域152和驅動電路158的一部分。顯示裝置800在像素150具有在實施方式1中述說的半導體器件100，在驅動電路158具有包含氧化物半導體膜107的第4電晶體148。

即，驅動電路158在底層104之上具有第4電晶體148，氧化物半導體膜107之上隔著第1柵極絕緣膜108設置有第4柵極111。氧化物半導體膜107在與第4柵極111重合的區域設有溝道區域107a，隔著溝道區域107a具有雜質濃度比溝道區域107a高的源極和/或漏極區域107b、107c。

與第1電晶體140同樣，在設置在第1柵極絕緣膜108和第1層間膜112的開口部具備第1配線119a、119b、119c，上述部件各自與第4柵極111、源極和/或漏極區域107b、107c電連接。在第2柵極絕緣膜122和第2層間膜126還設置有開口部，在開口部形成有第2配線133a、133b、133c。第2配線133a、133b、133c各自與第1配線119a、119b、119c電連接。

在顯示裝置800中，發光元件208經由第2配線132b與第1電晶體140電連接。即，第1電晶體140在圖10所示的像素150中作為驅動電晶體180發揮功能。另外，第2電晶體142相當於開關電晶體178。在圖15未圖示，但是，第2電晶體142的源極和/或漏極區域120b、120c的一者與第1電晶體140的第1柵極110電連接。

本實施方式中所示的顯示裝置800在驅動電路158具有含有氧化物半導體膜107的第4電晶體148。含有氧化物半導體膜的電晶體的閾值電壓的偏差小，因此，不需要設置用於補正偏差的補正電路，或者能夠減小補正電路的構成。所以，能夠減小驅動電路158所佔的面積。顯示裝置800還具有包含矽半導體膜120的第2電晶體142作為像素150內的開關電晶體178。矽半導體膜、特別是含有多晶矽半導體膜的電晶體具有較高的電場效應移動度，因此，在像素150中能夠獲得高速的開關特性。像素150還具有包含氧化物半導體膜106的第1電晶體140作為圖10所示的驅動電晶體180。包含氧化物半導體膜的電晶體顯示較大的導通電流，所以，能夠對發光元件208施加較大的電流。另外，包含氧化物半導體膜的電晶體的閾值電壓的偏差小，因此，能夠降低在發光元件208流動的電流的偏差。其結果，發光元件208能夠以高亮度進行發光，且能夠實現能夠提供高品質的影像且驅動電路面積小的顯示裝置。

(第7實施方式)

本實施方式中，使用圖16說明包含在第1實施方式中述說的半導體器件100、200、300、或者400的顯示裝置及其製造方法。與第1至第6實施方式重複的記載省略。

圖16表示本實施方式的顯示裝置900的截面示意圖。在圖16中，示意地表示在圖10中所示的顯示區域152和驅動電路158的一部分。顯示裝置900具有在實施方式1中述說的半導體器件200，在顯示區域152的像素150內設置包含氧化物半導體膜106的第1電晶體140，在驅動電路158內設置各自具有矽半導體膜120、121的第2電晶體142、第3電晶體144。

顯示裝置900與顯示裝置500、600、700、800不同，作為顯示元件在像素150內具有液晶元件302。液晶元件302具有平坦化膜134上的第1電極304、第1電極304上的第1取向膜306、第1取向膜306上的液晶層308、液晶層308上的第2取向膜310、第2取向膜310上的第2電極312。液晶元件302上作為任意的構成設置有彩色濾光片314。另外，在與驅動電路158重合的區域中，設置有遮光膜316。

在液晶元件302之上設置有對置基板318，由密封材料320固定在基板102。液晶層308被基板102和對置基板318挾持，由間隔件322保持液晶層308的厚度、即基板102和對置基板318的距離。此外，雖然未圖示，但是，可以在基板102之下、對置基板318之上設置有偏光板、相位差膜等。

在本實施方式中，記載為顯示裝置900具有所謂va(verticalalignment)方式、或者tn(twistednematic)方式的液晶元件302，但是，液晶元件302不限於該方式，可以為另外的模式、例如ips(in-plane-switching)方式。在使用透過型的液晶元件的情況下，第1電晶體140可以設置成與液晶元件302不重合。

在本實施方式中所示的顯示裝置900在驅動電路158具有各自含有矽半導體膜120、121的第2電晶體142、第3電晶體144。矽半導體膜、特別是含有多晶矽半導體膜的電晶體具有較高的電場效應移動度，因此，包含其的驅動電路158能夠高速驅動。另一方面，像素150具有包含氧化物半導體膜106的第1電晶體140。氧化物半導體膜的電晶體的閾值電壓的偏差小，因此，能夠降低施加到液晶元件302的電壓的偏差。其結果，能夠實現液晶元件302的透射係數的偏差減少、能夠實現能夠提供高品質的影像的顯示裝置。

作為本發明的實施方式的上述各實施方式，只要彼此不矛盾，能夠適當組合進行實施。另外，以各實施方式的顯示裝置為基礎，本領域技術人員進行適當構成要素的追加、削除或設計變更、或者工序的追加、省略或條件變更，只要具有本發明的主旨，就包含於本發明的範圍。

在本說明書中，作為公開例主要例示了el顯示裝置的情況，但是，作為另外的應用例，能夠列舉其它的的自發光型顯示裝置、液晶顯示裝置、或者具有電泳元件等的電子紙型顯示裝置等、所有的平板型的顯示裝置。另外，從中小型至大型無特別限定就能夠使用。

對於與由上述的各實施方式的情況帶來的作用效果不同的另外的作用效果，從本說明書的記載明確的效果或者本領域技術人員容易預想到的效果，理解為當然能夠由本發明實現。

附圖標記說明

100：半導體器件；102：基板；104：底層；106：氧化物半導體膜；106a：溝道區域；106b：源極和/或漏極區域；106c：源極和/或漏極區域；107：氧化物半導體膜；107a：溝道區域；107b：源極和/或漏極區域；107c：源極和/或漏極區域；108：第1柵極絕緣膜；109a：源極和/或漏極電極；109b：源極和/或漏極電極；110：第1柵極；111：第4柵極；112：第1層間膜；112a：第1層；112b：第2層；112c：第3層；118a：第1配線；118b：第1配線；118c：第1配線；119a：第1配線；119b：第1配線；119c：第1配線；120：矽半導體膜；120a：溝道區域；120b：源極和/或漏極區域；120c：源極和/或漏極區域；121：矽半導體膜；121a：溝道區域；121b：源極和/或漏極區域；121c：源極和/或漏極區域；121d：低雜質濃度區域；121e：低雜質濃度區域；122：第2柵極絕緣膜；124：第2柵極；125：第3柵極；126：第2層間膜；126a：第1層；126b：第2層；130a：第2配線；130b：第2配線；130c：第2配線；131a：第2配線；131b：第2配線；131c：第2配線；132a：第2配線；132b：第2配線；132c：第2配線；133a：第2配線；133b：第2配線；133c：第2配線；134：平坦化膜；140：第1電晶體；142：第2電晶體；144：第3電晶體；146：金屬膜；148：第4電晶體；150：像素；152：顯示區域；154：配線；156：端子；158：驅動電路；160：ic晶片；170：柵極線；172：信號線；174：電流供給線；176：電源線；178：開關電晶體；180：驅動電晶體；182：保持電容；184：顯示元件；200：半導體器件；201：第1電極；202：電極；204：輔助電極；206：隔壁；208：發光元件；210：el層；210a：第1層；210b：第2層；210c：第3層；212：第2電極；220：鈍化膜；220a：第1層；220b：第2層；220c：第3層；300：半導體器件；302：液晶元件；304：第1電極；306：第1取向膜；308：液晶層；310：第2取向膜；312：第2電極；314：彩色濾光片；316：遮光膜；318：對置基板；320：密封材料；322：間隔件；400：半導體器件；500：顯示裝置；600：顯示裝置；700：顯示裝置；800：顯示裝置；900：顯示裝置。