一種基於串行通信接口的fpga在線驗證結構和方法

2024-02-13 17:00:15 1

一種基於串行通信接口的fpga在線驗證結構和方法
【專利摘要】本發明公開了基於串行通信接口的FPGA在線驗證結構和方法，該結構包括：軟體仿真環境、硬體測試環境和物理通道，所述軟體仿真環境被配置成通過所述物理通道與所述硬體測試環境進行信號的交互，其中，所述軟體仿真環境產生總線周期的測試向量和調試命令，且接收反饋信號以波形方式顯示；所述硬體測試環境接收所述測試向量和調試命令，並發送所述反饋信號。該驗證結構和方法既能有效地提供FPGA在線驗證平臺，模擬集成電路模塊或晶片的工作過程，又具有平臺可重用的特點，不針對特定的模塊而設計，而且驗證人員可以直觀地監測和配置被測模塊的埠狀態。
【專利說明】_種基於串行通接口的FPGA在線驗證結構和方法

【技術領域】
[0001]本發明涉及FPGA仿真調試技術，具體地，涉及一種基於串行通信接口的FPGA在線驗證結構和方法。

【背景技術】
[0002]隨著集成電路設計方法的不斷的創新和晶片製造技術的不斷提高，使得其功能越來越強大，設計難度和複雜程度也隨之提高。集成電路從ASIC階段進入到SoC階段，SoC是指在單一晶片上集成了 MCU、DSP、模擬和數字電路、存儲器、I/O接口、信號採集和轉換等功能的片上系統，它可以在單一的晶片上完成信號的採集、轉換、處理、存儲和輸入輸出等功能，因此極大地縮小了系統的空間佔用，減少了多個晶片之間的通信延時，提高了整個系統的性能。SoC設計的基礎是IP核設計及其復用技術，由於SoC的結構相當複雜，設計人員從零開始實現數百萬門的系統級晶片，會花費大量的時間和資源，最終影響晶片的生產銷售，降低產品的競爭力。解決方案是在SoC設計過程中使用已有的集成電路模塊，這些可以被多次調用的模塊稱之為IP核。IP核復用有效地縮短了系統設計周期、提高了設計效率、降低了設計複雜度。另一方面，FPGA的出現使得硬體具備可重構、可編程、可升級、可裁減、可擴充等優點，讓硬體設計工作變得更加靈活。
[0003]採用FPGA能夠實現IP核RTL硬體模型來模擬真實晶片，FPGA驗證不僅具有較高的驗證精度，並且運行速度不會隨著設計複雜度的增加而降低，但是FPGA驗證需要完整的驗證平臺的支持，從而產生驗證所需的激勵信號並對端進行實時監測，現有的驗證平臺一方面不具備友好的人機互動界面，對於驗證人員來說，不能方便快捷地對其進行配置；另一方面，驗證平臺不具備良好的激勵監測機制，不能有效地監測被測系統或多層次被測模塊的內部信號和寄存器的值；最後，驗證平臺需要針對不同的被測系統或模塊不斷地更改結構，反而增加了驗證的周期。驗證平臺的可配置性、激勵監測機制和驗證平臺重用性的問題，已經成為提高IP驗證效率的瓶頸。在現有的技術相關文獻中，專利「現場可編程門陣列原型驗證裝置及驗證方法」(專利申請號201110177368.1，
【發明者】陳付龍, 孫雲翔, 楊潔, 葉和平, 羅永龍, 齊學梅, 王宏濤, 朱君茹 申請人:安徽師範大學