具有量化誤差補償功能的數位化開關變換器的製作方法

2024-02-11 17:03:15 2

專利名稱：具有量化誤差補償功能的數位化開關變換器的製作方法
技術領域：
本發明涉及數位化開關變換器。
各類電力電子電源(包括AC/DC電源、DC/DC電源、逆變器等)廣泛應用於各種電氣化設備上，而其中的開關變換器則為這類電源的核心部份。開關變換器也是開關功率放大器的核心部件。開關變換器通過頻繁切換其中的電力半導體開關，實現對電能的控制。近年來，隨著數位訊號處理晶片(DSP)、微處理器晶片(MPU)、微型計算機(MCU)、可編程邏輯門陣列(PLA)技術水平的發展，數位化控制技術開始在開關變換器中得到應用。常見採用的控制方式有脈衝寬度調節(PWM)控制、定脈寬變頻控制、定頻移相控制等，其中又以PWM控制較為典型。以現在採用的數位化開關變換器為例(見

圖1)，它通常包括功率開關、衰減器、能將模擬信號轉換成數位訊號的A/D轉換器、調節器(通常為比例—積分—微分調節器)、開關控制器(通常含計數器)及驅動模塊。輸出的電壓(電流)通過衰減器降低幅度，經A/D轉換成數字量。A/D的輸出信號與給定量Vf通過加法器比較產生誤差信號，由調節器進行處理。調節器的輸出信號送入開關控制器，由此產生開關脈衝調節信號。最後，由驅動模塊控制變換器的功率開關，從而影響變換器的輸出Vo。在上述過程中，送入開關控制器的信號為一數字量，輸出開關脈衝寬度的解析度則取決於開關控制器的控制字長。通常，調節器的輸出解析度可達16Bits以上，遠高於開關控制器中計數器的字長。脈衝寬度的量化誤差表現為控制器輸出信號的截尾誤差。以採用PWM控制方式的20kHz的開關變換器為例，其周期為50μs，為實現16Bits的PWM解析度，計數器的時鐘頻率必須達到216×20×103kHz＝1.31GHz。而目前應用於開關變換器的DSP與MPU一般其時鐘頻率僅在5～50MHz左右，距上述要求甚遠。當PWM的開關頻率提高時變換器對數字控制器的時鐘頻率要求會更高。例如採用一個時鐘頻率為20MHz的DSP，當開關頻率為50kHz時，其PWM的解析度僅為400(控制字長低於9Bits)。這對於實現高精度的控制要求有很大差距。更嚴重的是，量化誤差將導致開關變換器控制過程出現極限環振蕩，而極限環振蕩更會將開關變換器的輸出誤差放大許多倍。
本發明的目的旨在提高數位化開關變換器的數位化脈衝控制精度，提出一種具有量化誤差補償功能的數位化開關變換器。
本發明的具有量化誤差補償功能的數位化開關變換器，是在現有的數位化開關變換器中增設補償控制器而構成，它包括功率開關、衰減器、A/D轉換器、加法器、調節器、開關控制器和驅動器，其特徵是在調節器與開關控制器之間接入補償控制器，該補償控制器包括第一加法器、第二加法器、量化器和延時器，第一加法器的一個輸入端接調節器的輸出端，另一個輸入端接延時器的輸出端，第一加法器的輸出分別輸入至量化器和第二加法器，量化器的輸出分二路，其一路輸入至第二加法器，另一路與開關控制器的輸入端相連，第二加法器的輸出端接延時器的輸入端。
補償控制器中的延時器作用是將數據延遲一個開關周期，其功能可用程序節拍實現，也可以由硬體實現，量化器是一個具有與開關控制器控制字長相同的存儲器。
以下結合附圖進一步說明本發明。
圖1是現有的數位化開關變換器框圖；圖2是本發明構成框圖；圖3是本發明的一種具體實例；圖4是用於圖3實例的DSP晶片示意圖。
參照圖1，本發明的具有量化誤差補償功能的數位化開關變換器包括功率開關1、衰減器2、A/D轉換器3、加法器4、調節器5、開關控制器6和驅動器7，其特徵是在調節器5與開關控制器6之間接入補償控制器8，該補償控制器包括第一加法器9、第二加法器10、量化器11和延時器12，第一加法器9的一個輸入端接調節器5的輸出端，另一個輸入端接延時器12的輸出端，第一加法器的輸出分別輸入至量化器11和第二加法器10，量化器11的輸出分二路，其一路輸入至第二加法器10，另一路與開關控制器6的輸入端相連，第二加法器10的輸出端接延時器12的輸入端。
通常，可以將開關控制器6、補償控制器8、調節器5、加法器4及A/D轉換器3專門集成在一片晶片上，或可以採用DSP或MPU或MCU或PLA等集成數位訊號處理晶片。
工作時，輸出的電壓(電流)通過衰減器2降低幅度，經A/D轉換器3轉換成數字量，A/D的輸出信號與給定量Vf通過加法器4比較產生誤差信號，由調節器5進行處理送入補償控制器8，對開關變換器開關切換時刻作量化補償，經過量化誤差補償的開關脈衝信號經開關控制器6、驅動器7去控制變換器的功率開關1，從而影響變換器的輸出Vo。
設xn為補償控制器的輸入量，yn為輸出量，其中各變量的下腳標為時序標號。yn*是送往開關控制器數據的截尾部分，而yn-1*則是延時一個開關周期的yn*，yn-1*的意義是不斷地將截尾部分保留起來。與此同時，補償控制器輸出量yn是由調節器輸出量與上一次截尾的誤差之和的整數部分。補償控制器的功能是1)當輸入量不包含尾數時，yn-1*將保持不變；2)當輸入量的尾數與上一次尾數相加時不產生進位時，尾數在每個開關周期被積分；3)當輸入量的尾數與上一次尾數相加時產生進位時，整數部分被取出用於補償控制器的截尾誤差，剩餘的尾數用於下一次計算。
4)尾數yn*由量化器的輸入量與輸出量之差確定，與選擇的量化函數有關。上述表述可以用下面式子加以補充表達yn*=xn+yn-1*-yn---(1)]]>yn=Trunc(xn+yn-1*)---(2)]]>式2中Trunc為量化函數，作用是取變量的整數部分。利用該補償控制器可以補償開關變換器切換時刻的量化誤差。
量化函數的取整通常可以採用棄尾法(即尾數捨去)或四捨五入或進一法(即只要有尾數即進一位)。
圖3是本發明的具體實例，圖3的上方是具有電容Ci、Co，電感L，二極體D，功率半導體主開關S的升壓型開關電源變換器，圖3的下方是數字脈衝控制部分，此例中的驅動器採用柵極驅動模塊，其與功率半導體主開關S柵極相連，開關控制器採用數控PWM模塊，調節器為PID單元，與電源變換器輸出端相連的衰減器用電阻分壓器，A/D為數模轉換器，Vf則是數字形式的給定電壓值，補償控制器的結構與圖2相同，其中量化器是一個具有與開關控制器控制字長相同的存儲器，延時器用程序節拍或由硬體實現。其中的數控PWM、補償控制器、PID、加法器和A/D也可採用如圖4所示的型號為TMS320F240的DSP集成數位訊號處理晶片。DSP晶片內置CPU(中央處理器)、定時器，以及A/D、PWM等硬體部分，模塊之間通過總線通訊，程序與常數放在只讀存儲器(ROM)中，變量放在隨機存儲器(RAM)中。其中，PID及補償功能是利用DSP的程序來實現的。該數字脈衝控制裝置通過對功率半導體主開關的開關控制，可實現控制輸出電壓。試驗表明，採用本發明可使量化誤差所引起的限環電壓波動被成功地削減90％。
本發明通過對開關變換器中的數位化脈衝控制單元在時間上的量化誤差的尾數進行存儲、積累，據此對脈衝時刻值進行補償，從而能有效地降低數字量化所引起的控制誤差，顯著提高開關變換器的控制精度。本發明可以用於開關變換器中的脈衝時間變量(例如脈衝寬度)調節，能在不提高時鐘頻率的情況下，提升脈衝控制器的有效控制字長、細化進階的解析度，本發明有助於在各類開關變換器上實現數位化的精密控制，這對於高頻開關電源變換器的數字控制技術的開發與推廣意義尤為重要。
本發明不僅僅限於補償PWM的截尾誤差，還可以對採用其它控制方式的開關變換器的脈衝量化誤差進行補償。例如，對於變頻定脈寬控制、定頻移相控制等方案的數字控制式開關變換器，均可採用本發明來補償其脈衝控制的截尾誤差。
權利要求
1.具有量化誤差補償功能的數位化開關變換器，包括功率開關[1]、衰減器[2]、A/D轉換器[3]、加法器[4]、調節器[5]、開關控制器[6]和驅動器[7]，其特徵是在調節器[5]與開關控制器[6]之間接入補償控制器[8]，該補償控制器包括第一加法器[9]、第二加法器[10]、量化器[11]和延時器[12]，第一加法器[9]的一個輸入端接調節器[5]的輸出端，另一個輸入端接延時器[12]的輸出端，第一加法器的輸出分別輸入至量化器[11]和第二加法器[10]，量化器[11]的輸出分二路，其一路輸入至第二加法器[10]，另一路與開關控制器[6]的輸入端相連，第二加法器[10]的輸出端接延時器[12]的輸入端。
2.按權利要求1所述的數位化開關變換器，其特徵是所說的量化器[11]是一個具有與開關控制器控制字長相同的存儲器。
3.按權利要求1所述的數位化開關變換器，其特徵是所說的開關控制器[6]、補償控制器[8]、調節器[5]、加法器[4]及A/D轉換器[3]是DSP或MPU或MCU或PLA集成數位訊號處理晶片。
4.按權利要求1所述的數位化開關變換器，其特徵是將所說的開關控制器[6]、補償控制器[8]、調節器[5]、加法器[4]及A/D轉換器[3]專門集成在一片晶片上。
全文摘要
具有量化誤差補償功能的數位化開關變換器,包括功率開關、衰減器、A/D轉換器、加法器、調節器、開關控制器、驅動器和具有第一加法器、第二加法器、量化器和延時器的補償控制器,它通過對開關控制器在時間上的量化誤差的尾數進行存儲、積累,據此對開關脈衝時刻值進行補償,從而可實現顯著提高開關變換器的數位化脈衝控制精度。
文檔編號H02M3/04GK1354554SQ0012745
公開日2002年6月19日 申請日期2000年11月20日 優先權日2000年11月20日
發明者呂徵宇, 錢照明 申請人:浙江大學