處理機模件的製作方法

2023-10-17 09:47:14 3

專利名稱:處理機模件的製作方法
本發明涉及用於專業個人微型計算機的處理機模件。
大家熟知的一種處理機模件〔1〕包括一個處理器部件，通過它的地址總線與第一緩衝器和地址轉接器相聯，其輸出通過轉接地址總線同時接到第一地址緩衝器的輸入、第二地址緩衝器、七個用於模件擴展的系統聯接器、以及第二緩衝器和地址轉接器的輸出。處理器部件的數據總線與第一數據緩衝器輸入相聯，其輸出通過主數據總線接到七個系統聯接器與第二數據緩衝器的輸入。處理器部件的控制輸出與控制信號緩衝器的輸入相聯，而後者的輸出通過主控制信號總線同時接到七個系統聯接器與雙路控制信號緩衝器。處理機模件還包括一個內存直接存取電路，通過它的數據總線同時接到第二數據緩衝器、第二緩衝器和地址轉接器與程序存貯器。內存直接存取電路的地址總線接到第二緩衝器和地址轉接器、第二地址緩衝器的輸出、單獨的聯接器與部分主地址總線，其餘總線接到第一地址緩衝器的輸出以及單獨的聯接器。主地址總線與控制器和程序存貯器相聯。直接存取電路的控制總線接到雙路控制信號緩衝器和一個單獨的聯接器。控制器的部分控制輸出與處理機的控制輸入相聯，其狀態輸出與控制器的部分輸入相聯。同時，控制器通過其中一個控制輸出信號接到第二數據緩衝器與第二地址緩衝器，通過它的另外兩個輸出接到第一數據緩衝器，並通過它的其中一個控制輸出接到第一緩衝器和地址轉接器、第二數據緩衝器、控制信號緩衝器、雙路控制信號緩衝器以及內存直接存取電路。有一個單獨的控制器輸入接到內存直接存取電路的控制輸出，該控制器的另一輸入端被直接接到一個單獨的聯接器。
此外，這個眾所周知的處理機模件還包括一個容量可達256K字節的內存貯器，它設計成一個獨立的功能模塊，有自己的解碼器、數據緩衝器和控制器。這個熟知的處理機模件設計結構為一個有源的工作印製母板，上面裝有七個用於部件擴展的系統聯接器和一個單獨的聯接器。
這種處理機模件的缺陷是擴展能力十分有限。母板上七個聯接器有兩個總是被顯示器控制器與軟盤控制器所佔。當需要擴展內存時，另外一個也被佔，因此用於其它部件擴展的只有四個聯接器，在許多場合下是不夠的，尤其是用於過程控制，更為如此。
另一個缺陷是用於部件擴展的各聯接器之間具有不等同的狀態。這種不等同的狀態是由設計決定的，它要求採用「長」與「短」兩種擴展模件，其結果是單獨的聯接器與其它七個聯接器不同。因此，包括內存的模件或者與內存直接存取控制器配合工作的模件都不能插入這些聯接器，因為在這種情況下這類方式是不可能的。這就使單獨的聯接器只有局限的用處-只用於診斷或者在處理機控制下的功能擴展。
第三個缺陷是在精確規定的電源開斷時間內不能保證微處理機的再啟動。這樣就不能有效地使用與電源無關的內存貯器，例如，在用作過程控制時。
系統不能返回到控制程序也是一個缺陷。
在工業應用中，處理機模件這種模塊擴展式的結構設計也是一個缺陷。這些模塊有長有短，各有插頭直接插入印製板-處理機模件，再通過位於模件一端的螺母將它固定於計算機的底架架子上。這種設計對於桌上工作，例如辦公桌上使用，是合適的，但對於攜帶式計算機以及用於工業環境的計算機，是非常不適宜的。
本發明的目的在於製成一個具有較大系統擴展功能的處理機模件，擴展位置具有同樣的狀態，當電源開、斷時均能保證再啟動，可根據控制需要返回控制程序，並設計得使微計算機能夠在工業應用中出色可靠地工作。
這個問題是這樣解決的設計一個處理機模件，它包括一個處理器部件，通過它的地址總線與第一緩衝器和地址轉接器相聯，其輸出通過解碼地址總線同時接到第一地址緩衝器的輸入、第二地址緩衝器的輸入、第一系統聯結器、以及第二緩衝器與地址轉接器的輸出。處理器部件的數據總線與第一數據緩衝器的輸入相聯，其輸出通過主數據總線接到第一系統聯接器以及第二數據緩衝器的輸入。處理器部件的控制輸出與控制信號緩衝器的輸入相聯，其輸出通過主控制信號總線同時接到第一系統聯結器與雙路控制信號緩衝器。這個模件還有一個內存直接存取電路，通過它的數據總線同時接到第二數據緩衝器、第二緩衝器和地址轉接器，以及程序存貯器。內存直接存取電路的地址總線接到第二緩衝器和地址轉接器、第二地址緩衝器的輸出以及部分主地址總線，後者的其餘總線接到第一地址緩衝器的輸出，同時還接到第二系統聯接器。主地址總線與控制器和程序存貯器相聯。內存直接存取電路的控制總線與雙路控制信號緩衝器相聯。控制器的部分控制輸出接到處理器部件的控制輸入，其狀態輸出接到控制器的部分控制輸入。控制器通過它的其中一個輸出端同時接到第二數據緩衝器、第二地址緩衝器，並通過它的另外兩個輸出端接到第一數據緩衝器，通過它的其中一個控制輸出端接到第一緩衝器和地址轉接器、第二數據緩衝器、第一控制信號緩衝器，以及內存直接存取電路。控制器的一個輸出接到內存直接存取電路的控制輸出，控制器的另一個控制輸入接到第二系統聯接器。
根據本發明，內存直接存取電路的數據總線通過第三數據緩衝器接到第二系統聯接器。第三數據緩衝器的一個控制輸入端接到第二數據緩衝器對應的控制輸入端，其第二個控制輸入端與第二系統聯接器的總線相聯，後者還直接與控制器相聯。內存直接存取電路的控制總線通過第二控制信號緩衝器接到第二系統聯接器，此電路的地址總線通過第三地址緩衝器接到第二系統聯接器。處理機模件還包括一個再啟動與控制器，其地址輸入與主地址總線相聯。此外，這個控制器還接到內存直接存取電路的其中一條地址總線，它僅有的一個控制輸入端接到主控制信號總線的其中一條總線。再啟動與控制器通過它的兩個控制輸出與控制器相聯。再啟動與控制器有一個時鐘發生器，通過它的輸出，與程控分頻器相聯，後者的四個輸入接到分頻係數程控開關，其第五個輸入接到解碼與控制器其中一個輸出端。這個控制器的另一個輸出端接到斷開觸發器的一個輸入，觸發器的另一個輸入接到程控分頻器的控制輸出。斷開觸發器的輸出同時接到再啟動與控制器的其中一個控制輸出，以及內存直接存取電路的其中一條數據總線。再啟動與控制器還包括一個再啟動電路，其輸出是該控制器的控制輸出，通過再轉接電橋與程控分頻器的輸出相聯。解碼與控制器的輸入接到部分主地址總線和主控制信號總線的一條總線。
本發明的優點是，所設計的處理機模件可根據所用機箱的尺寸進行較大的擴展，最多可擴展21個模塊。
另一優點是，兩個系統聯接器的狀態都是相等的，因此按內存直接存取方式工作的模塊也能插入。
本發明還有另一優點，既通過對電源的監視保證再啟動，以及在緊急情況下能自動使控制程序參予控制。選定的結構設計確保產品具有滿意的機械穩定性，並適用於在工業環境中工作。
關於本發明的進一步細節，將通過示於附圖的典型實例來加以闡明，其中圖1是處理機模件的框圖;
圖2是圖1中方框31的詳圖;
圖3是處理機模件的結構設計。
根據圖1，此處理機模件包括一個具有基本處理器與運算協處理器的處理器部件1，通過地址總線2與第一緩衝器和地址轉接器3相聯，其輸出通過轉接地址總線4同時接到第一地址緩衝器5的輸入、第二地址緩衝器6的輸入、第一系統聯接器7，以及第二緩衝器與地址轉接器8的輸出。處理器部件1通過數據總線9接到第一數據緩衝器10的輸入，這個緩衝器的輸出通過主數據總線11，接到第一系統聯結器7，以及第二數據緩衝器12的輸入。處理器部件1通過控制輸出13還接到第一控制信號緩衝器14的輸入，後者的輸出通過主控制信號總線15同時接到第一系統聯接器7，以及雙路控制信號緩衝器16。
處理機模件還包括一個內存直接存取電路17，它通過數據總線18同時接到第二數據緩衝器12、第二緩衝器和地址轉接器8，以及程序存貯器。內存直接存取電路17通過地址總線20接到第二緩衝器和地址轉接器8、第二地址緩衝器6的輸出和主地址總線21的部分總線，後者的其它總線接到第一地址緩衝器5的輸出，並由此通過地址總線22接到第二系統聯接器23。主地址總線21接到控制器24與程序存貯器19。內存直接存取電路17通過控制總線25與雙路控制信號緩衝器16相聯。控制器24通過控制輸出26與處理器部件1的相應控制輸入相聯，部件1的狀態輸出則與控制器24的控制輸入27相聯。
控制器24通過它的一個輸出同時接到第二數據緩衝器12、第二地址緩衝器6，通過另外兩個輸出接到第一數據緩衝器10，並分別通過一個控制輸出接到第一緩衝器和地址轉接器31、第二數據緩衝器12、第一控制信號緩衝器14、雙路控制信號緩衝器16，以及內存直接存取電路17。控制器24的一個控制輸出與內存直接存取電路17的控制輸出相聯，控制器的另一個輸入直接與第二系統聯接器23相聯。
內存直接存取電路17的數據總線18通過第三數據緩衝器28與第二系統聯接器23相聯。第三數據緩衝器28的一個控制輸入端接到第二數據緩衝器12的相應控制輸入，它的第二個控制輸入端接到第二系統聯接器23的總線，它還直接與控制器24相聯。
控制總線25和內存直接存取電路17通過第二控制信號緩衝器29接到第二系統聯接器23，第二電路的地址總線20通過第三地址緩衝器30接到第二系統聯接器23。
處理機模件還包括一個再啟動與控制器31，它的地址輸入與主地址總線21相聯。此外，控制器31還與內存直接存取電路17的數據總線18中的一條相聯，它僅有的一個控制輸入端接到主控制信號總線15中的一條總線，它的兩個控制輸出與控制器24相聯。
再啟動與控制器31〔圖2〕包括一個時鐘發生器32，其輸出與程控分頻器33相聯，分頻器的四個輸入與分頻係數程控開關34相聯，其第五個輸入接到解碼與控制器35的一個輸出端。這個電路的另一輸出端接到斷開觸發器36的一個輸入端，36的另一輸出與程控分頻器33的控制輸出相聯。
斷開觸發器36的輸出端同時還接到再啟動與控制器31的一個控制輸出，並通過它接到控制器24以及內存直接存取電路17的數據總線18中的一條總線。再啟動與控制器31還包括一個再啟動電路37，它的控制輸出通過再轉接電橋38，與程控分頻器33的輸出相聯，實際上它是送到控制器24去的再啟動與控制的信號輸出。解碼與控制器35的輸入接到部分主地址總線21以及主控制信號線15中的一條總線。
處理機模件〔圖3〕在結構上設計成雙歐洲卡格式的印刷線路板，尺寸為160×233.4毫米，有兩個歐洲式的間接系統聯結器7與23〔DIN41612-C64M-C1A〕。這個模件裝在一個備有無源印製母板的機箱內，它有兩組主系統總線39與40。有些擴展部件也是雙歐洲卡格式，尺寸與處理器部件一樣，與第一主系統總線39相聯。
其它擴展部件為單歐洲卡格式，與主系統總線39或40的其中一個相聯。
處理機模件的工作原理如下接通電源後，當電源達到某一數值時再啟動電路37解除再啟動信號，處理器部件1開始執行存在程序存貯器19中的程序。根據從控制器開關〔圖中未示出〕讀得的狀態以及執行自診斷程序的結果，處理器部件1對外圍電路進行程控，並將控制程序從軟盤〔圖中未示出〕裝入。為此，顯示器控制器、軟盤控制器以及內存貯器也應當同時與處理機模件相聯。程序裝入後，控制程序就接受微計算機的控制。在執行程序時，處理器部件1在總線2檢索到一個地址，通過緩衝器和地址轉接器3進行轉接後，送到第一系統聯接器7。這個地址還經過第一地址緩衝器5、第二地址緩衝器6與第三地址緩衝器30，送到第二系統聯接器23。相應地，來往於第一系統聯接器7的數據通過第一數據緩衝器10的讀寫來實現，處理器部件1與第二系統聯接器23則通過第二數據緩衝器12、第三數據緩衝器28來聯接。數據傳送方向由控制器24利用與三個數據緩衝器10、12與28相聯的控制總線來設定。來自處理器部件1的控制信號經過第一控制信號緩衝器14送到第一系統聯接器7，通過雙路控制信號緩衝器16與第二控制信號緩衝器29送到第二系統聯接器23。
在內存直接存取工作方式時，內存直接存取電路17向控制器24發出一個控制處理機總線的請求，而後，經過判斷電路判斷之後，控制器24滿足其控制請求。此時，微處理器部件1與總線2、9、13、26與27斷開，即第一緩衝器和地址轉接器3、全部數據緩衝器10、12與28、第一控制信號緩衝器14以及第二地址緩衝器6，均進入高阻狀態，同時雙路控制信號緩衝器16的方向發生變化。在這種情況下，對兩組主總線39與40〔圖3〕的訪問是通過第二緩衝器和地址轉接器8來實現的，這個電路只在內存直接存取時才動作，它向第一系統聯接器7輸送地址。相反地，部分地址經過第一地址緩衝器5也送到第二系統聯接器23，其它地址經過第三地址緩衝器30直接送入第二系統聯接器23。控制信號通過雙路控制信號緩衝器16經內存直接存取電路17送入第一系統聯接器7，並經過第二控制信號緩衝器29直接從內存直接存取電路17送到第二系統聯接器。
當需要對控制程序的執行情況進行監視時，對應於某一時間〔通常是幾秒〕由開關34選擇某一分頻系統。當正在執行程序時，處理器部件1應為小於由開關34設定的預定時間間隔內在一個特定的地址執行一個輸入/輸出操作，通過解碼與控制器35將程控分頻器33復位。這樣，在正常的程序執行中這個分頻器將始終達不到程控值。當由於某種原因程序失控以及分頻器無法復位時，程序執行時間一超過就在分頻器輸出端出現一個脈衝，它使斷開觸發器36動作，此時如果再轉接電橋38已設定，有關的斷開由程序解決，執行程序，從而恢復控制。斷開觸發器36的狀態可以由處理器部件1讀得，在這種情況下，可區分系統轉接後再啟動或來自再啟動與控制器31〔圖1〕的再啟動。
掉電時，再啟動電路37在一定的時刻動作，使處理機停止，而其本身仍繼續正常工作，也就是說它不允許在掉電後的暫態過程中由於錯誤動作而破壞與電源無關的存貯器〔圖中未示出〕的內容。
本發明的參考文獻為「The Top Six Compatible，Popular Computing，April 1984」
權利要求
1.一種處理機模件，它包括一個處理器部件，通過其地址總線與第一緩衝器和地址轉接器電路相聯，其輸出通過轉接地址總線同時接到第一地址緩衝器的輸入和第二地址緩衝器的輸入、第一系統聯接器及第二緩衝器與地址轉接器的輸出，處理器部件的數據總線與第一數據緩衝器的輸入相聯，後者的輸出通過主數據總線接到第一系統聯接器與第二數據緩衝器的輸入，處理器部件的控制輸出接到第一控制信號緩衝器的輸入，它的輸出通過主控制信號總線同時接到第一系統聯接器與雙路控制信號緩衝器，此處理機模件還包括一個內存直接存取電路，通過它的數據總線，同時接到第二數據緩衝器、第二緩衝器和地址轉接器以及程序存貯器，內存直接存取電路的地址總線接到第二緩衝器和地址轉接器、第二地址緩衝器輸出以及部分主地址總線，主總線的其餘總線接到第一地址緩衝器的輸出，它們還與第二系統聯接器相聯，經過這裡主地址總線接到控制器與程序存貯器，內存直接存貯電路的控制總線接到雙路控制信號緩衝器，此外，控制器的部分控制輸出接到處理器部件的控制輸入，其狀態輸出接到控制器的部分輸入，同時通過它的其中一個輸出接到第二數據緩衝器與第二地址緩衝器，它的其它兩個輸出接到第一數據緩衝器，並通過一個控制輸出接到第一緩衝器和地址轉接器、第二個數據緩衝器、第一控制信號緩衝器、雙路控制信號緩衝器以及內存直接存取電路，從而一個控制器的輸入接到內存直接存取電路的控制輸出，控制器的另一個控制輸入直接與第二系統聯接器相聯，其特徵是內存直接存取電路(17)的數據總線(18)通過第三數據緩衝器(28)接到第二系統聯接器(23)，第三數據緩衝器(28)的其中一個控制輸入端接到第二數據緩衝器(12)的相應控制輸入，它的第二個控制輸入端接到第二系統聯接器(23)的總線。它直接與控制器(24)相聯，內存直接存取電路(17)的控制總線(25)通過第二控制信號緩衝器(29)接到第二系統聯接器(23)，這個電路的地址總線(20)通過第三地址緩衝器(30)接到第二系統聯接器(23)，此外，處理機模件還包括一個再啟動與控制器(31)，它的地址輸入接到主地址總線(21)，此外，再啟動與控制器(31)還接到內存直接存取電路(17)的數據總線(18)中的一條總線，該控制器(31)所僅有的一個控制輸入接到主控制信號總線(15)的一條總線，該控制器的兩個控制輸出接到控制器(24)。
2.根據權項1所述的處理機模件，其特徵是再啟動與控制器〔31〕有一個時鐘發生器〔32〕，它的輸出接到程控分頻器〔33〕，分頻器的四個輸入端接到分頻係數程控開關〔34〕，它的第五個輸入端接到解碼與控制器〔35〕的其中一個輸出端，此電路的另一輸出端接到斷開觸發器〔36〕的一個輸入端，它的另一個輸入端接到程控分頻器〔33〕的控制輸出端，斷開觸發器〔36〕的輸出同時接到再啟動與控制器〔31〕的其中一個控制輸出端以及內存直接存取電路〔17〕的其中一條數據總線〔18〕，再啟動與控制器〔31〕有一個再啟動電路〔37〕，其輸出即為此控制器〔31〕的控制輸出，通過再轉接開關〔38〕接到程控分頻器〔33〕的輸出，解碼控制器〔35〕的輸入接到部分主地址總線21以及主控制信號總線〔15〕中的一條總線。
專利摘要
本發明包括一處理器部件，第一、二緩衝器與地址轉換器，第一、二系統聯結器，雙路控制信號緩衝器與主地址總線，兩個數據緩衝器等。此系統允許直接訪問內存與其它電路，並在電源開/斷特定時刻使微處理機再啟動，需要時可使系統返回控制程序。本發明的處理機模件用其地址總線、緩衝器和地址轉接器、聯結器及直接訪問內存與其它功能可有效擴展到21個模塊，兩系統聯結器均有相同狀態，按內存直接存取方式工作的模塊可與其聯接。
文檔編號G06F9/30GK86103895SQ86103895
公開日1987年12月16日 申請日期1986年6月7日
發明者約丹·迪米特羅夫·基斯約夫, 尼科雷·伯格達諾夫·伊利夫, 安蓋爾·希米奧諾夫·安蓋洛夫, 埃夫吉尼·斯彼羅夫·拉多科夫, 彼得·阿塔納索夫·格裡格羅夫, 史蒂芬·安蓋洛夫·卡特薩羅夫, 多布倫·茨德拉夫科夫·特佐特科夫, 拉諾·迪米特羅夫·薩格斯基 申請人:技術控制自動化研究所導出引文BiBTeX, EndNote, RefMan