同步電路的製作方法

2023-12-02 07:07:01

專利名稱：同步電路的製作方法
技術領域：
本發明涉及用以自視頻信號恢復或再生同步信號的電路領域，具體涉及數字式水平相位鎖相環電路。
鎖相環路用在電視接收機中，用以產生與一輸入視頻信號的水平同步分量同步的本機水平同步信號。鎖相環路通常都包括一個用以再生同步信號的壓控振蕩器、一個用以將再生同步信號的相位與輸入信號比較並產生一個誤差或校正信號的相位檢測器，以及一個用以產生該振蕩器用的控制電壓的低通濾波器。數字式鎖相環路中的相位檢測器及振蕩器均可由時鐘驅動的計數器實施。該濾波器可由鎖存器、累加器、求和電路以及乘法器的組合電路來實施。數字式鎖相環路的準確度部分地取決於測量相位誤差和控制該振蕩器頻率時的數字計算的解析度。該解析度順次為「驅動計數器的時鐘頻率以及執行可表示時鐘周期分數的計算用的數字電路(如果有的話)的容量」的函數。一般而言，數字式鎖相環路的複雜性為再生同步信號時所需精確度的函數。
在某些應用中需要高的時鐘頻率和在時鐘周期分數範圍以內高的精確度。這會使由於追蹤輸入信號所用的較高解析度在定時或相位上產生的顫動減至最小。在另一些應用中可要求較低的精確度，雖然使顫動減至最小仍保持為一項重要設計條件。在例如「畫中畫」的一些類型的視頻顯示器中，要採用可供輔助的或較小的插入畫面用的全部視頻信息可能不切實際。這裡可能有太多的視頻信息而在可使用的較小面積中不適配。在這些情形中，視頻信息要被再取樣。舉例說吧，可使用視頻信息僅為1/16而已。這就是說，使用較少的水平行，而且在每行上很少的信息被使用。這種再取樣信息的顯示在水平同步信號再生時可容許較低的精確度，並且對於這種情況，由一種有發明性的裝置能夠實施不太複雜數字式同步電路。即使如此，仍須將顫動減至最小。
同步電路可通過產生與一信號的兩個局部周期(或脈衝部分)相對應的兩個時距來重構或恢復同步信號。將這兩個局部周期(或脈衝部分)合併，以構成再生信號。許多數字式同步系統都要調整每個時距的寬度，因而，調節每個局部周期(或脈衝部分)，以期達到最大的精確度。這種技術要求響應重構信號的每個周期的每個相位測量來調整兩個時距(或局部周期)，因此，需要一個電路組，用以處理相位測量以及調整用來實施此種振蕩器的計數器。
可極便於提供時鐘速率的信號是以彩色副載波頻率fSC、尤其是以4×fSC的頻率為基礎的。在4×fSC時大約為14.3兆赫的910個時鐘脈衝周期的時距與NTSC制的一個傳統式視頻信號之水平同步分量的標稱周期。
由各種有發明性的裝置所揭示的同步電路均在一個時鐘周期的再生同步信號中提供了低微顫動，並以一個時鐘周期的精確度操作，其中的時鐘速率方便地為4×fSC。這種同步電路特別適合用於恢復再取樣的視頻信號中的水平同步信號，儘管該電路用於一個時鐘周期的精確度足夠的任何情況下。況且，即使那裡的輸入視頻的同步信號只由例如最高有效比特的單一比特所代表，但仍可達到該精確度。
依據一個有發明性的裝置，水平同步信號用兩個局部周期(或脈衝部分)再生，但這兩個局部周期(或脈衝部分)中只有一個是可調整的;而另一局部周期(或脈衝部分)則是恆定的。舉例說吧，在NTSC制中，這個恆定的局部周期(或脈衝部分)由4×fSC時的455個時鐘周期的時距來設定的。這是一個水平同步信號標稱周期的一半數值。
依據另一個有發明性的裝置，相位測量是在對應於該視頻信號同步分量的輸入脈衝與每個再生同步脈衝中只有一個局部周期(或脈衝部分)之間進行。可調整的局部周期的後沿例如可為相位測量的定時沿。
每次相位測量均會產生周期校正值的計算，用以改變可調整局部周期(或脈衝部分)的時距。依據再一個有發明性的裝置，與相位測量有關的周期校正值的每次計算均在恆定的局部周期(或脈衝部分)的終點後開始，並在可調整的局部周期(或脈衝部分)的終點處結束。所以，每個周期校正值均控制了與界定該局部周期(或脈衝部分)的可調整的時距緊跟的下一個時距。在這一方面應該理解，若無需周期校正，則適當的調節可以具有與前一個局部周期完全相同的寬度。雖然每個同步脈衝的一個局部周期均可調整，但不需要就每個連續同步脈衝都必要改變它。
依據這些及其他的有發明性的裝置，同步電路用於使顫動減至最少，其方法是使由於進行相位測量而在一個相位測量與振蕩器新周期之間產生的遲延減至最小。實際的遲延包括相位檢測器所見到(亦即所處理的)的一個新振蕩器周期的全部作用所需要的全部時間。該遲延在各種情況下，均只是相鎖環路的一個輸出周期而已，它對應於再生同步信號的一個周期。
依據這些及其他有發明性裝置，同步電路包括第一裝置，用以產生恆定的和可調的脈衝部分;第二裝置，響應第一裝置用以產生具有包括恆定的和可調的脈衝部分的多個連續組所限定周期的同步脈衝;以及第三裝置，用以通過測量同步脈衝的連續脈衝與輸入脈衝的連續脈衝之間的相位差來產生周期校正值，以供控制可調節的脈波部分。每個周期校正值都與每個相位差有關並控制可調脈衝部分。
第一裝置可包括求和裝置，用以確定周期校正值與一恆定值的差值;計數裝置，以時鐘速率操作;以及比較裝置，用以產生輸出信號以便每當計數裝置的輸出值等於該差值時將計數裝置復位。第二裝置可包括雙穩態裝置，該雙穩態裝置的輸出在每一個恆定的和可調的脈衝部分的終點改變狀態。第三裝置測量同步脈波中的可調脈衝部分的連續部分與輸入脈衝之間的相位差。第三裝置可包括一個上/下計數器，在輸入脈衝期間進行計數響應同步脈衝電平進行上/下計數，以及響應與恆定脈衝部分的終點相對應的每一同步脈衝沿而復位。
同步電路的環路低通濾波器可包括一個網絡，用以產生加權的周期校正值，以便更精確地補償視頻信號的輸入同步分量周期中的短期及長期變化，而不增加處理每次相位測量的遲延。該網絡可包括一個累積器，用以累加相位差測量值，作為運轉和值;一個求和器，用以將每個累加的運轉和值與每個連續加權相位差測量值相加，以限定所調整的相位差測量值，以及定比電路，用以對相位差測量值及運轉和值對所調整相位差測量值的相對貢獻加權。可限制累加運轉和值及周期校正值的範圍。


圖1示出根據本發明多方面而實施為一個數字式水平相位鎖相環路的一個同步電路的方框圖;
圖2示出用以說明圖1所示鎖相環電路響應一輸入信號的步級函數相移而操作的第一定時圖;
圖3(a)，3(b)及3(c)示出為用以說明圖1所示鎖相環電路響應一輸入信號的頻率變化而操作的第二和複合定時圖;
圖4示出用以說明圖2的定比電路26操作的圖解;
圖5示出包含圖1所示同步電路的視頻處理電路的方框圖。
茲將依據本發明的諸多方面並實施為一個數字式水平相位鎖相環路10的一個同步電路以方框圖形式示於圖1中。電路10包括按照構成一鎖相環路亦即相位檢測器、低通濾波器及壓控制振蕩器諸元件的原理的數字式實施方案。
該電路的目的是從一輸入視頻信號再生(或恢復)一個水平同步信號。線39上的再生同步信號就是觸發器38的Q端輸出。這個再生同步信號不僅是閉合該鎖相環路的輸出信號，而且是該電路中的幾個元件用的控制信號。這個再生同步信號是脈衝產生電路40的輸入，電路40在線41上產生圖2中表示為脈衝40的復位脈衝。再生同步信號還是鎖存器14及20的負載或固定的控制信號，以及是復用器(MUX)30用的輸入選擇控制信號。
上/下計數器12構成一個相位檢測器，將線39上的再生同步信號的相位與線11上例如來自視頻信號源的水平同步信號的輸入信號相比較。茲將這些信號表示在圖2中並分別標示為Q(F/F38)及SYNC。Q(F/F38)的從正到負的跳躍就是期望在此SYNC脈衝期間發生的可調定時沿。該計數器12被允許操作，以在SYNC脈波期間進行計數。在此計數器被允許操作時，如果Q(F/F38)是一邏輯「高」(邏輯「1」)，則計數器向上計數如果Q(F/F38)是一邏輯「低」(邏輯「0」)，則往下計數。因此，計數器的輸出是對SYNC脈衝內可調定時沿的相對相位或位置的測定。計數器12以線13上的時鐘信號輸入所確定的時鐘速率來計數。時鐘速率就是所示例的實施例中的4×fSC頻率。
計數器12增益為2。若這些信號是同相的，則上計數等於下計數，以及輸出為淨值，亦即，為零。若相位測量偏離一個時鐘周期，例如，就輸出波形遲後輸入而言，將使上計數加1，而下計數減1。其淨輸出將為+2，為相位差的兩倍。若相位測量偏離三個時鐘周期，例如，就輸出波形領先輸入而言，則上計數減3，而下計數加3。其淨輸出將為-6，為相位差的兩倍。
計數器12的輸出是鎖存器14的輸入。在再生同步信號的每一從低到高的跳變沿處，均將計數裝入鎖存器14中。這個從低到高的跳變沿都對應於恆定脈衝部分(或時距)的終點。亦可將鎖存器14視為通至構成低通濾波器的網路的輸入緩衝器。鎖存器14的輸出為求和電路16的一個輸入。求和電路16之輸出則為限制器18的輸入，該限制器將求和電路16的絕對值限定在圖中所示數值上。限制器18的輸出為通至鎖存器20的輸入。並在再生同步信號的同一個從低到高的跳變沿處將限制器18的輸出計數裝入鎖存器20中。鎖存器20的輸出為求和電路16的第二輸入。求和電路16、限制器18及鎖存器20構成一個累加器，用以保持原始相位測量值之運轉和值。運轉和值的範圍由限制器18的規定而所確定。低通濾波器網絡中的這一部分追蹤輸入脈衝頻率中的長期變化，如參照圖3(a)至3(c)更詳細描述的。
鎖存器14的輸出也是定比電路22的輸入。在圖示的實施例中定比電路22將鎖存器14中的計數值乘以8。定比電路22的輸出是求和電路24的一個輸入。限制器18的輸出(亦即累積運轉和值或長期偏離因數)是求和電路24的第二輸入。包含定比電路22的信號路徑追蹤暫態或短期相位偏差，如參照圖2更詳細解示的。將這兩因數在求和電路24中相加而結合。將暫態響應通過在定比電路22中乘以8以更重地加權。
應知其他的定比電路配置均可達成相同結果。圖1所示定比電路22及26對於鎖存器14中的數值的淨結果作乘法，亦即，「8」×「1/64」＝「1/8」。對限制器18中的數值的淨結果乘以「1/64」。舉例說吧，作為一個替換，假定代之以將定比電路26放在限制器18的輸出與求和器24的輸入之間以及求和器24的輸出就是限制器28的輸入。若將定比電路22的定比因數變為「1/8」，則環路濾波器的淨結果將會相同。鎖存器14中的數值乘以「1/8」以及限制器18中的數值乘以「1/64」。許多不同配置都可行，其中設置了多個用以相位差測量值及運轉和值對已調整相位差測量值的相對貢獻加權的定比電路。
這種環路濾波器具有很多優點。第一，鎖相環響應暫態偏差比響應長期偏差更快，但由於限制器18中的累積數值的結果，鎖相環路仍能足以免除噪聲;第二，即便根本沒檢測到SYNC脈衝，該結果與「0」的相位測量比較將毫無不同。換句話說，在一個或多個SYNC脈衝不存在時，相鎖環將會依據限制器18中所累積的長期偏差因數而持續再生同步信號，這將足以逼近一直到重新建立同步檢測;第三，通過改變定比電路22的因數可易於調整短期及長期追蹤的相對加權因數。
求和電路24的輸出是定比電路26的輸入，該定比電路對已加權的計數乘以「1/64」。因數的減小是必要的，以不擴大由於累加器和定比電路22的計算結果而引起的相位誤差。定比電路26是一個按2的補碼除法操作的除法器。該除法通過舍掉較低有效比特及移動其餘比特來奏效，以限定輸出數值。該輸出是整個數目輸入及輸出的離散幅度函數，一如圖4所例示的。每個步驟的大小均為64個計數。若輸入值是從「0」到「+63」(內含「+63」)，則輸出為「0」。若輸入是從自「+64」至「+127」，則輸出為「+1」。若輸入是從「+128」至「+191」，則輸出為「+3」，依此類推。若輸入是從「-1」到「-64」(內含「-64」)，則輸出為「-1」。若輸入從「-65」到「-128」(內含「-128」)，則輸出為「-2」，依此類推。此輸出函數並非以「0」輸入值之軸對稱。定比電路26的輸出是限制器28的輸入，該限制器將已加權的校正因數的範圍限制在圖示的數值上。而在固定跳變沿以後，但正好在對其施加校正因數的下一個可變的跳變沿以前，將在限制器28的輸出端建立一個新值。限制器28的輸出是MUX30的H輸入。
恆定的和可變的脈衝部分對應於計數器36所交錯而連續產生的恆定和可變的時距。計數器36以與計數器12相同的時鐘速率或頻率亦即4×fSC操作。該時距是MUX30輸出的函數。因此，MUX30的輸出不是位於限制器28中的周期校正值，就是預定的恆定值。該恆是值在所示例的實施例中為「0」，而MUX30的L輸入端接地。當再生同步信號為「高」時，則在H輸入端選取周期校正值作為輸出。當再生同步信號為「低」時，則將L輸入端的「0」值選為輸出。
MUX30的輸出是求和電路32的一個輸入。求和電路32的第二輸入為對「455」，該數值應於以4×fSC時鐘速率時的NTSC信號的水平同步分量的標稱周期的一半。求和電路32的輸出是在「455」與MUX30輸出值之差。MUX30的輸出值交錯在連續的周期校正值與恆定值「0」之間。周期校正值可為正、負或0。因此，周期校正值將會影響由計數器36所計數的一組每隔一個脈衝部分(或時距)。此組是邏輯「高」的脈衝部分。另一組的每隔一個脈衝部分(或時距)將由常數值「0」確定。這另一組是邏輯「低」的脈衝部分。
故，此常數值所確定的恆定的脈衝部分(或時距)將具有恆定的寬度，為「455」-「0」＝「455」個時鐘周期。由周期校正值所確定的可調脈衝部分(或時距)將具有可調的寬度，其範圍從「455」-「+31」＝「424」個時鐘周期到「455」-「-32」＝「487」個時鐘周期。該範圍反映限制器28的頂端及底端數值。
求和電路32的輸出是比較器34的一個輸入。計數器36的輸出計數是比較器34的另一輸入。每當計數器36的輸出計數等於求和電路32的輸出值時，比較器34即在線35上產生一輸出脈衝。該輸出脈衝即使計數器36復位並在觸發器38的觸發輸入端T使觸發器38觸發。因為計數器36就再生同步信號之每一完整周期復位兩次，因此計數器36的輸出是具有兩倍於再生同步信號頻率的信號。觸發器38響應每一觸發輸入而使其Q輸出端改變狀態。茲將計數器36的輸出計數和比較器34的輸出示於圖2中。
圖1電路響應輸入SYNC信號相位中的步級函數變化而操作，這可通過遵循圖2所示數值的傳播來加深理解。假定SYNC信號的頻率保持恆定。亦假定鎖存器20及限制器18的一些起始值，以期減少重建同步狀態所需的重複次數。脈衝電路40響應輸出波形的上升沿而產生的復位脈衝中的脈衝J使上/下計數器12復位。每個復位脈衝的實際寬度均對應於4×fSC時鐘速率信號的一個時鐘脈衝。按照圖2、圖3(a)至3(c)比例，該寬度是很窄的狹小，以致不能按比例畫出復位脈衝的脈衝寬度。輸出波形的同一上升沿使鎖存器14及20置位並選擇MUX30的H或L輸出。假定輸出波形Q(F/F38)在復位脈衝J的時刻與輸入信號同步，並假定計數器12的輸出在幾個先前輸入SYNC脈衝期間已為「0」。據此，鎖存器14為「0」。為了簡化此實施例的目的，假定鎖存器20及限制器18各在其中均存儲「+30」。該選擇是任意的，並可為「0」，如圖3(a)至3(c)所示。如圖所示，其結果將是一個更長的例子。將這些開始數值在圖2上標示於就在復位脈衝J下面的縱行的數字中。這表明再生同步信號與SYNC脈衝同步，既未領先，亦未滯後。
嚴格地說，每個脈波測量都在脈衝電路40的復位脈衝終止之後開始，並持續直至與裝入鎖存器14中的計數器12的輸出相吻合的下一個復位脈衝為止。除了真正SYNC脈衝以外，噪聲也可使計數器12操作。但是，為了圖示的目的，假定該計數器只在出現SYNC脈衝期間才能上/下計數。為了這個實例的目的，還假定每個SYNC脈衝的標稱寬度在4×fSC時為60個時鐘周期。然而，必須記住，該電路只精確至一個時鐘周期以內而已。因此，可以期望，上計數和下計數的總數不會永遠等於60個時鐘周期，但卻可能為59或61個時鐘周期。這種變化包含在圖2的實例中，但卻未包含在圖3(a)至3(c)的實例中。當考慮噪聲時，其總數可為除了標稱值以外的數值。事實上，若未檢測出SYNC脈衝，則計數器12的輸出反映的只是噪聲。
圖2實例中的第一相位測量發生在SYNC脈衝A處，雖然計數器已操作，但計數器之上計數為(+)「36」及下計數為(-)「24」。在SYNC脈衝A終止處該上/下計數器的輸出為「+12」。這表示SYNC信號已進行過6個時鐘周期的相位改變。再生同步信號的相位現在滯後SYNC脈衝達6個時鐘周期。雖然這個相位測量正在進行，但Q(F/F38)走向「低」，以選擇MUX的「0」輸出。求和電路32所計算的差值「455」，這固定下一個固定時距及脈衝部分的持續時間。復位脈衝K使上/下計數器12復位，以及輸出波形將「+12」裝入鎖存器14中及將「+30」(限制器18的內容)裝入鎖存器20中。於是，限制器18中的新值成為「+42」，而將鎖存器20中的數值(亦即，「+30」)與鎖存器14的輸出(亦即，「+12」)相加。定比電路22的輸出為「8」×「+12」＝「+96」。求和電路24的輸出為「+96」+「+42」＝「+138」。依據如上所述的數字計算的2的互補特性，定比電路26的輸出為「+138」×「1/64」＝「+2」。而計數器36在這些計算正在處理中的此段時間內一直計數。再生的同步信號為邏輯「高」，因而來自H輸入的「+2」為MUX30的輸出。求和電路32的輸出則為「455」-「+2」＝「453」。因此，下一個可調時距和脈衝部分為「453」個時鐘周期。
為此，真正的下一個可調時距(或脈衝部分)比標稱數值短少兩個時鐘周期，而造成發生在下一個SYNC脈衝B期間的相位測量沿移至左方，如箭頭所示，以減小相位的滯後。
將SYNC脈衝B期間開始的下一個時距(或脈衝部分)由MXU30的L輸入選擇予以固定在「455」個時鐘周期處。
SYNC脈衝B期間內的下一個相位測量指明這種相位滯後由於依據SYNC脈衝A期間內的前一次測量進行校正而降低了。上/下計數器12的輸出為「+8」。鎖存器20被輸出波形裝載「+42」(限制器18中的前一個數值)。限制器18具有求和電路16的輸出，這是鎖存器14中的當前值與鎖存器20中的數值之和，亦即，「+42」+「+8」＝「+50」。定比電路22的輸出為「+64」。求和電路24的輸出為「+64」+「+50」＝「+114」。定比電路26的輸出為「+114」×「1/64」＝「+1」。MUX30的H輸出為「+1」。求和電路32的輸出為「455」-「+1」＝「454」。可調時距(或脈衝部分)比標稱數值短一個時鐘周期，而使下一個SYNC脈衝C期間內所發生的可調定時沿移至左方，如箭頭所示，以減小相位滯後。
將脈衝C期間開始的下一個時距(或脈衝部分)由MUX30的L輸入選擇固定在「455」個時鐘周期處。
在SYNC脈衝C期間進行的下一個相位測量指明這種相位測量已減小至「+50」，改進三個時鐘計數。改進的兩個計數得自測量B的校正。改進的另一計數則得自並不具有整數個數的時鐘周期的持續時間的同步脈衝。因此，總計數是61而不是60。與標稱總計數60的這種偏離經證明是有利的。上/下計數器12的輸出為「+5」。將計數器12由脈衝L復位。將鎖存器14由輸出波形裝載「+5」及將鎖存器20裝載「+50」(限制器18的前一個數值)。限制器18具有求和電路16的輸出，這是鎖存器14中的現有值與鎖存器20中的數值之和，亦即，「+5」+「+50」＝「+55」。定比電路22的輸出為「+40」。求和電路24的輸出為「+40」+「+55」＝「+95」。定比電路26的輸出為「+95」×「1/64」＝「+1」。MUX30的H輸出為「+1」。求和電路32的輸出為「455」-「+1」＝「454」。這個可調時距(或脈衝部分)則比標稱數值短少一個時鐘周期，而使SYNC脈波D期間所發生的可調脈衝部分的相位測量沿進一步移至左方，如箭頭所示，以減少相位滯後更多。
將脈衝D期間內開始的下一時距(或脈衝部分)由MUX30的L輸入選擇予以固定的「455」個時鐘周期處。
SYNC脈衝D期間進行的下一個相位測量指明該相位滯後已因依據先前測量所進行的校正而減低。上/下計數器12的輸出為「+4」。計數器12被脈衝L復位。輸出波形將鎖存器14裝載「+4」及將鎖存器20裝載「+55」(限制器18中的前一個數值)。限制器18具有求和電路16的輸出，這是鎖存器14中的當前值與鎖存器20中的數值之和，亦即，「+4」+「+55」＝「+59」。定比電路22的輸出為「+32」。求和電路24的輸出為「+32」+「+59」＝「+91」。定比電路26的輸出為「+91」×「1/64」＝「+1」。MUX30的H輸出為「+1」。求和電路32的輸出為「455」-「+1」＝「454」。這個下一個可調時距(或脈衝部分)則比標稱值小一個時鐘周期，而使下一個SYNC脈衝E期間所發生的測量沿移至左方。
SYNC脈衝E期間開始的下一個時距(或脈衝部分)由MUX30的L輸入選擇予以固定在「455」個時鐘周期處。
SYNC脈波E期間的下一個相位測量指明相位滯後已因依據前一個測量的校正而減低。上/下計數器12的輸出為「+2」。計數器12由脈衝L復位。輸出波形將鎖存器14裝載「+2」及將鎖存器20裝載有「+59」(限制器18中的前一個數值)。限制器18具有求和電路16的輸出，這是存鎖器14中的當前值與鎖存器20中的數值之和，亦即，「+2」+「+59」＝「+61」。定比電路22的輸出為「+16」。求和電路24的輸出為「+16」+「+61」＝「+77」。定比電路26的輸出為「+77」×「1/64」＝「+1」。MUX30的H輸出為「455」-「+1」＝「454」。這個下一個可調時距(或脈衝部分)比標稱值小一個時鐘周期，而使下一個SYNC脈衝F期間發生的測量沿移至左方。
將脈波F期間開始的下一時距(或脈衝部分)由MUX30的L輸入選擇予以固定在「455」個時鐘周期處。
SYNC脈衝F期間的下一個相位測量指明相位滯後已因依據前一個測量的校正而降低。上/下計數器12的輸出因59個時鐘周期的較短計數間隔為「+1」。計數器12由脈衝L復位。輸出波形將鎖存器14裝載「+1」及將鎖存器20裝載「+61」(限制器18中的前一個數值)。限制器18具有求和電路16的輸出，這是鎖存器14中的當前值與鎖存器20中的數值之和，亦即，「+1」+「+61」＝「+62」。定比電路22的輸出為「+8」。求和電路24的輸出為「+8」+「+62」＝「+70」。定比電路26的輸出為「+70」×「1/64」＝「+1」。MUX30的輸出為「1」。求和電路32的輸出為「455」-「+1」＝「454」。這個下一個可調時距(或脈衝部分)比標稱值小一個時周期，而使下一個SYNC脈波G期間發生的測量沿移至左方。
脈衝G期間開始的下一時距(或脈衝部分)則由MUX30L輸入選擇固定在「455」個時鐘周期處。
SYNC脈衝G期間的下一個相位測量指明相位誤差因依據先前測量的校正而最終消除了。上/下計數器12的輸出為「0」。計數器12由脈衝Q復位。輸出波形將存鎖器14裝載「0」及將鎖存器20裝載「+62」(限制器18中的前一個數值)。限制器18具有之求和路16的輸出，這是鎖存器14中的當前值與鎖存器20中的數值之和，亦即，「0」+「+62」＝「+62」。定比電路22的輸出為「0」。求和電路24的輸出為「0」+「+62」＝「+62」。定比電路26的輸出為「+62」×「1/64」＝「0」。MUX30的H輸出為「0」。求和電路32的輸出為「455」-「0」＝「455」。這個下一個可調時距(或脈衝部分)為標稱值，使下一個SYNC脈衝(未在圖中表示)期間發生的測量沿保持同相。
圖1電路響應輸入SYNC信號的頻率變化而操作，這可參照圖3(a)至3(c)中所示的數值傳播來理解。假定此種SYNC信號的頻率突然輕微增加，因而，使周期
在4×fSC時從910個時鐘周期的標稱值降低至909個時鐘周期。還假定每一SYNC脈衝具有均勻寬度的60個時鐘周期。參照3(a)，在復位脈衝a所作用下，於縱行中的「0」所指明的復位脈衝a的時刻，再生的同步信號與輸入SYNC信號同相。在就此實例稱為基線定時記號的SYNC脈衝A期間內，並未對相位測量沿進行校正。該基線表示在對應於910個時鐘周期的周期
的標稱頻率時仍保持恆定的假設定時信號。出現在圖3(a)至(c)中的SYNC相位行的數目及Q(F/F38)相位行的數目內的相位測量均系以此種假設信號為準。在任何給定的時刻，SYNC與Q(F/F38)信號相位測量之間的差別均代表這兩信號相互的相位。此種基線信號的採用將在下文中解釋。
SYNC脈衝A的起點，SYNC信號的頻率增加，達其周期降低達一個周期的程度。這使SYNC信號開始領先輸出波形Q(F/F38)。就基線信號而言，每個連續SYNC脈衝均會產生SYNC信號領先達一個額外時鐘周期。此點在圖3(a)至(c)中由SYNC相位行的數值表示。以基線信號為準的輸出波形的相位測由表示為Q(F/F38)相位的數值行來表示。在此實例中，相鎖環路的操作必須使輸出波形趕上輸入信號，而後，在更高頻率時，仍保持同步。當每個信號均有以基線信號為準之相同相位時，這些信號均會回至彼此同相。
每項周期校正值的產生均和圖2中相同，因此，重建同步所需之每項重覆則不再詳細說明。按復位脈衝e的時間，SYNC信號領先基線達4個時鐘周期。SYNC脈衝E處的相位測量產生非「0」的第一周期校正值。在復位脈波f以後，該SYNC脈衝領先基線達5個時鐘周期及輸出波形領先基線達1個時鐘周期。其相位誤差現在已達到其最大值，並且因限制器18中所已累積的數值而通過圖3(b)中的SYNC脈波K時仍保持在該項電平上。
SYNC脈衝K處的相位測量，因限制器18中所已累積的更高數值，而產生「+2」的周期校正值。SYNC脈衝L處的相位測量表明此SYNC信號領先基線達11個時鐘周期及輸出波形領先基線達8個時鐘周期。現在已使相位誤差降低至3個時鐘周期。SYNC脈衝M處的相位測量產生「+2」的周期校正值，這將SYNC脈衝N處測量的相位誤差減低至2個時鐘周期。即使相位誤差降低，「+2」的周期校正值仍會隨著限制器18中的數值增加而成為更趨頻繁，這會減低暫態路徑對求和電路24的影響。
SYNC脈衝Q處的相位測量產生「+2」的周期校正值。在SYNC脈衝R處，該SYNC信號領先基線達17個時鐘周期及輸出波形領先基線達16個時鐘周期。將相位誤差減小至僅1個時鐘周期。此種相位誤差持續至通過圖3(c)中的SYNC脈衝Y。
SYNC脈衝Y處的相位測量產生「+2」的周期校正值。在SYNC脈衝Z處，輸出波形與輸入SYNC信號完全同步，因為，每一個均領先基線達25個時鐘周期。SYNC脈衝Z處的相位測量產生0個時鐘周期的相位誤差。暫態路徑對求和電路24無影響。但是，限制器18中所累積的數值卻大得足以產生「+1」的周期校正值，儘管相位誤關為0。因此，這些信號在SYNC脈衝A′處仍同相，且各領先基線達26個時鐘周期。所以，限制器18中所累積的數值對追蹤輸入信號中的長期頻率偏差有效。
在輸入信號的步級函數變化或頻率變化或者其組合體將視偏差的程度及性質以及限制器18中所累積的數值等而定以後，實際的重複數目則需要重量建同步。
上/下計數器12所作的相位測量可為負數，以指明再生同步信號的相位正在領先SYNC脈衝。傳至限制器28及MUX30的負數將會增加此種可調時距(或脈衝部分)。例如，若周期校正值為「-2」，則求和電路32的輸出將為「455」-「-2」＝「457」。此可調時距(或脈衝部分)比標稱數長2個時鐘周期。這使相位測量沿(亦即，可調部分周期(或脈衝部分)的後沿)在圖3(a)至3(c)意義上來說移至以基線信號為準的右方。
輸入信號的頻率變回到對應於SYNC脈衝B′處之910個時鐘周期的周期
的標稱頻率上。相鎖環路則依據限制器18中的數值及先前測量使相位誤差成為更大。其差值為一個時鐘周期及相位誤差測量數為「-2」。最後，當限制器18中所累積的數值減少並使可調脈波部分成為長於455個時鐘周期時，將會重建同步。
茲將包括同步電路10在內的視頻處理電路50以方框圖的形式示於圖5中。將複合視頻信號由模數位轉換器52轉換為數字格式。此視頻信號可能旨在當作一種輔助顯示的來源作為多畫面顯示中的較小內插畫面，例如，作為畫中畫。將同步信號及視頻信號由色度及同步處理器54彼此分離。例如，將Y，U，V格式的視頻信息由電路62作再次取樣，以供存儲在視頻RAM64中，這裡在與主要信號一起顯示以前，將輔助畫面的每場或幀的光柵映象予以連續存儲。此視頻RAM由個多信號控制。寫地址由寫地址產生器66提供。讀地址由讀地址產生器68提供。其他控制信號則是讀及寫的允許信號。
可將水平同步信號由電路56舍尾到其最高有效比特(MSB)，儘管這並非在所有應用中均有必要。此最高有效比特可能需要由反相器58予以反相為上/下計數器之ENABLE輸入用的適當極性。MSB為相鎖環路10之兩個輸入中的一個。4×fSC時鐘則為另一輸入。相位鎖定在輔助視頻信號的水平同步信號上的再生水平同步信號是寫定時控制電路60的一個輸入。色度及同步處理器54之垂直同步輸出則為寫定時控制電路60的另一輸入。寫定時控制60則產生寫位址產生器66用之寫允許信號及定時控制信號。將寫允許信號與再次取樣視頻一起予以適當定時，以及寫地址產生器產生正確的地址，以使視頻再次取樣值均系予以永遠存儲在視頻RAM64所限定的光柵映像中的適當位置內。讀允許信號及讀地址信號控制均系與主畫面顯示同步地讀出光柵映像的視頻再次取樣值。
依據本發明各方面的相鎖環路10具有適於用以夠快追蹤輸入同步信號的帶寬，而同時表現良好的噪聲抑制性能。如此一來，相鎖環路10可使主畫面與輔助畫面的界線處之任何顫動減至最少。
權利要求
1.一種同步電路，其特徵在於包括第一裝置(32、34、36)，用以產生恆定的及可調的脈衝部份；第二裝置(38)，可響應上述第一裝置，用以產生其周期由連續成組的、恆定的及可調的脈衝部分所限定的同步脈衝；第三裝置(12)，用以通過測量連續同步脈衝與連續輸入脈衝之間的相位差產生用以控制可調脈衝部分的周期校正值。
2.根據權利要求1所述的電路，其特徵在於，所述的第一裝置(32、(34、36)包括計數裝置。
3.根據權利要求1所述的電路，其特徵在於，所述的第二裝置包括雙穩態裝置(38)，此種雙穩態裝置的Q輸出系在每個上述的恆定及可調脈衝部分的終點處均改變狀態。
4.根據權利要求1所述的電路，其特徵在於，所述的第三裝置(12)在上述的同步脈衝與上述輸入脈衝中測量連續性的可調脈衝部份之間的相位差。
5.根據權利要求1所述的電路，其特徵在於，上述第三裝置產生以每個上述的相位差為準的周期校正值，用以控制上述可調脈衝部分中的下一個連續性可調脈衝部分。
6.根據權利要求1所述的電路，其特徵在於，還包括復用器裝置(30)，可響應上述的同步脈衝，用以提供作為上述第一裝置(32、34、36)的輸出的、與每個上述的周期校正值交錯的一個預定值。
7.根據權利要求1所述的電路，其特徵在於，上述的第一裝置包括求和裝置(32)，用以確定上述周期校正值與一恆定值之差值;計數裝置(36)，以時鐘速率操作;以及比較裝置(34)，用以每當上述計數器裝置(36)具有等於上述差值之輸出值時，產生用於使上述計數裝置(36)復位的一個輸出信號。
8.根據權利要求1所述的電路，其特徵在於，還包括低通濾波裝置(22、28)，用以產生以上述相位測量值為準的加權的周期校正值。
9.根據權利要求1所述的電路，其特徵在於，還包括累加裝置(16、20)，用以將上述相位差值測量數連續相加以作為運轉和;用以將每項累積運轉和與每個連續的加權相位差測量值相加，以限定調整相位差測量數;以及定比裝置(22、26)，用以對上述相位差測量數及上述運轉和值對上述調整相位差測量的相對貢獻加權。
10.根據權利要求9所述的電路，其特徵在於，還包括用以限制上述累積運轉和值的裝置(18);和用以限制上述周期校正值的裝置(28)。
11.根據權利要求1所述的電路，其特徵在於，所述的第三裝置包括一上/下計數器(12)，此種計數器操作能用以在上述輸入脈衝期間計數，響應上述同步脈衝的電平而向上和向下計數，並在恆定脈衝部分的終點處復位。
12.一種同步電路，其特徵在於，包括第一裝置(38)，用以再生同步脈衝，每個脈衝均具有由一相位測量沿所終止的可調部分周期以及恆定部分周期;第二裝置(12)，用以通過測量上述相位測量沿中的連續相位測量沿與輸入脈衝中的連續輸入脈衝之間的相位差值，用以產生周期校正值，以改變可調節的部分周期;以及第三裝置(32、34、36)，響應上述周期校正值和響應一預定值，用以產生上述可調及恆定的部份周期。
13.根據權利要求12所述的電路，其特徵在於，所述的第一裝置包括雙穩態裝置(38)，其輸出在每個上述的恆定及可調的部分周期的終點處均改變狀態。
14.根據權利要求12所述的電路，其特徵在於上述第二裝置(12)產生以每個上相位差為準的周期校正值，用以控制上述可調部分周期中的下一個連續性可調的部分周期。
15.根據權利要求12所述的電路，其特徵在於還包括復用器裝置(30)，響應上述同步脈衝，用以為提供作為上述第三裝置(32、34、36)的輸出的、與每個上述周期校正值交錯的一個預定值。
16.根據權利要求12所述的電路，其特徵在於，上述第三裝置包括求和裝置(32)，用以確定上述周期校正值與一個常數值間之差值;以時鐘速率操作之計數裝置(36);以及比較裝置(34)，每當上述計數裝置所具有的輸出值等於上述差值時，用以產生使上述計數裝置復位的輸出信號。
17.根據權利要求12所述的電路，其特徵在於，還包括低通濾波裝置(22、28)，用以產生以上述相位測量為準的加權的周期校正值。
18.根據權利要求12所述的電路，其特徵在於，還包括累加裝置(16、20)，用以將上述的相位差測量數連續相加以作為運轉和值;用以將每個累加的運轉和值與每個連續的加權的相位差測量數相加的裝置(24)，以限定調整相位差測量數;以及定比裝置(22、26)，用以對上述的相位差測量及上述動轉和值對上述的調整相位差測量的相對貢獻加權。
19.根據權利要求18所述的電路，其特徵在於，還包括用以限制上述累加運轉和的數值的裝置(18);及用以限制上述周期校正值的數值之裝置(28)。
20.根據權利要求12所述的電路，其特徵在於，上述第二裝置(12)包括一上/下計數器，此計數器操作能用以在上述輸入脈衝期間計數，可響應同步脈波的電平進行上及下計數，以及在上述恆定的部分周期之終點處復位。
21.用以再生同步信號的一種鎖相環電路，其特徵在於包括計數裝置(36)，用以通過計數連續的時間間隔來產生具有第一頻率的定時信號;用以將定時信號分頻的裝置(38)，以產生具有低於第一頻率的第二頻率的同步信號;用以使計數裝置(36)復位並在上述時距終點處給上述的分頻裝置定時鐘的裝置(34)，上述的同步信號在其每一周期內均有一測量沿;用以產生上述測量沿與具有上述第二頻率的輸入信號之間的相位差測量數的裝置(12);以及低通濾波裝置(22、28)，用以產生以上述相位測量為準的周期校正值，用以控制上述復位裝置。
22.根據權利要求21所述的電路，其特徵在於，上述同步信號亦在其每一周期內具有一控制沿，用以控制上述裝置(12)以產生相位測量並使產生相位測量的上述裝置(12)復位。
23.根據權利要求21所述的電路，其特徵在於，上述第一頻率是上述第二頻率之整數倍數。
24.根據權利要求21所述的電路，其特徵在於，上述第二頻率為視頻信號的水平掃描頻率。
25.根據權利要求21所述的電路，其特徵在於，上述連續性時距的每隔一個的時距的持續時間由上述的周期校正值所控制而其另一時距則均為固定的持續時間。
全文摘要
鎖相環路10再生同步信號，計數器36計數可調的和固定的時距。觸發器38產生同步脈衝。計數器12以視頻信號的同步分量為準連續測量同步脈衝與輸入脈衝之相位差以產生周期校正值來控制可調時距的真正下一時距寬度並在固定時距終點復位。環路濾波器網路包括累加器16、18、20、第一定比器22、求和器24、第二定比器26。復用器30響應同步脈衝在周期校正值與一常數值間選擇作為決定何時復位計數器的輸出值。
文檔編號H03L7/099GK1060942SQ9110960
公開日1992年5月6日 申請日期1991年9月30日 優先權日1990年10月3日
發明者D·H·威利斯 申請人:湯姆森消費電子有限公司