發光顯示裝置製造方法

2023-12-04 11:39:21

發光顯示裝置製造方法
【專利摘要】本發明涉及一種發光顯示裝置，本發明的課題在於提供一種使用具有穩定的電特性的電晶體來進行穩定的工作的顯示裝置。當應用以氧化物半導體層為溝道形成區的電晶體來製造顯示裝置時，至少在應用於驅動電路的電晶體上進一步配置柵電極。當製造以氧化物半導體層為溝道形成區的電晶體時，對氧化物半導體層進行用來實現脫水化或脫氫化的加熱處理，以減少存在於以上下接觸的方式設置的柵極絕緣層及保護絕緣層與氧化物半導體層的界面的水分等雜質。
【專利說明】發光顯示裝置
[0001] 本申請是申請號為201010222538. 9、申請日為2010年7月2日、發明名稱為"具 有電晶體的顯示裝置及其製造方法"的發明專利申請的分案申請。

【技術領域】
[0002] 本發明涉及一種具有由電晶體構成的電路的顯示裝置及其製造方法。

【背景技術】
[0003] 金屬氧化物的種類繁多且用途廣泛。作為金屬氧化物的氧化銦是較普遍的材料， 並且它用作液晶顯示器等所需要的具有透光性的導電材料。
[0004] 有的金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，例如可以 舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將這種呈現半導體特性的金屬氧化物用 於溝道形成區的電晶體（例如，參照專利文獻1至4、非專利文獻1)。
[0005] 另外，作為金屬氧化物，不僅已知一元氧化物，而且還已知多元氧化物。例如，已知 的是，具有同系物（homologous series)的InGa03(Zn0)m(m為自然數）是具有In、Ga及Zn 的多元氧化物半導體（參照非專利文獻2至4)。
[0006] 並且，已經確認到可以將由上述那樣的In-Ga-Zn類氧化物構成的氧化物半導體 層應用於電晶體的溝道層（參照專利文獻5、非專利文獻5及6)。
[0007] [專利文獻1]日本專利申請公開昭60-198861號公報 [0008][專利文獻2]日本專利申請公開平8-264794號公報 [0009][專利文獻3]日本專利申請公開平11-505377號公報
[0010] [專利文獻4]日本專利申請公開2000-150900號公報
[0011] [專利文獻5]日本專利申請公開2004-103957號公報
[0012] [非專利文獻 1]M. W. Prins，K. 0· Grosse-Holz，G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, 〃A ferroelectric transparent thin-film transistor^, Appl. Phys. Lett. , 17Junel996, Vol. 68p. 3650-3652
[0013] [非專利文獻 2]M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In203-Ga2Zn04_Zn0 System at 1350 V ", J. Solid State Chem. , 1991, Vol. 93, p. 298-315
[0014] [非專利文獻 3]N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, ln203 (ZnO)m (m = 3, 4, and5), InGa03 (ZnO) 3, and Ga203 (ZnO) m (m = 7, 8, 9, andl6) in the In203-ZnGa204-Zn0 System", J. Solid State Chem.，1995, Vol. 116, p. 170-178
[0015] [非專利文獻4]中村真佐樹、君塚昇、毛利尚彥、磯部光正，〃 * ? α力' z相、 InFe03 (ZnO)m (m :自然數）i〇同型化合物〇合成feU結晶構造〃，固體物理，1993 年，Vol. 28, No. 5, ρ· 317-327
[0016] [非專利文獻 5] K. Nomura, H. Ohta，K. Ueda，T. Kamiya，M. Hirano, and H. Hosono, 〃Thin_film transistor fabricated in single-crystalline transparent oxide semiconductor"，SCIENCE，2003, Vol. 300, p. 1269-1272
[0017] [非專利文獻 6]K. Nomura，H. Ohta，A. Takagi，T. Kamiya，M. Hirano, and H. Hosono, ^Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"，NATURE，2004, Vol. 432 p. 488-492 〇


【發明內容】

[0018] 本發明的一種方式的目的在於提供一種電特性良好且可靠性高的電晶體及其制 造方法、以及一種應用該電晶體的顯示品質良好且可靠性高的顯示裝置。
[0019] 本發明的一種方式是設置有具有氧化物半導體層的電晶體的顯示裝置，並且，該 顯示裝置的有源矩陣襯底具有像素部和驅動電路部。至少在該驅動電路部中，在與背溝道 部重疊的位置上還設置有柵電極，並且，當製造該電晶體時，對氧化物半導體層進行加熱處 理，通過該加熱處理，實現脫水化或脫氫化。再者，在該加熱處理後覆蓋該氧化物半導體層 地利用包含氧的絕緣無機材料形成保護絕緣層。由於該加熱處理，載流子濃度也變化。
[0020] 製造電特性良好的電晶體，尤其是，可以製造即使使用很長時間閾值電壓也不容 易偏移並且可靠性高的電晶體。通過將這種電晶體至少應用於驅動電路部，可以提高顯示 裝置的可靠性。

【專利附圖】

【附圖說明】
[0021] 圖1A至1C是說明本發明的一種方式的電晶體的圖；
[0022] 圖2A至2D是說明本發明的一種方式的電晶體的圖；
[0023] 圖3是說明可應用於本發明的電爐的圖；
[0024] 圖4A和4B是說明本發明的一種方式的電晶體的圖；
[0025] 圖5A至?是說明本發明的一種方式的電晶體的圖；
[0026] 圖6A和6B是說明本發明的一種方式的電晶體的圖；
[0027] 圖7A至7D是說明本發明的一種方式的電晶體的圖；
[0028] 圖8A和8B是說明本發明的一種方式的電晶體的圖；
[0029] 圖9A至9D是說明本發明的一種方式的電晶體的圖；
[0030] 圖10A和10B是說明本發明的一種方式的電晶體的圖；
[0031] 圖11A和11B是說明本發明的一種方式的顯示裝置的圖；
[0032] 圖12是說明本發明的一種方式的顯示裝置的圖；
[0033] 圖13A和13B是說明本發明的一種方式的顯示裝置的圖；
[0034] 圖14是說明本發明的一種方式的顯示裝置的圖；
[0035] 圖15是說明本發明的一種方式的顯示裝置的圖；
[0036] 圖16是說明本發明的一種方式的顯示裝置的圖；
[0037] 圖17是說明本發明的一種方式的顯示裝置的圖；
[0038] 圖18是說明本發明的一種方式的顯示裝置的圖；
[0039] 圖19是說明本發明的一種方式的顯示裝置的圖；
[0040] 圖20是說明本發明的一種方式的顯示裝置的圖；
[0041] 圖21是說明本發明的一種方式的顯示裝置的圖；
[0042] 圖22A至22C是說明本發明的一種方式的顯示裝置的圖；
[0043] 圖23A和23B是說明本發明的一種方式的顯示裝置的圖；
[0044] 圖24A1至24B是說明本發明的一種方式的顯示裝置的圖；
[0045] 圖25是說明本發明的一種方式的顯示裝置的圖；
[0046] 圖26A和26B是說明本發明的一種方式的電子設備的圖；
[0047] 圖27A和27B是說明本發明的一種方式的電子設備的圖；
[0048] 圖28A和28B是說明本發明的一種方式的電子設備的圖；
[0049] 圖29A至29C是說明實施例1的圖；
[0050] 圖30A至30C是說明實施例1的圖；
[0051] 圖31A至31C是說明實施例1的圖；
[0052] 圖32A至32C是說明實施例1的圖；
[0053] 圖33是說明實施例2的圖；
[0054] 圖34是說明實施例2的圖；
[0055] 圖35是說明實施例2的圖；
[0056] 圖36是說明實施例2的圖；
[0057] 圖37A至37C是說明實施例2的圖；
[0058] 圖38是說明實施例2的圖；
[0059] 圖39是說明實施例2的圖；
[0060] 圖40是說明實施例2的圖；
[0061] 圖41是說明實施例2的圖；
[0062] 圖42是說明實施例3的圖；
[0063] 圖43是說明實施例3的圖。
[0064] 附圖標記說明
[0065] 10 襯底
[0066] 11 柵電極
[0067] 13 柵極絕緣層
[0068] 16 氧化物半導體層
[0069] 20 電晶體
[0070] 42 柵電極
[0071] 43 電晶體
[0072] 44 接觸孔
[0073] 47 氧化物半導體層
[0074] 103 氧化物半導體層
[0075] 15a 源電極層
[0076] 15b 漏電極層
[0077] 400 襯底
[0078] 401 柵電極層
[0079] 401C柵電極層
[0080] 402 柵極絕緣層
[0081] 403 氧化物半導體層
[0082] 404 η型氧化物半導體層
[0083] 405 源電極及漏電極層
[0084] 405a 源電極
[0085] 405b 漏電極
[0086] 406 溝道保護層
[0087] 407 保護絕緣層
[0088] 408 樹脂層
[0089] 409 柵電極層
[0090] 409B柵電極層
[0091] 409C柵電極層
[0092] 410 基底絕緣層
[0093] 411 端子
[0094] 430 氧化物半導體層
[0095] 431 氧化物半導體層
[0096] 432 氧化物半導體層
[0097] 433 氧化物半導體膜
[0098] 434 η型氧化物半導體層
[0099] 437 η型氧化物半導體層
[0100] 440 η型氧化物半導體膜
[0101] 471 電晶體
[0102] 472 電晶體
[0103] 473 電晶體
[0104] 474 電晶體
[0105] 500 襯底
[0106] 501 絕緣膜
[0107] 502 氧化物半導體膜
[0108] 503 電極
[0109] 504 電極
[0110] 505 電極
[0111] 506 電極
[0112] 510 物性評價用樣品
[0113] 581 電晶體
[0114] 582 柵電極
[0115] 584 保護絕緣層
[0116] 585 樹脂層
[0117] 586 保護絕緣層
[0118] 587 電極層
[0119] 588 電極層
[0120] 589 球形粒子
[0121] 594 空洞
[0122] 595 填充材料
[0123] 601 電爐
[0124] 602 爐室
[0125] 603 加熱器
[0126] 604 襯底
[0127] 605 襯託器
[0128] 606 氣體供給裝置
[0129] 607 排氣裝置
[0130] 611 氣體供給源
[0131] 612 壓力調節閥
[0132] 613 精製器
[0133] 614 質量流量控制器
[0134] 615 停止閥
[0135] 701 氧化物半導體層
[0136] 703 氧密度低的層
[0137] 705 氧密度高的層
[0138] 707 實線
[0139] 709 虛線
[0140] 800 襯底
[0141] 801 像素部
[0142] 802 掃描線驅動電路
[0143] 803 信號線驅動電路
[0144] 804 電晶體
[0145] 820 襯底
[0146] 822 信號線輸入端子
[0147] 823 掃描線
[0148] 824 信號線
[0149] 827 像素部
[0150] 828 像素
[0151] 829 像素電晶體
[0152] 830 存儲電容部
[0153] 831 像素電極
[0154] 832 電容線
[0155] 833 公共端子
[0156] 835 保護電路
[0157] 1000 手機
[0158] 1001 框體
[0159] 1002 顯示部
[0160] 1003操作按鈕
[0161] 1004外部連接埠
[0162] 1005 揚聲器
[0163] 1006 麥克風
[0164] 1101 導電層
[0165] 1102氧化物半導體層
[0166] 1103 導電層
[0167] 1104像素電極層
[0168] 1105 導電層
[0169] 1106 開口部
[0170] 2600元件襯底
[0171] 2601對置襯底
[0172] 2602密封材料
[0173] 2603 元件層
[0174] 2604 液晶層
[0175] 2606 偏振片
[0176] 2607 偏振片
[0177] 2608布線電路部
[0178] 2609柔性線路板
[0179] 2611 反射板
[0180] 2612電路襯底
[0181] 2613 光學片
[0182] 2614 LED 控制電路
[0183] 2700 電子書籍
[0184] 2701 框體
[0185] 2703 框體
[0186] 2705 顯示部
[0187] 2707 顯示部
[0188] 2711 軸部
[0189] 2721 電源
[0190] 2723 操作鍵
[0191] 2725 揚聲器
[0192] 4001 襯底
[0193] 4002 像素部
[0194] 4003信號線驅動電路
[0195] 4004掃描線驅動電路
[0196] 4005密封材料
[0197] 4006 襯底
[0198] 4007基底絕緣層
[0199] 4008 液晶層
[0200] 4010 電晶體
[0201] 4011 電晶體
[0202] 4013液晶元件
[0203] 4015連接端子電極
[0204] 4016端子電極
[0205] 4017各向異性導電膜
[0206] 4018 FPC
[0207] 4019柵極絕緣層
[0208] 4020保護絕緣層
[0209] 4021 樹脂層
[0210] 4022保護絕緣層
[0211] 4028 柵電極
[0212] 4029 柵電極
[0213] 4030像素電極層
[0214] 4031公共電極層
[0215] 4032 偏振片
[0216] 4033 偏振片
[0217] 4034 遮光層
[0218] 4035柱形隔塊
[0219] 408a 緩衝層
[0220] 408b 緩衝層
[0221] 4500 襯底
[0222] 4502 像素部
[0223] 4503填充材料
[0224] 4505密封材料
[0225] 4506 襯底
[0226] 4507 保護層
[0227] 4508 樹脂層
[0228] 4509 電晶體
[0229] 4510 電晶體
[0230] 4511發光元件
[0231] 4512電致發光層
[0232] 4513 電極層
[0233] 4514保護絕緣層
[0234] 4515連接端子電極
[0235] 4516端子電極
[0236] 4517 電極層
[0237] 4519各向異性導電膜
[0238] 4520 分隔壁
[0239] 4521 柵電極
[0240] 4522 柵電極
[0241] 471B 電晶體
[0242] 471C 電晶體
[0243] 472B 電晶體
[0244] 473B 電晶體
[0245] 474B 電晶體
[0246] 590a 黑色區
[0247] 590b 白色區
[0248] 6400 像素
[0249] 6401開關電晶體
[0250] 6402驅動電晶體
[0251] 6403 電容元件
[0252] 6404發光元件
[0253] 6405 信號線
[0254] 6407 電源線
[0255] 6408公共電極
[0256] 7001 電晶體
[0257] 7002發光元件
[0258] 7003 陰極
[0259] 7004 發光層
[0260] 7005 陽極
[0261] 7006 分隔壁
[0262] 7007 保護層
[0263] 7009 柵電極
[0264] 7010 導電膜
[0265] 7011 電晶體
[0266] 7012發光元件
[0267] 7013 陰極
[0268] 7014 發光層
[0269] 7015 陽極
[0270] 7016 屏蔽膜
[0271] 7017 樹脂層
[0272] 7018保護絕緣層
[0273] 7019 柵電極
[0274] 7021 電晶體
[0275] 7022發光元件
[0276] 7023 陰極
[0277] 7024 發光層
[0278] 7025 陽極
[0279] 7027 導電膜
[0280] 7028連接電極
[0281] 7029 柵電極
[0282] 802A掃描線驅動電路
[0283] 802B掃描線驅動電路
[0284] 823A 掃描線
[0285] 823B 控制線
[0286] 823C 掃描線
[0287] 823D 掃描線
[0288] 9400通信裝置
[0289] 9401 框體
[0290] 9402操作按鈕
[0291] 9403外部輸入端子
[0292] 9404 麥克風
[0293] 9405 揚聲器
[0294] 9406 發光部
[0295] 9410顯示裝置
[0296] 9411 框體
[0297] 9412 顯示部
[0298] 9413操作按鈕
[0299] 9600 牆壁
[0300] 9601 框體
[0301] 9603 顯示部
[0302] 9607 顯示部
[0303] 9609 操作鍵
[0304] 9610遙控操作機
[0305] 9881 框體
[0306] 9882 顯示部
[0307] 9883 顯示部
[0308] 9884揚聲器部
[0309] 9885 操作鍵
[0310] 9886記錄媒體插入部
[0311] 9887連接端子
[0312] 9888 傳感器
[0313] 9889 麥克風
[0314] 9890 LED 燈
[0315] 9891 框體
[0316] 9893 聯結部
[0317] 2610B發光二極體
[0318] 2610G發光二極體
[0319] 2610R發光二極體
[0320] 4003a信號線驅動電路
[0321] 4003b信號線驅動電路
[0322] 4503a信號線驅動電路
[0323] 4503b信號線驅動電路
[0324] 4504a掃描線驅動電路
[0325] 4504b掃描線驅動電路
[0326] 4518a FPC
[0327] 4518b FPC
[0328] 6406A 掃描線
[0329] 6406B 控制線

【具體實施方式】
[0330] 參照附圖對實施方式進行詳細說明。但是，所屬【技術領域】的普通技術人員可以很 容易地理解一個事實就是，本發明不局限於以下的說明，而其方式及詳細內容在不脫離本 發明的宗旨及其範圍內的情況下可以被變化為各種各樣的形式。從而，本發明不應該被解 釋為僅限定在以下的實施方式所記載的內容中。注意，在下面所說明的發明的結構中，在不 同的附圖中共同使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略其 重複說明。
[0331] 注意，在下面的實施方式1至實施方式4中，說明至少設置於本發明的一種方式的 顯示裝置的驅動電路部中的電晶體。
[0332] (實施方式1)
[0333] 在本實施方式中，說明可應用於本發明的一種方式的顯示裝置的電晶體及其製造 方法。在本發明的一種方式的顯示裝置中，將本實施方式的電晶體至少應用於驅動電路部。
[0334] 圖1A至1C示出可應用於本發明的一種方式的電晶體的截面圖。
[0335] 電晶體471是底柵型電晶體，並且它包括設置於襯底400上的第一柵電極層401、 柵極絕緣層402、氧化物半導體層403、源電極及漏電極層405。再者，設置有與氧化物半導 體層403的一部分接觸地覆蓋該第一柵電極層401、該柵極絕緣層402、該氧化物半導體層 403、該源電極及漏電極層405的第一保護絕緣層407以及設置於該第一保護絕緣層407上 且與氧化物半導體層403重疊的第二柵電極層409。注意，也可以將第一保護絕緣層407稱 為第二柵極絕緣層。
[0336] 作為包括溝道形成區的氧化物半導體層403的材料，使用具有半導體特性的氧化 物材料即可。例如，可以使用具有由InM0 3(Zn0)m(m>0)表示的結構的氧化物半導體，特別優 選的是，使用In-Ga-Ζη-Ο類氧化物半導體。另外，Μ表示選自Ga、Fe、Ni、Mn及Co中的一種 金屬元素或多種金屬元素。例如，在Μ為Ga的情況下，還有包含Ga以外的上述金屬元素的 情況，諸如包含Ga和Ni的情況、包含Ga和Fe的情況等。
[0337] 注意，在上述氧化物半導體中，除了作為Μ被包含的金屬元素以外，還可以包含諸 如Fe、Ni等過渡金屬元素或者該過渡金屬的氧化物。
[0338] 注意，在具有由InMOjZnOhGiiX))表示的結構的氧化物半導體中，將具有作為Μ至 少包含Ga的結構的氧化物半導體稱為In-Ga-Zn-Ο類氧化物半導體，並且將該薄膜還稱為 In-Ga-Zn-Ο類非單晶膜。
[0339] 或者，作為應用於氧化物半導體層403的氧化物半導體，除了上述以外，還可以應 用 In_Sn_Zn_0 類、Ιη_Α1_Ζη_0 類、Sn_Ga_Zn_0 類、Al_Ga_Zn_0 類、Sn_Al_Zn_0 類、Ιη_Ζη_0 類、Sn-Zn-Ο類、Al-Ζη-Ο類、In-Ο類、Sn-Ο類、Ζη-0類的氧化物半導體。
[0340] 注意，也可以使上述氧化物半導體包含氧化矽。
[0341] 當形成氧化物半導體層403時，至少在形成氧化物半導體膜後，進行用來減少作 為雜質的水分（H 2o)等的加熱處理（用來實現脫水化或脫氫化的加熱處理）來實現低電阻 化（載流子濃度提高，優選的是，它成為1X l〇18/cm3以上），與該氧化物半導體膜（或者經 過加工的氧化物半導體層）接觸地形成第一保護絕緣層407,實現高電阻化（載流子濃度降 低，它優選成為低於1X l〇18/cm3,更優選成為1X 1014/cm3以下），從而形成可以用作溝道形 成區的氧化物半導體層。
[0342] 再者，優選的是，在通過用來實現脫水化或脫氫化的加熱處理來脫離水分等的雜 質後，在惰性氣氛下進行緩冷（逐漸冷卻）。通過在進行用來實現脫水化或脫氫化的加熱處 理及緩冷後，進行以接觸氧化物半導體層的方式形成絕緣氧化膜的工序等，降低氧化物半 導體層的載流子濃度，從而可以提高電晶體471的可靠性。
[0343] 再者，不僅減少氧化物半導體層403內的水分等雜質，還減少存在於柵極絕緣層 402內以及與氧化物半導體層403的上下接觸地設置的層與氧化物半導體層403的界面 (具體地說，柵極絕緣層402與氧化物半導體層403的界面以及第一保護絕緣層407與氧化 物半導體層403的界面）的水分等的雜質。
[0344] 氧化物半導體層403的至少與無機絕緣膜接觸的區域是高電阻化氧化物半導體 區，並且可以將該高電阻化氧化物半導體區用作溝道形成區。
[0345] 注意，用於氧化物半導體層403的In-Ga-Zn-Ο類非單晶膜可以為非晶、微晶或多 晶。或者，雖然記載為"In-Ga-Zn-Ο類非單晶膜"，但是不局限於此，而也可以為單晶。
[0346] 通過將高電阻化氧化物半導體區用作溝道形成區，使電晶體的電特性穩定，並且 可以防止截止電流的增加等。
[0347] 並且，作為用來形成與氧化物半導體層403接觸的源電極及漏電極層405的材料， 優選使用含有氧親和性高的金屬的材料。作為含有氧親和性高的金屬的材料，優選使用選 自鈦、鋁、錳、鎂、鋯、鈹、釷中的任一種或多種的材料。
[0348] 當以氧化物半導體層403和氧親和性高的金屬層接觸的方式進行熱處理時，氧原 子從氧化物半導體層403移動到金屬層，在界面附近載流子濃度增加，而形成低電阻區。該 低電阻區也可以為具有界面的膜狀。
[0349] 如此，可以降低電晶體的接觸電阻，並且增大導通電流。
[0350] 圖2A至2D是示出電晶體471的製造工序的截面圖。
[0351] 首先，在具有絕緣表面的襯底400上形成第一柵電極層401。作為具有絕緣表面 的襯底400,可以使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等在電子行業 中使用的玻璃襯底（也稱為"無鹼玻璃襯底"）、具有能夠承受本製造工序的處理溫度的 耐熱性的塑料襯底等。在具有絕緣表面的襯底400為母板玻璃的情況下，襯底的尺寸可 以米用第一代（320_X 400mm)、第二代（400_X 500mm)、第三代（550_X 650mm)、第四 代（680mmX880mm 或 730mmX920mm)、第五代（lOOOmmX 1 200mm 或 1100mmX 1250mm)、第 六代（l5〇OmmXl8〇Omm)、第七代（l9〇OmmX 22〇Omm)、第八代（2l6〇mmX246〇mm)、第九代 (2400mmX 2800mm 或 2450mmX 3050mm)、第十代（2950mmX 3400mm)等。
[0352] 或者，也可以與後面參照的圖1C同樣地將基底絕緣層形成在襯底400和第一柵電 極層401之間。基底絕緣層由能夠防止來自襯底400的雜質元素（鈉等）的擴散的絕緣膜 形成即可，例如，可以利用選自氮化矽、氧化矽、氮氧化矽或氧氮化矽中的一個或多個膜層 疊而形成。
[0353] 第一柵電極層401可以通過使用鑰、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或者 以這些金屬材料為主要成分的合金材料，以單層或疊層形成。
[0354] 例如，當第一柵電極層401具有雙層的疊層結構時，優選採用：在鋁層上層疊有鑰 層的雙層結構；在銅層上層疊有鑰層的雙層結構；在銅層上層疊有氮化鈦層或氮化鉭層的 雙層結構；或者層疊有氮化鈦層和鑰層的雙層結構。當採用三層的疊層結構時，優選採用： 層疊有鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的三層結構。
[0355] 在將導電膜形成於襯底400的整個表面上後，進行光刻工序，在該導電膜上形成 抗蝕劑掩模，通過蝕刻來去掉不需要的部分，以形成第一柵電極層401。第一柵電極層401 構成布線及電極（包括第一柵電極層401的柵極布線、電容布線、端子電極等）。
[0356] 接著，在第一柵電極層401上形成柵極絕緣層402。
[0357] 柵極絕緣層402可以通過使用等離子體CVD法或濺射法等以氧化矽、氮化矽、氧氮 化矽或氮氧化矽的單層或疊層形成。例如，作為原料氣體而使用SiH 4、氧和氮中的任一方或 雙方且通過等離子體CVD法來形成氧氮化矽層即可。或者，也可以使用一氧化二氮等而代 替氧和氮。
[0358] 接著，在柵極絕緣層402上形成氧化物半導體膜。
[0359] 注意，優選在採用濺射法形成氧化物半導體膜之前，進行導入氬氣體來產生等離 子體的反濺射，以去掉附著到柵極絕緣層402的表面的塵屑等。反濺射是指一種方法，其 中，在氬氣氛下使用RF電源對襯底施加電壓來產生等離子體，並且使被處理物（例如，襯 底）暴露於該等離子體，以進行表面改性。注意，也可以使用氮或氦等而代替氬氣氛。或者， 也可以採用對氬氣氛添加氧或一氧化二氮等的氣氛。或者，也可以採用對氬氣氛添加氯或 四氟甲烷等的氣氛。
[0360] 氧化物半導體膜通過使用In-Ga-Zn-Ο類金屬氧化物作為靶的濺射法來形成。氧 化物半導體膜可以在稀有氣體（例如，氬）氣氛下、在氧氣氛下、或者在稀有氣體（例如， 氬）及氧氣氛下通過濺射法來形成。
[0361] 注意，也可以不與大氣接觸的方式連續形成柵極絕緣層402和氧化物半導體膜。 通過以不與大氣接觸的方式連續形成柵極絕緣層402和氧化物半導體膜，以柵極絕緣層 402和氧化物半導體膜的界面不被大氣成分或漂浮在大氣中的雜質（水、烴等）汙染的方式 形成，所以可以降低電晶體的特性的偏差。
[0362] 接著，通過光刻工序對氧化物半導體膜進行加工，來形成島狀的第一氧化物半導 體層430(參照圖2A)。
[0363] 在惰性氣體（氮、或者諸如氦、氖、氬等的稀有氣體）氣氛下或者減壓下對第一氧 化物半導體層430進行加熱處理後，在惰性氣氛下進行緩冷，以形成第二氧化物半導體層 431 (參照圖2B)。通過在上述氣氛下對第一氧化物半導體層430進行加熱處理，去掉包含 在第一氧化物半導體層430中的氫及水等的雜質，形成第二氧化物半導體層431。
[0364] 注意，優選的是，在加熱處理中，氮、或者諸如氦、氖、氬等的稀有氣體不包含水或 氫等雜質。或者，優選將引入加熱處理裝置的氮、或者諸如氦、氖、氬等的稀有氣體的純度設 定為6N(99. 9999%)以上，更優選設定為7N(99. 99999%)以上（就是說，將雜質濃度設定 為lppm以下，優選設定為0. lppm以下）。
[0365] 注意，在加熱處理中，可以採用使用電爐的加熱方法、使用受到加熱的氣體的 GRTA(Gas Rapid Thermal Anneal,氣體快速熱退火）法、或者使用燈光的LRTA(Lamp Rapid Thermal Anneal,燈光快速熱退火）法等進行瞬間加熱的方法等。
[0366] 在此，參照圖3而說明將電爐用於第一氧化物半導體層430的加熱處理的情況。
[0367] 圖3是電爐601的概況圖。電爐601包括爐室602,並且在爐室602的外側設置有 用來加熱爐室602的加熱器603。在爐室602中設置有用來裝載襯底604的襯託器605,並 且將襯底604搬入爐室602內或將襯底604從爐室602搬出。對爐室602連接有氣體供給 裝置606及排氣裝置607。從氣體供給裝置606將氣體引入爐室602。並且，使用排氣裝置 607對爐室602內進行排氣或對爐室602內進行減壓。注意，電爐601優選具有如下結構： 能夠以0. 1°C /分以上且20°C /分以下進行升溫且以0. 1°C /分以上且15°C /分以下進行 降溫。
[0368] 氣體供給裝置606包括氣體供給源611、壓力調節閥612、質量流量控制器614、停 止閥615。在本實施方式中，如圖3所示，優選在氣體供給源611和爐室602之間設置精製 器613。通過設置精製器613,可以去掉從氣體供給源611引入爐室602內的氣體所包含的 水或氫等的雜質，並且可以防止水或氫等侵入爐室602內。
[0369] 在本實施方式中，從氣體供給源611將氮或稀有氣體引入爐室602,使爐室602內 成為氮或稀有氣體氣氛，在加熱到200°C以上且600°C以下，優選為400°C以上且600°C以下 的爐室602內，對形成在襯底604 (圖1A至1C中的襯底400)上的第一氧化物半導體層430 進行加熱，可以實現第一氧化物半導體層430的脫水化或脫氫化。
[0370] 或者，對通過排氣裝置607進行了減壓的爐室602進行加熱到200°C以上且600°C 以下，優選為400°C以上且600°C以下，並且在該爐室602中對形成在襯底604 (圖1A至1C 中的襯底400)上的第一氧化物半導體層430進行加熱，可以實現第一氧化物半導體層430 的脫水化或脫氫化。
[0371] 接著，停止加熱器603,對爐室602進行緩冷。通過惰性氣體氣氛下或者減壓下的 加熱處理和緩冷，實現第一氧化物半導體層430的低電阻化（載流子濃度提高，優選的是， 它成為1X l〇18/cm3以上），而得到第二氧化物半導體層431。
[0372] 通過像上述那樣進行加熱處理，可以提高後面形成的電晶體的可靠性。
[0373] 注意，當在減壓下進行加熱處理時，在加熱後對爐室602引入惰性氣體，在大氣壓 下進行冷卻，即可。
[0374] 注意，也可以在將加熱裝置的爐室602內的襯底604冷卻到300°C左右後，將襯底 604移動到室溫的氣氛下。其結果，可以縮短襯底604的冷卻時間。
[0375] 注意，在加熱裝置是多室型的情況下，也可以在不同的爐室中進行加熱處理和冷 卻處理。例如，在填充有氮或稀有氣體且加熱到200°C以上且600°C以下，優選為400°C以上 且600°C以下的第一爐室中，對襯底604 (圖1A至1C中的襯底400)上的第一氧化物半導體 層430進行加熱。接著，經過引入有氮或稀有氣體的傳送室，將上述受到加熱處理的襯底移 動到填充有氮或稀有氣體且為l〇〇°C以下，優選為室溫的第二爐室，進行冷卻。通過在不同 的爐室中進行加熱處理和冷卻處理，可以提高處理量。
[0376] 注意，也可以對加工為島狀的第一氧化物半導體層430之前的氧化物半導體膜進 行惰性氣體氣氛下或者減壓下的對第一氧化物半導體層430的加熱處理。在此情況下，在 惰性氣體氣氛下或者減壓下對氧化物半導體膜進行加熱處理後進行緩冷到室溫以上且低 於100°C，從加熱裝置取出襯底604 (圖1A至1C中的襯底400)，進行光刻工序。
[0377] 注意，受到惰性氣體氣氛下或者減壓下的加熱處理的第一氧化物半導體層430的 狀態優選為非晶，然而，也可以使其一部分晶化。
[0378] 接著，在柵極絕緣層402、第二氧化物半導體層431上形成導電膜。
[0379] 作為導電膜的材料，可以舉出：選自鋁、鉻、鉭、鈦、鑰、鎢中的元素；以這些金屬元 素為主要成分的合金；組合這些金屬元素的合金；等等。
[0380] 注意，在形成該導電膜後進行加熱處理的情況下，使用至少具有能夠承受該加熱 處理的程度的耐熱性的導電膜。例如，因為當只使用鋁形成該導電膜時有耐熱性低且容易 腐蝕等問題，所以組合鋁與耐熱導電材料而形成。作為與鋁組合的耐熱導電材料，可以舉 出：選自鈦、鉭、鎢、鑰、鉻、釹、鈧中的元素；以上述金屬元素為主要成分的合金；組合上述 元素的合金；或者以上述元素為主要成分的氮化物；等等。
[0381] 對第二氧化物半導體層431和該導電膜進行蝕刻，形成第三氧化物半導體層432、 源電極及漏電極層405 (源電極405a及漏電極405b)(參照圖2C)。注意，第三氧化物半導 體層432的一部分（背溝道部）受到蝕刻，從而具有槽部（凹部）。
[0382] 接著，與第三氧化物半導體層432接觸地形成第一保護絕緣層407。在第一保護 絕緣層407中，減少水分、氫離子及0Γ等（就是說，不包含水分、氫離子及0Γ等，或者即使 包含，也相當於幾乎不包含），且該第一保護絕緣層407阻擋水分、氫離子及0Γ等從外部侵 入，並且它由包括氧的絕緣無機材料形成。具體而言，可以使用氧化矽、氧氮化矽或氮氧化 矽。
[0383] 在本實施方式中，作為第一保護絕緣層407,通過濺射法形成厚度為300nm的氧化 矽膜。將形成氧化矽膜時的襯底溫度設定為室溫以上且300°C以下即可，在此將它設定為 l〇〇°C。使用濺射法的氧化矽膜的形成可以在稀有氣體（例如，氬）氣氛下、氧氣氛下、或者 稀有氣體（例如，氬）和氧的混合氣體氣氛下進行。注意，作為靶，可以使用氧化矽靶或矽 靶。例如，通過在包括氧的氣氛下進行使用矽靶的濺射，可以形成氧化矽膜。
[0384] 當使用濺射法或等離子體CVD法等與第三氧化物半導體層432接觸地形成作為第 一保護絕緣層407的氧化矽膜時，使低電阻化的第三氧化物半導體層432中的至少與第一 保護絕緣層407接觸的區域高電阻化（載流子濃度降低，它優選成為低於1 X 1018/cm3)，可 以形成高電阻化氧化物半導體區。
[0385] 在電晶體的製造工藝中，根據惰性氣體氣氛下（或減壓下）的加熱、緩冷、以及絕 緣氧化物的形成等而增減第三氧化物半導體層432的載流子濃度，這是很重要的。第三氧 化物半導體層432成為具有高電阻化氧化物半導體區的氧化物半導體層403 (參照圖2D)。
[0386] 接著，在第一保護絕緣層407上形成導電膜後，進行光刻工序，在該導電膜上形成 抗蝕劑掩模，使用蝕刻去掉不需要的部分，形成第二柵電極層409 (包括由同一個層形成的 布線等）。當對第二柵電極層409進行選擇性的蝕刻以使其俯視形狀成為所希望的形狀時， 第一保護絕緣層407用作蝕刻停止層。
[0387] 注意，當第二柵電極層409和第一柵電極層401連接時，在形成作為第二柵電極層 409的導電膜之前在第一保護絕緣層407的預定部分形成用來使第一柵電極層401露出的 開口部。
[0388] 作為形成在第一保護絕緣層407上的導電膜，可以使用金屬材料（選自鋁、銅、鈦、 鉭、鎢、鑰、鉻、釹、鈧中的金屬元素之一或多個；或者以上述金屬元素為主要成分的合金）。 使用它們的膜通過以足夠的厚度來形成而具有遮光性，所以可以對氧化物半導體層403進 行遮光。
[0389] 在圖1A中，第二柵電極層409的寬度比第一柵電極層401的寬度大，並且，第二柵 電極層409的寬度比氧化物半導體層403的寬度大。如圖1A所示，通過使第二柵電極層409 的寬度比氧化物半導體層403的寬度大，形成第二柵電極層409覆蓋氧化物半導體層403 的頂面的形狀，從而可以對氧化物半導體層403進行遮光。因為氧化物半導體層403的薄 區不由源電極及漏電極層405覆蓋，所以光照射可能給電晶體471的電特性產生影響。例 如，因為通過濺射法形成的In-Ga-Ζη-Ο類非單晶膜對波長為450nm以下的光具有靈敏度， 所以在將In-Ga-Ζη-Ο類非單晶膜用於氧化物半導體層403的情況下，尤其是，以能夠遮斷 波長為450nm以下的光的方式設置第二柵電極層409,即可。
[0390] 注意，在此，也可以在氮氣氛下或大氣氣氛下（大氣中）對電晶體471進行加熱處 理。在此進行的加熱處理優選以300°C以下的溫度進行，並且，只要是在形成作為第一保護 絕緣層407的絕緣膜後，就可以隨時進行加熱處理。例如，作為在此進行的加熱處理，在氮 氣氛下進行350°C且一個小時的加熱處理。若進行加熱處理，則可以減少電晶體471的電特 性的偏差。
[0391] 通過上述工序，可以形成圖1A所示的電晶體471。
[0392] 注意，在本實施方式中使用的電晶體不局限於圖1A所示的方式。如圖1B所示， 也可以在第二柵電極層409B下設置平坦化層（例如，樹脂層）。圖1B示出在覆蓋第一柵 電極層401、柵極絕緣層402、氧化物半導體層403、源電極及漏電極層405的第一保護絕緣 層407與第二柵電極層409B之間形成樹脂層408的方式。若在第二柵電極層409B下設置 樹脂層，則可以緩和由其下的結構物產生的凹凸，使要形成第二柵電極層409B的表面平坦 化。注意，不局限於樹脂層而也可以採用使頂面平坦化的其他方法（旋塗法或回流法等）。
[0393] 注意，在圖1B中，除了與圖1A不同的部分以外，使用相同的附圖標記來說明。
[0394] 樹脂層408夾著第一保護絕緣層407而覆蓋源電極及漏電極層405和具有厚度薄 的區域的氧化物半導體層403。樹脂層408例如可以使用厚度為0. 5μπι至3μπι的感光性 或非感光性的有機材料。作為可用於樹脂層408的感光性或非感光性的有機材料，可以舉 出聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺醯胺、抗蝕劑、或苯並環丁烯或者使用上述材料 而形成的疊層等。在此，作為樹脂層408,通過塗布法形成感光性的聚醯亞胺。在將聚醯亞 胺塗敷到整個表面後，進行曝光、顯影及焙燒，形成表面平坦且厚度為1. 5 μ m的由聚醯亞 胺構成的樹脂層408。
[0395] 通過設置樹脂層408,可以緩和電晶體471B的結構所產生的凹凸，來實現平坦化。
[0396] 圖1C示出在設置有電晶體的襯底400和第一柵電極層401C之間設置基底絕緣層 410,並且第一柵電極層401C的寬度和第二柵電極層409C的寬度之間的關係與圖1A不同 的方式。
[0397] 注意，在圖1C中，除了與圖1A不同的部分以外，使用相同的附圖標記來說明。
[0398] 基底絕緣層410可以使用厚度為50nm至200nm的氧氮化矽、氮氧化矽或者氮化矽 等來形成，並且當作為襯底400而使用玻璃時可以阻擋來自玻璃襯底的雜質元素（例如，鈉 等）擴散到電晶體471C，尤其是，可以阻擋這種雜質元素侵入氧化物半導體層403。再者， 可以使用基底絕緣層410防止在形成第一柵電極層401C時進行的蝕刻工序中襯底400受 到蝕刻。
[0399] 注意，電晶體471C的第一柵電極層401C的寬度及第二柵電極層409C的寬度與晶 體管471或電晶體471B的第一柵電極層的寬度及第二柵電極層的寬度不同。圖1C所示的 電晶體471C的第一柵電極層401C在溝道長度方向上的長度比氧化物半導體層403在溝道 長度方向上的長度大。另一方面，電晶體471C的第二柵電極層409C在溝道長度方向上的 長度比氧化物半導體層403在溝道長度方向上的長度小。如圖1C所示，至少使第二柵電極 層409C在溝道長度方向上的長度為氧化物半導體層403的薄區（與第一保護絕緣層407 接觸的區域）的長度以上並且使第二柵電極層409C與氧化物半導體層403的薄區重疊即 可。並且，當第二柵電極層409C的長度小時，可以降低寄生電容。
[0400] 注意，在圖1A至1C中，也可以在形成第一保護絕緣層407之前，對露出的氧化物 半導體層403的薄區進行氧自由基處理。通過進行氧自由基處理，對氧化物半導體層403 的露出的表面附近進行改性，可以實現氧過剩區，從而可以得到高電阻區。既可使用包含氧 的氣體通過等離子體產生裝置供給氧自由基，又可通過臭氧產生裝置供給氧自由基。通過 將所供給的氧自由基或氧照射到薄膜，可以對氧化物半導體層403的表面（背溝道部的表 面）進行改性。此外，不局限於氧自由基處理，而也可以進行氬和氧的自由基處理。氬和氧 的自由基處理是指引入氬氣體和氧氣體而產生等離子體以對薄膜表面進行改性的處理。
[0401] 注意，在圖1A至1C中，作為第二柵電極層，也可以使用具有透光性的導電材料諸 如包含氧化鶴的銦氧化物、包含氧化鶴的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦 的銦錫氧化物、銦錫氧化物（下面，表示為ΙΤ0)、銦鋅氧化物、添加有氧化矽的銦錫氧化物 等。
[0402] 或者，在圖1A至1C中，在第二柵電極層中使用具有透光性的導電材料的情況下， 通過使用與像素電極相同的材料，也可以使用同一個光掩模來形成第二柵電極層和像素電 極。通過使用相同的材料形成第二柵電極層和像素電極，可以削減工序數。當將具有透光性 的導電材料用於第二柵電極層時，優選在與氧化物半導體層的薄區重疊的位置上另行設置 用來對具有薄區的氧化物半導體層進行遮光的遮光層。遮光層通過使用如下材料及厚度來 形成：至少在400nm至450nm的波長區域中示出低於大約50%的透光率、優選為低於20% 的透光率。例如，作為遮光層的材料，可以使用鉻（也可以為氧化鉻或氮化鉻）、氮化鈦等金 屬或者黑色樹脂。在為遮斷光而使用黑色樹脂的情況下，要照射的光越強，遮光層的厚度需 要越厚，所以在需要遮光層為薄膜的情況下，優選使用遮光性高且可以進行精細的蝕刻加 工及薄膜化的金屬。
[0403] 注意，在上述說明中，示出在光刻工序中使用二級灰度的光掩模的實例，但是當使 用通過使用多級灰度掩模而形成的具有多種（例如，在使用二級灰度的光掩模的情況下為 兩種）厚度不同的區域的抗蝕劑掩模時，可以減少抗蝕劑掩模的數目，從而可以實現工序 的簡化及低成本化。注意，在本說明書中，為方便起見，將灰色調曝光掩模、半色調曝光掩模 總稱為多級灰度掩模。注意，多級灰度掩模不局限於三級灰度的掩膜，而也可以為四級灰度 的掩膜，並且還可以採用灰度級數更多的掩膜。
[0404] 注意，在使用多級灰度掩模的情況下，在層疊形成氧化物半導體膜、導電膜後，在 導電膜上形成具有多種厚度不同的區域的抗蝕劑掩模，並且使用該抗蝕劑掩模來形成具有 厚度薄的區域的氧化物半導體層、源電極及漏電極層。在此情況下，源電極及漏電極層的端 部與氧化物半導體層的端部大體上一致，並且氧化物半導體層的側面露出。從而，在形成第 一保護絕緣層407的情況下，氧化物半導體層成為如下結構：不與源電極及漏電極層重疊 的區域（薄區）和側面這雙方與第一保護絕緣層407接觸。
[0405] 因為本實施方式中的電晶體所具有的溝道形成區的半導體層為高電阻化區，所以 電晶體的電特性穩定，並且可以防止截止電流的增加等。從而，可以實現具有電特性良好且 可靠性好的電晶體的顯示裝置。
[0406] 注意，本實施方式可以與本說明書所示出的其他實施方式適當地組合。
[0407] (實施方式2)
[0408] 在本實施方式中，說明可應用於本發明的一種方式的顯示裝置的不同於實施方式 1的電晶體及其製造方法。在本發明的一種方式的顯示裝置中，將本實施方式的電晶體至少 應用於驅動電路部。
[0409] 圖4A和4B示出本發明的一種方式的電晶體的截面圖。電晶體472是底柵型晶體 管，並且它包括設置於襯底400上的第一柵電極層401、柵極絕緣層402、氧化物半導體層 403、n型氧化物半導體層404、源電極及漏電極層405。再者，設置有與氧化物半導體層403 的一部分接觸地覆蓋該第一柵電極層401、該柵極絕緣層402、該氧化物半導體層403、該η 型氧化物半導體層404、該源電極及漏電極層405的第一保護絕緣層407以及設置於該第一 保護絕緣層407上且與氧化物半導體層403重疊的第二柵電極層409。注意，也可以將第一 保護絕緣層407稱為第二柵極絕緣層。
[0410] 通過在氧化物半導體層403和源電極及漏電極層405之間設置低電阻的η型氧化 物半導體層404,可以使電晶體472更穩定地工作。
[0411] 首先，參照圖5Α至?而示出圖4Α所示的電晶體472的製造方法的一例。
[0412] 注意，因為直到在具有絕緣表面的襯底400上形成第一柵電極層401、形成覆蓋第 一柵電極層401的柵極絕緣層402、形成氧化物半導體膜的工序為止與實施方式1相同，所 以在此省略詳細說明，並且使用相同的附圖標記來說明與圖1A相同的部分。
[0413] 與實施方式1同樣地在柵極絕緣層402上形成第一氧化物半導體膜433。
[0414] 接著，在第一氧化物半導體膜433上形成用作源區或漏區的第一 η型氧化物半導 體膜440 (參照圖5Α)。作為第一 η型氧化物半導體膜440,使用電阻低於第一氧化物半導 體膜433的氧化物半導體膜。
[0415] 作為第一 η型氧化物半導體膜440,例如，也可以使用：在包含氮氣體的氣氛中通 過濺射法使用包含In (銦）、Ga (鎵）及Ζη (鋅）的金屬氧化物（ln203 :Ga203 :ZnO = 1 :1 : 1)而得到的包含銦、鎵及鋅的氧氮化物膜；Al-Ζη-Ο類非單晶膜；包含氮的Al-Ζη-Ο類非單 晶膜，即，Al-Zn-0-Ν類非單晶膜（也稱為ΑΖ0Ν膜）。
[0416] 注意，在本實施方式中使用的In-Ga-Zn-Ο類非單晶膜可以為非晶、微晶、多晶或 者單晶。通過改變它們的形成條件、靶的組成比，可以改變第一氧化物半導體膜433和第一 η型氧化物半導體膜440的結晶狀態。
[0417] 從而，根據氧化物半導體膜的形成條件、靶的組成比，也可以使用作源區及漏區的 η型氧化物半導體層和形成溝道區的氧化物半導體層403的結晶狀態不同。例如，既可以： 用作源區及漏區的η型氧化物半導體層包含微晶，並且氧化物半導體層403為非晶，又可 以：用作源區及漏區的η型氧化物半導體層為非晶，並且氧化物半導體層403包含微晶。
[0418] 注意，也可以不與大氣接觸的方式連續形成第一氧化物半導體膜433及第一 η型 氧化物半導體膜440。通過以不與大氣接觸的方式連續形成第一氧化物半導體膜433及第 一 η型氧化物半導體膜440,以第一氧化物半導體膜433及第一 η型氧化物半導體膜440的 界面不被大氣成分或漂浮在大氣中的雜質諸如水、烴等汙染的方式形成各疊層界面，所以 可以降低電晶體的特性的偏差。注意，也可以連續形成從柵極絕緣層402到第一 η型氧化 物半導體膜440。
[0419] 接著，與實施方式1同樣地進行對第一氧化物半導體膜433的加熱處理。通過惰性 氣體氣氛下或者減壓下的加熱處理和緩冷，實現第一氧化物半導體膜433的低電阻化（載 流子濃度提高，優選的是，它成為1X l〇18/cm3以上），而得到低電阻化的氧化物半導體膜 (第二η型氧化物半導體膜）。
[0420] 對第一氧化物半導體膜433的加熱處理在惰性氣體氣氛（氮或者氦、氖、氬等的稀 有氣體）下或減壓下進行。通過在上述氣氛下對第一氧化物半導體膜433進行加熱處理， 可以去掉第一氧化物半導體膜433中包含的氫及水等的雜質。
[0421] 注意，優選的是，在加熱處理中，氮、或者諸如氦、氖、氬等的稀有氣體不包含水或 氫等雜質。或者，優選將引入加熱處理裝置的氮或者諸如氦、氖、氬等的稀有氣體的純度設 定為6Ν(99. 9999%)以上，更優選設定為7Ν(99. 99999%)以上（就是說，將雜質濃度設定 為lppm以下，優選設定為0. lppm以下）。
[0422] 在本實施方式中，電爐採用能夠以0. 1°C /分以上且20°C /分以下進行升溫的結 構，並且，將爐室內設定為氮或稀有氣體氣氛，將溫度設定為200°C以上且600°C以下，優選 為400°C以上且600°C以下，對形成在襯底上的第一氧化物半導體膜433及第一 η型氧化物 半導體膜440進行加熱。或者，利用排氣裝置進行減壓，在該減壓下將溫度設定為200°C以 上且600°C以下，優選為400°C以上且600°C以下，對形成在襯底上的第一氧化物半導體膜 433及第一 η型氧化物半導體膜440進行加熱，形成第二氧化物半導體膜及第二η型氧化物 半導體膜。
[0423] 在加熱處理後，關掉電爐的加熱器，對爐室進行緩冷（慢慢冷卻）。注意，電爐優選 採用能夠以0. l°c /分以上且15°C /分以下進行降溫的結構。
[0424] 通過像上述那樣進行加熱處理，可以提高後面形成的電晶體的可靠性。
[0425] 接著，通過光刻工序在第二氧化物半導體膜及第二η型氧化物半導體膜上形成抗 蝕劑掩模（未圖示），並且通過蝕刻工序加工為島狀的第二氧化物半導體層431及第二η型 氧化物半導體層434 (參照圖5Β)。
[0426] 注意，雖然在此在進行加熱處理後進行對氧化物半導體膜的加工，但是也可以在 進行對氧化物半導體膜的加工後進行加熱處理。
[0427] 接著，在去掉上述抗蝕劑掩模後在第二η型氧化物半導體層434上形成導電膜。
[0428] 作為導電膜的材料，可以舉出：選自鋁、鉻、鉭、鈦、鑰、鎢中的元素；以這些金屬元 素為主要成分的合金；組合這些金屬元素的合金；等等。
[0429] 注意，在形成該導電膜後進行加熱處理的情況下，使用至少具有能夠承受該加熱 處理的程度的耐熱性的導電膜。
[0430] 接著，進行光刻工序，在導電膜上形成抗蝕劑掩模，對該導電膜進行蝕刻，形成源 電極及漏電極層405。注意，使用同一個抗蝕劑掩模對夾在由源電極及漏電極層405形成的 源電極及漏電極之間的區域（背溝道部）的第二η型氧化物半導體層434進行蝕刻，形成 用作源區及漏區的第二η型氧化物半導體層437 (參照圖5C)。注意，僅對第二氧化物半導 體層431的一部分進行蝕刻，得到具有槽部（凹部）的第三氧化物半導體層432。
[0431] 接著，使用諸如氧化矽或氮氧化矽等包含氧的無機絕緣膜以與第三氧化物半導體 層432接觸的方式形成第一保護絕緣層407。在此，與實施方式1同樣，作為第一保護絕緣 層407,通過濺射法形成厚度為300nm的氧化矽膜。
[0432] 當通過濺射法或等離子體CVD法等使用氧化矽以與低電阻化的第一氧化物半導 體層432接觸的方式形成第一保護絕緣層407時，在低電阻化的第三氧化物半導體層432 中，至少使與第一保護絕緣層407接觸的區域高電阻化（載流子濃度降低，它優選成為低於 lX1018/cm3)，可以形成高電阻化氧化物半導體區。
[0433] 在電晶體的製造工藝中，根據惰性氣體氣氛下（或減壓下）的加熱、緩冷以及絕緣 氧化物的形成等而增減第三氧化物半導體層432的載流子濃度，這是很重要的。第三氧化 物半導體層432成為具有高電阻化氧化物半導體區的氧化物半導體層403 (參照圖。
[0434] 注意，形成第一保護絕緣層407以後的工序與實施方式1相同。就是說，在第一保 護絕緣層407上形成第二柵電極層409。
[0435] 接著，也可以在第二柵電極層409上設置樹脂層。若在第二柵電極層409上設置 樹脂層，則可以緩和由電晶體472的結構產生的凹凸，實現平坦化。
[0436] 並且，也可以在氮氣氛下或大氣氣氛下（大氣中）對電晶體472進行加熱處理。加 熱處理優選以300°C以下的溫度進行，並且，只要是在形成作為第一保護絕緣層407的絕緣 膜後，就可以隨時進行加熱處理。例如，在氮氣氛下進行350°C且一個小時的加熱處理。若 進行該加熱處理，則可以降低電晶體472的電特性的偏差。
[0437] 通過上述工序，可以得到圖4A所示的電晶體472。注意，在電晶體472中，第一保 護絕緣層407用作第二柵極絕緣層。
[0438] 圖4B示出在覆蓋第一柵電極層401、柵極絕緣層402、氧化物半導體層403、n型氧 化物半導體層404、源電極及漏電極層405的第一保護絕緣層407和第二柵電極層409之間 形成樹脂層408的情況。
[0439] 圖4B所示的電晶體472B僅有一部分與圖4A不同。在圖4B中，除了與圖4A不同 的部分以外，使用相同的附圖標記來說明。
[0440] 樹脂層408夾著第一保護絕緣層407而覆蓋源電極及漏電極層405和具有厚度薄 的區域的氧化物半導體層403。樹脂層408例如可以使用厚度為0. 5μπι至3μπι的感光性 或非感光性的有機材料。作為感光性或非感光性的有機材料，可以舉出聚醯亞胺、丙烯酸樹 月旨、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯或使用上述材料而形成的疊層等。在此，作 為樹脂層408,通過塗布法形成感光性的聚醯亞胺。在將聚醯亞胺塗敷到整個表面後，進行 曝光、顯影及焙燒，形成表面平坦且厚度為1. 5μπι的由聚醯亞胺構成的樹脂層408。
[0441] 通過設置樹脂層408,可以緩和電晶體472Β的結構所產生的凹凸，來實現平坦化。
[0442] 注意，如圖4Α所示，通過使第二柵電極層409的寬度比第一柵電極層401的寬度 及氧化物半導體層403的寬度大，可以利用第二柵電極層409來對氧化物半導體層403進 行遮光。可以從第二柵電極層409將柵極電壓施加到整個氧化物半導體層403。
[0443] 注意，即使採用圖4Α所示的結構、圖4Β所示的結構，也在層疊有第一保護絕緣層 407和樹脂層408的部分薄的情況下，有時第二柵電極層409與源電極及漏電極層405之 間的寄生電容成為問題。在寄生電容成為問題的情況下，優選縮小第二柵電極層409的寬 度，並且縮小第二柵電極層409和源電極及漏電極層405重疊的面積。當縮小該重疊的面 積時，可以降低寄生電容。
[0444] 注意，當層疊有樹脂層408和第一保護絕緣層407的部分足夠厚，而寄生電容不成 為問題時，也可以將第二柵電極用作覆蓋驅動電路的多個電晶體的共用的柵電極，並且將 第二柵電極的面積設定為與驅動電路大略相同的尺寸或其以上。
[0445] 注意，在上述說明中，示出在光刻工序中使用二級灰度的光掩模的實例，但是若使 用通過使用多級灰度掩模而形成的具有多種（例如，在使用二級灰度的光掩模的情況下為 兩種）厚度不同的區域的抗蝕劑掩模時，可以減少抗蝕劑掩模的數目，從而可以實現工序 的簡化及低成本化。
[0446] 在使用多級灰度掩模的情況下，在層疊形成層疊有兩種的氧化物半導體膜、導電 膜後，在導電膜上形成具有多種厚度不同的區域的抗蝕劑掩模，並且使用該抗蝕劑掩模來 形成具有厚度薄的區域的氧化物半導體層、源電極及漏電極層。在此情況下，源電極及漏電 極層的端部與氧化物半導體層的端部大體上一致，並且氧化物半導體層的側面露出。從而， 在形成第一保護絕緣層407的情況下，氧化物半導體層成為如下結構：不與源電極層及漏 電極層重疊的區域（薄區）和側面這雙方與第一保護絕緣層407接觸。
[0447] 因為本實施方式中的電晶體所具有的溝道形成區的半導體層為高電阻化區，所以 電晶體的電特性穩定，可以防止截止電流的增加等。從而，可以實現具有電特性良好且可靠 性好的電晶體的半導體裝置（顯示裝置）。
[0448] 注意，本實施方式可以與本說明書所示出的其他實施方式適當地組合。
[0449] (實施方式3)
[0450] 在本實施方式中，說明可應用於本發明的一種方式的顯示裝置的不同於實施方式 1及實施方式2的電晶體及其製造方法。在本發明的一種方式的顯示裝置中，將本實施方式 的電晶體至少應用於驅動電路部。
[0451] 圖6A和6B示出本發明的一種方式的電晶體的截面圖。電晶體473是底柵型晶體 管，並且它包括設置於襯底400上的第一柵電極層401、柵極絕緣層402、氧化物半導體層 403、源電極及漏電極層405 (源電極405a及漏電極層405b)、溝道保護層406。再者，設置 有與溝道保護層406接觸地覆蓋第一柵電極層401、柵極絕緣層402、氧化物半導體層403、 源電極及漏電極層405的第一保護絕緣層407以及設置於該第一保護絕緣層407上且與氧 化物半導體層403重疊的第二柵電極層409。就是說，在本實施方式中說明的電晶體473是 溝道停止型。
[0452] 首先，參照圖7A至7D而示出圖6A所示的電晶體473的製造方法的一例。
[0453] 注意，因為直到在具有絕緣表面的襯底400上形成第一柵電極層401、形成覆蓋第 一柵電極層401的柵極絕緣層402、形成氧化物半導體膜的工序為止與實施方式1相同，所 以在此省略詳細說明，並且使用相同的附圖標記來說明與圖2A相同的部分。
[0454] 與實施方式1同樣地在柵極絕緣層402上形成第一氧化物半導體膜。
[0455] 接著，進行光刻工序，在第一氧化物半導體膜上形成抗蝕劑掩模，對第一氧化物半 導體膜進行蝕刻，形成島狀的第一氧化物半導體層430。注意，在此的蝕刻不局限於溼蝕刻， 而也可以利用幹蝕刻（參照圖7A)。
[0456] 接著，與實施方式1同樣地進行對第一氧化物半導體層430的加熱處理。通過惰性 氣體氣氛下或者減壓下的加熱處理和緩冷，實現第一氧化物半導體層430的低電阻化（載 流子濃度提高，優選的是，它成為1X l〇18/cm3以上），而得到低電阻化的第二氧化物半導體 層 431。
[0457] 對第一氧化物半導體層430的加熱處理在惰性氣體氣氛（氮或者氦、氖、氬等的稀 有氣體）下或減壓下進行。通過在上述氣氛下對第一氧化物半導體層430進行加熱處理， 可以去掉第一氧化物半導體層430中包含的氫及水等的雜質。
[0458] 注意，優選的是，在加熱處理中，氮或者諸如氦、氖、氬等的稀有氣體不包含水或氫 等雜質。或者，優選將引入加熱處理裝置的氮或者諸如氦、氖、氬等的稀有氣體的純度設定 為6N(99. 9999%)以上，更優選設定為7N(99. 99999%)以上（就是說，將雜質濃度設定為 lppm以下，優選設定為0. lppm以下）。
[0459] 在本實施方式中，電爐採用能夠以0. 1°C /分以上且20°C /分以下進行升溫的結 構，並且，將爐室內設定為氮或稀有氣體氣氛，將溫度設定為200°C以上且600°C以下，優選 為400°C以上且600°C以下，在受到加熱的爐室中對形成在襯底上的第一氧化物半導體層 430進行加熱。或者，利用排氣裝置進行減壓，在該減壓下將溫度設定為200°C以上且600°C 以下，優選為400°C以上且600°C以下，對形成在襯底上的第一氧化物半導體層430進行加 熱，形成第二氧化物半導體層431。
[0460] 在加熱處理後，關掉電爐的加熱器，對爐室進行緩冷（慢慢冷卻）。注意，電爐優選 採用能夠以〇. l°c /分以上且15°C /分以下進行降溫的結構。
[0461] 通過像上述那樣進行加熱處理，可以提高後面形成的電晶體的可靠性。
[0462] 接著，與第二氧化物半導體層431接觸地形成用作溝道保護層的絕緣膜。在與第 二氧化物半導體層接觸地形成的用作溝道保護層的絕緣膜中，減少水分、氫離子及0?Γ等， 並阻擋水分、氫離子及or等從外部侵入，並且該絕緣膜由包含氧的絕緣無機材料形成。具 體而言，使用氧化矽、氧氮化矽或氮氧化矽形成。就是說，用作溝道保護層的絕緣膜與實施 方式1所說明的第一保護絕緣層407同樣地形成即可。
[0463] 在本實施方式中，作為用作溝道保護層的絕緣膜，通過濺射法形成厚度為300nm 的氧化矽膜。將形成膜時的襯底溫度設定為室溫以上且300°C以下即可，在此將它設定為 l〇〇°C。使用濺射法的氧化矽膜的形成可以在稀有氣體（例如，氬）氣氛下、氧氣氛下、或稀 有氣體（例如，氬）和氧的混合氣體氣氛下進行。注意，作為靶，可以使用氧化矽靶或矽靶。 例如，可以在包含氧的氣氛下使用矽靶並通過濺射法來形成氧化矽膜。
[0464] 當使用濺射法或等離子體CVD法等與第二氧化物半導體層431接觸地使用氧化 矽而形成用作溝道保護層的絕緣膜時，在低電阻化的第二氧化物半導體層431中，至少 使與用作溝道保護層的絕緣膜接觸的區域高電阻化（載流子濃度降低，它優選成為低於 lX1018/cm3)，可以形成高電阻化氧化物半導體區。
[0465] 在電晶體的製造工藝中，根據惰性氣體氣氛下（或減壓下）的加熱、緩冷以及絕緣 氧化物的形成等而增減氧化物半導體層的載流子濃度，這是很重要的。第二氧化物半導體 層431成為具有高電阻化氧化物半導體區的氧化物半導體層403。
[0466] 接著，進行光刻工序，在用作溝道保護層的絕緣膜上形成抗蝕劑掩模，利用蝕刻去 掉不需要的部分，形成溝道保護層406。注意，優選的是，第一柵電極層401的寬度比溝道保 護層406的寬度（在溝道長度方向上的長度）大（參照圖7B)。
[0467] 接著，在去掉抗蝕劑掩模後，在第二氧化物半導體層431及溝道保護層406上形成 導電膜。
[0468] 作為導電膜的材料，可以舉出：選自鋁、鉻、鉭、鈦、鑰、鎢中的元素；以這些金屬元 素為主要成分的合金；或者組合這些金屬元素的合金；等等。
[0469] 注意，在形成該導電膜後進行加熱處理的情況下，使用至少具有能夠承受該加熱 處理的程度的耐熱性的導電膜。
[0470] 接著，進行光刻工序，在導電膜上形成抗蝕劑掩模，蝕刻該導電膜，形成源電極及 漏電極層405 (源電極405a及漏電極405b)。在該蝕刻中，溝道保護層406用作氧化物半導 體層403的蝕刻停止層，因此氧化物半導體層403不受到蝕刻。
[0471] 由於採用與氧化物半導體層403的溝道形成區上方接觸地設置溝道保護層406的 結構，所以可以防止在進行工序時發生的對氧化物半導體層403的溝道形成區的損傷（在 蝕刻時發生的由等離子體或蝕刻劑導致的膜減小、氧化等）。從而，可以提高電晶體473的 可靠性。
[0472] 接著，在源電極及漏電極層405、以及溝道保護層406上形成第一保護絕緣層407。 在第一保護絕緣層407中，減少水分、氫離子及0Γ等，並阻擋水分、氫離子及0Γ等從外部 侵入，並且第一保護絕緣層407使用包含氧的絕緣無機材料形成。具體而言，可以舉出氧化 娃、氮化娃、氧氮化娃、氮氧化娃、氧化錯、氮化錯、氧化鎂、氧化釔、氧化鉿、氧化鉭（參照圖 7D)。
[0473] 注意，形成第一保護絕緣層407以後的工序與實施方式1相同。就是說，在第一保 護絕緣層407上形成第二柵電極層409。
[0474] 接著，也可以在第二柵電極層409上設置樹脂層。當在第二柵電極層409上設置 樹脂層時，可以緩和由電晶體473的結構產生的凹凸，實現平坦化。
[0475] 注意，也可以在氮氣氛下或大氣氣氛下（大氣中）對電晶體473進行加熱處理。加 熱處理優選以300°C以下的溫度進行，並且，只要是在形成溝道保護層406後，就可以隨時 進行加熱處理。例如，在氮氣氛下進行350°C且一個小時的加熱處理。若進行該加熱處理， 則可以降低電晶體473的電特性的偏差。
[0476] 通過上述工序，可以得到圖6A所示的電晶體473。注意，在電晶體473中，層疊有 溝道保護層406和第一保護絕緣層407的部分用作第二柵極絕緣層。
[0477] 圖6B所示的電晶體473B的僅僅一部分與圖6A不同。在圖6B中，除了與圖6A不 同的部分以外，使用相同的附圖標記來說明。
[0478] 圖6B示出在覆蓋第一柵電極層401、柵極絕緣層402、氧化物半導體層403、源電極 及漏電極層405的第一保護絕緣層407和第二柵電極層409之間形成樹脂層408的情況。
[0479] 樹脂層408夾著第一保護絕緣層407而覆蓋源電極及漏電極層405和溝道保護層 406。樹脂層408例如可以使用厚度為0. 5 μ m至3 μ m的感光性或非感光性的有機材料。作 為感光性或非感光性的有機材料，可以舉出聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺醯胺、 抗蝕劑、苯並環丁烯或使用上述材料而成的疊層等。在此，作為樹脂層408,通過塗布法形成 感光性的聚醯亞胺。在將聚醯亞胺塗敷到整個表面後，進行曝光、顯影及焙燒，形成表面平 坦且厚度為1. 5 μ m的由聚醯亞胺構成的樹脂層408。
[0480] 通過設置樹脂層408,可以緩和電晶體473B的結構所產生的凹凸，來實現平坦化。
[0481] 注意，如圖6A所示，通過使第二柵電極層409的寬度比第一柵電極層401的寬度 及氧化物半導體層403的寬度大，可以從第二柵電極層409將柵極電壓施加到整個氧化物 半導體層403。
[0482] 注意，即使採用圖6A所示的結構、圖6B所示的結構，也在層疊有溝道保護層406、 第一保護絕緣層407和樹脂層408的部分薄的情況下，有時第二柵電極層409與源電極及 漏電極層405之間的寄生電容成為問題。在寄生電容成為問題的情況下，優選使第二柵電 極層409的寬度比第一柵電極層401的寬度小，並且縮小第二柵電極層409和源電極及漏 電極層405重疊的面積。若縮小該重疊的面積，則可以降低寄生電容。再者，也可以採用如 下結構：通過使第一柵電極層401的寬度比溝道保護層406的寬度小，並且使第二柵電極層 409的寬度比溝道保護層406的寬度小，使該第二柵電極層409不與源電極及漏電極層405 重疊，從而進一步降低寄生電容。
[0483] 注意，當層疊有樹脂層408和第一保護絕緣層407的部分足夠厚，而寄生電容不成 為問題時，也可以將第二柵電極用作覆蓋驅動電路的多個電晶體的共用的柵電極，並且將 第二柵電極的面積設定為與驅動電路大略相同的尺寸或其以上。
[0484] 因為本實施方式中的電晶體所具有的溝道形成區的半導體層為高電阻化區，所以 電晶體的電特性穩定，並且可以防止截止電流的增加等。從而，可以實現具有電特性良好且 可靠性好的電晶體的半導體裝置（顯示裝置）。
[0485] 注意，本實施方式可以與本說明書所示出的其他實施方式適當地組合。
[0486] (實施方式4)
[0487] 在本實施方式中，說明可應用於本發明的一種方式的顯示裝置的不同於實施方式 1至實施方式3的電晶體及其製造方法。在本發明的一種方式的顯示裝置中，將本實施方式 的電晶體至少應用於驅動電路部。
[0488] 圖8A和8B示出本發明的一種方式的電晶體的截面圖。電晶體474是底柵型晶 體管，並且它包括設置於襯底400上的第一柵電極層401、柵極絕緣層402、氧化物半導體 層403、η型氧化物半導體層404a及404b、源電極及漏電極層405 (源電極405a及漏電極 405b)、溝道保護層406。再者，設置有與溝道保護層406接觸地覆蓋它們的第一保護絕緣 層407以及設置於該第一保護絕緣層407上且與氧化物半導體層403重疊的第二柵電極層 409。就是說，在本實施方式中說明的電晶體474是溝道停止型。
[0489] 首先，參照圖9A至9D而示出圖8A所示的電晶體474的製造方法的一例。
[0490] 注意，因為直到在具有絕緣表面的襯底400上形成第一柵電極層401、形成覆蓋第 一柵電極層401的柵極絕緣層402、形成氧化物半導體膜的工序為止與實施方式3相同，所 以在此省略詳細說明，並且使用相同的附圖標記來說明與圖7A相同的部分。
[0491] 與實施方式1同樣地在柵極絕緣層402上形成第一氧化物半導體膜433。
[0492] 接著，與實施方式1同樣地進行對第一氧化物半導體膜433的加熱處理。通過惰性 氣體氣氛下或者減壓下的加熱處理和緩冷，實現第一氧化物半導體膜433的低電阻化（載 流子濃度提高，優選的是，它成為1X l〇18/cm3以上），而得到低電阻化的第二氧化物半導體 膜。
[0493] 對第一氧化物半導體膜433的加熱處理在惰性氣體氣氛（氮或者氦、氖、氬等的稀 有氣體）下或減壓下進行。通過在上述氣氛下對第一氧化物半導體膜433進行加熱處理， 可以去掉第一氧化物半導體膜433中包含的氫及水等的雜質。
[0494] 注意，優選的是，在加熱處理中，氮或者諸如氦、氖、氬等的稀有氣體不包含水或氫 等雜質。或者，優選將引入加熱處理裝置的氮或者諸如氦、氖、氬等的稀有氣體的純度設定 為6N(99. 9999% )以上，更優選設定為7N(99. 99999% )以上（就是說，將雜質濃度設定為 lppm以下，優選設定為0. lppm以下）。
[0495] 在本實施方式中，電爐採用能夠以0. 1°C /分以上且20°C /分以下進行升溫的結 構，並且，將爐室內設定為氮或稀有氣體氣氛，將溫度設定為200°C以上且600°C以下，優選 為400°C以上且600°C以下，在受到加熱的爐室中對形成在襯底上的第一氧化物半導體膜 433進行加熱。
[0496] 在加熱處理後，關掉電爐的加熱器，對爐室進行緩冷（慢慢冷卻）。注意，電爐優選 採用能夠以〇. 1°C /分以上且15°C /分以下進行降溫的結構。
[0497] 通過像上述那樣進行加熱處理，可以提高後面形成的電晶體的可靠性。
[0498] 接著，與第二氧化物半導體膜接觸地形成用作溝道保護層的絕緣膜。在與第二氧 化物半導體膜接觸地形成的用作溝道保護層的絕緣膜中，減少水分、氫離子及or等，並阻 擋水分、氫離子及or等從外部侵入，並且該絕緣膜使用包含氧的絕緣無機材料形成。具體 而言，使用氧化矽膜或氮氧化矽膜。
[0499] 在本實施方式中，作為用作溝道保護層的絕緣膜，通過濺射法形成厚度為300nm 的氧化矽膜。將形成膜時的襯底溫度設定為室溫以上且300°C以下即可，在此將它設定為 l〇〇°C。使用濺射法的氧化矽膜的形成可以在稀有氣體（例如，氬）氣氛下、氧氣氛下、或稀 有氣體（例如，氬）和氧的混合氣體氣氛下進行。注意，作為靶，可以使用氧化矽靶或矽靶。 例如，可以在包含氧的氣氛下使用矽靶並通過濺射法來形成氧化矽膜。
[0500] 當使用濺射法或等離子體CVD法等與第二氧化物半導體膜接觸地使用氧化矽而 形成用作溝道保護層的絕緣膜時，在低電阻化的第二氧化物半導體膜中，至少使與用作溝 道保護層的絕緣膜接觸的區域高電阻化（載流子濃度降低，它優選成為低於IX l〇18/cm3)， 可以形成高電阻化氧化物半導體區。
[0501] 在電晶體的製造工藝中，根據惰性氣體氣氛下（或減壓下）的加熱、緩冷以及絕緣 氧化物的形成等而增減氧化物半導體層的載流子濃度，這是很重要的。第二氧化物半導體 膜成為具有高電阻化氧化物半導體區的第三氧化物半導體膜。
[0502] 接著，進行光刻工序，在用作溝道保護層的絕緣膜上形成抗蝕劑掩模，利用蝕刻去 掉不需要的部分，形成溝道保護層406。注意，優選的是，第一柵電極層401的寬度比溝道保 護層406的寬度（在溝道長度方向上的長度）大。
[0503] 接著，在第三氧化物半導體膜及溝道保護層406上形成用作源區或漏區的η型氧 化物半導體膜。作為η型氧化物半導體膜，使用電阻低於第三氧化物半導體膜的用作氧化 物半導體膜的膜。
[0504] 作為η型氧化物半導體膜，例如，也可以使用：在包含氮氣體的氣氛中通過濺射法 使用包含In(銦）、Ga(鎵）及Ζη(鋅）的金屬氧化物（ln 203 :Ga203 :ZnO = 1 :1 :1)而得到 的包含銦、鎵及鋅的氧氮化物膜；Al-Ζη-Ο類非單晶膜；包含氮的Al-Ζη-Ο類非單晶膜，即， Al-Zn-0-Ν類非單晶膜（也稱為ΑΖ0Ν膜）。
[0505] 注意，在本實施方式中使用的In-Ga-Zn-Ο類非單晶膜可以為非晶、微晶、多晶。或 者，不限於此，也可以是單晶。通過改變它們的形成條件、靶的組成比，改變第三氧化物半導 體膜和η型氧化物半導體膜的結晶狀態。
[0506] 從而，根據氧化物半導體膜的形成條件、靶的組成比，也可以使用作源區及漏區的 η型氧化物半導體膜和形成溝道區的第三氧化物半導體膜的結晶狀態不同。例如，既可以： 用作源區及漏區的η型氧化物半導體膜包含微晶，並且第三氧化物半導體膜為非晶，又可 以：用作源區及漏區的η型氧化物半導體膜為非晶，並且第三氧化物半導體膜包含微晶。
[0507] 接著，進行光刻工序，在η型氧化物半導體膜上形成抗蝕劑掩模，通過蝕刻去掉η 型氧化物半導體膜和第三氧化物半導體膜的不需要的部分來形成氧化物半導體層403 (參 照圖9Β)。
[0508] 注意，不局限於上述說明，而也可以在用作溝道保護層的絕緣膜上形成抗蝕劑掩 模，通過蝕刻去掉用作溝道保護層的絕緣膜和第三氧化物半導體膜的不需要的部分，縮小 該抗蝕劑掩模，通過蝕刻進一步去掉用作溝道保護層的絕緣膜的不需要的部分，以形成溝 道保護層406。在此情況下，最初形成在用作溝道保護層的絕緣膜上的抗蝕劑掩模優選為利 用多級灰度掩模形成的具有多種厚度不同的區域的抗蝕劑掩模。
[0509] 接著，在去掉抗蝕劑掩模後，在η型氧化物半導體膜上形成導電膜。
[0510] 作為導電膜的材料，可以舉出：選自鋁、鉻、鉭、鈦、鑰、鎢中的元素；以這些金屬元 素為主要成分的合金；或者組合這些金屬元素的合金；等等。
[0511] 注意，在形成該導電膜後進行加熱處理的情況下，使用至少具有能夠承受該加熱 處理的程度的耐熱性的導電膜。
[0512] 接著，進行光刻工序，在導電膜上形成抗蝕劑掩模，蝕刻該導電膜，形成源電極及 漏電極層405。
[0513] 並且，通過蝕刻並利用同一個抗蝕劑掩模去掉夾在由源電極及漏電極層405形成 的源電極與漏電極之間的η型氧化物半導體膜的區域，來形成用作源區及漏區的η型氧化 物半導體層404。
[0514] 通過在氧化物半導體層403和源電極及漏電極層405之間設置低電阻的η型氧化 物半導體層404,與只使用金屬布線的情況相比，可以使電晶體474更穩定地工作。
[0515] 注意，在該蝕刻中，溝道保護層406用作氧化物半導體層403的蝕刻停止層，因此 氧化物半導體層403不受到蝕刻。溝道保護層406可以防止在進行工序時發生的對氧化物 半導體層403的溝道形成區的損傷（在進行蝕刻時發生的由等離子體或蝕刻劑導致的膜減 小、氧化等）。從而，可以提高電晶體474的可靠性（參照圖9C)。
[0516] 接著，在源電極及漏電極層405、以及溝道保護層406上形成第一保護絕緣層 407 (參照圖9D)。在第一保護絕緣層407中，減少水分、氫離子及0Γ等，並阻擋水分、氫離 子及0Γ等從外部侵入，並且第一保護絕緣層407使用包含氧的絕緣無機材料形成。具體 而言，可以舉出氧化娃、氮化娃、氧氮化娃、氮氧化娃、氧化錯、氮化錯、氧化鎂、氧化釔、氧化 鉿、氧化鉭。
[0517] 注意，形成第一保護絕緣層407以後的工序與實施方式1相同。就是說，在第一保 護絕緣層407上形成第二柵電極層409。
[0518] 注意，也可以在第二柵電極層409上設置樹脂層。若在第二柵電極層409上設置 樹脂層，則可以緩和由電晶體474的結構產生的凹凸，實現平坦化。
[0519] 注意，也可以在氮氣氛下或大氣氣氛下（大氣中）對電晶體474進行加熱處理。加 熱處理優選以300°C以下的溫度進行，並且，只要是在形成溝道保護層406後，就可以隨時 進行加熱處理。例如，在氮氣氛下進行350°C且一個小時的加熱處理。若進行該加熱處理， 則可以減少電晶體474的電特性的偏差。
[0520] 通過上述工序，可以得到圖8A所示的電晶體474。注意，在電晶體474中，層疊有 溝道保護層406和第一保護絕緣層407的部分用作第二柵極絕緣層。
[0521] 注意，圖8B所示的電晶體474B的僅僅一部分與圖8A不同。在圖8B中，除了與圖 8A不同的部分以外，使用相同的附圖標記來說明。
[0522] 圖8B示出在覆蓋第一柵電極層401、柵極絕緣層402、氧化物半導體層403、n型氧 化物半導體層404、源電極及漏電極層405的第一保護絕緣層407和第二柵電極層409之間 形成樹脂層408的情況。
[0523] 樹脂層408夾著第一保護絕緣層407而覆蓋源電極及漏電極層405和溝道保護層 406。樹脂層408例如可以使用厚度為0. 5 μ m至3 μ m的感光性或非感光性的有機材料。作 為感光性或非感光性的有機材料，可以舉出聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺醯胺、 抗蝕劑、苯並環丁烯或層疊它們而成的材料等。在此，作為樹脂層408,通過塗布法形成感光 性的聚醯亞胺。在將聚醯亞胺塗敷到整個表面後，進行曝光、顯影及焙燒，形成表面平坦且 厚度為1. 5 μ m的由聚醯亞胺構成的樹脂層408。
[0524] 通過設置樹脂層408,可以緩和電晶體474B的結構所產生的凹凸，來實現平坦化。
[0525] 注意，如圖8A所示，通過使第二柵電極層409的寬度比第一柵電極層401的寬度 及氧化物半導體層403的寬度大，可以從第二柵電極層409將柵極電壓施加到整個氧化物 半導體層403。
[0526] 注意，即使採用圖8A所示的結構、圖8B所示的結構，也在層疊有溝道保護層406、 第一保護絕緣層407和樹脂層408的部分薄的情況下，有時第二柵電極層409與源電極及 漏電極層405之間的寄生電容成為問題。在寄生電容成為問題的情況下，優選使第二柵電 極層409的寬度比第一柵電極層401的寬度小，並且縮小第二柵電極層409和源電極及漏 電極層405重疊的面積。當縮小該重疊的面積時，可以降低寄生電容。再者，也可以採用如 下結構：通過使第一柵電極層401的寬度比溝道保護層406的寬度小，並且使第二柵電極層 409的寬度比溝道保護層406的寬度小，來使該第二柵電極層409不與源電極層或漏電極層 重疊，從而進一步降低寄生電容。
[0527] 注意，當層疊有樹脂層408和第一保護絕緣層407的部分足夠厚，而寄生電容不成 為問題時，也可以將第二柵電極用作覆蓋驅動電路的多個電晶體的共用的柵電極，並且將 第二柵電極的面積設定為與驅動電路大略相同的尺寸或其以上。
[0528] 因為本實施方式中的電晶體所具有的溝道形成區的半導體層為高電阻化區，所以 電晶體的電特性穩定，並且可以防止截止電流的增加等。從而，可以實現具有電特性良好且 可靠性好的電晶體的半導體裝置（顯示裝置）。
[0529] 注意，本實施方式可以與本說明書所示出的其他實施方式適當地組合。
[0530] (實施方式5)
[0531] 在本實施方式中，說明使用兩個η溝道型電晶體而形成的驅動電路中的反相器 (inverter)電路的結構的一例。圖10Α所示的電晶體與實施方式1的圖1Α所示的電晶體 471等相同，因而相同部分使用相同附圖標記說明。此外，η型氧化物半導體層14a及η型 氧化物半導體層14b與實施方式2的η型氧化物半導體層404相同，樹脂層17與實施方式 1的樹脂層408相同，第一保護絕緣層18與實施方式1的第一保護絕緣層407相同，並且第 二柵電極層470與實施方式1的第二柵電極層409相同。
[0532] 用來驅動像素部的驅動電路使用反相器電路、電容器、電阻等構成。在組合兩個η 溝道型電晶體形成反相器電路的情況下，有組合增強型電晶體和耗盡型電晶體形成反相器 電路的情況（以下稱為EDM0S電路）以及使用增強型電晶體的組合形成反相器電路的情況 (以下稱為EEM0S電路）。
[0533] 圖10Α示出驅動電路中的反相器電路的截面結構。注意，圖10Α和10Β所示的晶 體管20以及第二電晶體43是反交錯型的溝道蝕刻型電晶體，是在氧化物半導體層上夾著 源區或漏區而設置有布線的電晶體的一例。
[0534] 在圖10Α中，在襯底10上設置有第一柵電極11及第三柵電極42。第一柵電極11 及第三柵電極42的材料可以使用鑰、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料、或者以這 些金屬材料為主要成分的合金材料，以單層或疊層形成。
[0535] 在覆蓋第一柵電極11及第三柵電極42的第一柵極絕緣層13上設置氧化物半導 體層16及第二氧化物半導體層47。
[0536] 在氧化物半導體層16上設置有用作第一端子的電極層（源電極層15a)及用作第 二端子的電極層（漏電極層15b)，並且，用作第二端子的電極層通過形成在第一柵極絕緣 層13中的接觸孔44與第三柵電極42直接連接。在第二氧化物半導體層47上設置用作第 三端子411的電極層。
[0537] 電晶體20包括第一柵電極11、覆蓋第一柵電極11的第一柵極絕緣層13、夾著第 一柵極絕緣層13而與第一柵電極11重疊的氧化物半導體層16,並且，用作第一端子的電 極層（源電極層15a)是被施加負電壓VDL的電源線（負電源線）。該電源線也可以是接 地電位的電源線（接地電源線）。但是，在反相器電路中，根據連接到用作第二端子的電極 層（漏電極層15b)的布線的電位，而有時用作第一端子的電極層用作漏電極層，用作第二 端子的電極層用作源電極層。
[0538] 第二電晶體43包括第三柵電極42、夾著第一柵極絕緣層13而與第三柵電極42重 疊的第二氧化物半導體層47,並且，第三端子411是被施加正電壓VDH的電源線（正電源 線）。注意，在反相器電路中，根據連接到用作第二端子的電極層（漏電極層15b)的布線的 電位，而有時用作第二端子的電極層用作源電極層，用作第三端子411的電極層用作漏電 極層。
[0539] 在此，在第二氧化物半導體層47和漏電極層15b之間設置緩衝層408a (也稱為源 區或漏區），並且，在第二氧化物半導體層47和第三端子411之間設置緩衝層408b (也稱為 漏區或源區）。
[0540] 圖10B示出驅動電路中的反相器電路的俯視圖。在圖10B中，以虛線Z1-Z2切斷 的截面相當於圖10A。
[0541] 為了使電晶體20成為增強型的η溝道型電晶體，而在本實施方式中在氧化物半導 體層16上設置第二柵極絕緣層，並在該第二柵極絕緣層上設置第二柵電極19,並且利用施 加到第二柵電極19的電壓來調整電晶體20的閾值電壓。
[0542] 注意，雖然在圖10Α及圖10Β中示出成為第二端子的電極層（漏電極層15b)通過 形成在第一柵極絕緣層13中的接觸孔44與第三柵電極42直接連接的例子，但是不特別局 限於此，而也可以另行設置連接電極，從而用作第二端子的電極層（漏電極層15b)和第三 柵電極42通過連接電極連接。
[0543] 本實施方式可以與實施方式1至實施方式4自由組合。
[0544] (實施方式6)
[0545] 在本實施方式中，參照方框圖、電路圖、表示各信號等的電位變化的波形圖、俯視 圖（布局圖）等而說明本發明的一種方式的顯示裝置。
[0546] 圖11A示出有源矩陣型液晶顯示裝置的方框圖的一例。圖11A所示的液晶顯示裝 置在襯底800上包括：包括多個具備顯示元件的像素的像素部801 ;控制與各像素的柵電極 連接的掃描線的電位的掃描線驅動電路802 ;控制視頻信號向所選擇的像素的輸入的信號 線驅動電路803。在各像素中設置有圖11B所示的電晶體804。電晶體804是利用第一控 制信號G1和第二控制信號G2進行In端子和Out端子之間的電控制的元件。注意，圖11B 所示的電晶體804的附圖標記相當於上述實施方式1至實施方式4中的任一個所說明的晶 體管。
[0547] 注意，雖然在此示出將掃描線驅動電路802和信號線驅動電路803形成在襯底800 上的方式，但是也可以利用形成在另一個襯底上的1C等安裝掃描線驅動電路802的一部 分。也可以利用形成在另一個襯底上的1C等安裝信號線驅動電路803的一部分。也可以 在襯底800上設置多個掃描線驅動電路802。
[0548] 圖12是說明構成顯示裝置的信號輸入端子、掃描線、信號線和包括非線性元件的 保護電路以及像素部的位置關係的圖。在具有絕緣表面的襯底820上以交叉的方式配置掃 描線823A和控制線823B以及信號線824,以構成像素部827。注意，像素部827相當於圖 11所示的像素部801。注意，也可以將控制線823B配置為與信號線824平行。
[0549] 像素部827通過將多個像素828排列為矩陣狀來構成。像素828包括連接到掃描 線823A、控制線823B、信號線824的像素電晶體829、存儲電容部830、像素電極831。
[0550] 在此所示的像素結構中，存儲電容部830的一個電極連接到像素電晶體829,並且 存儲電容部830的另一個電極連接到電容線832。像素電極831構成驅動顯示元件（液晶 元件、發光元件、反差介質（電子墨水）等）的一個電極。這些顯示元件的另一個電極（也 稱為對置電極）連接到公共端子833。從公共端子將共用電位（也稱為公共電位）供給到 顯示元件的對置電極。
[0551] 在從像素部827延伸的布線和信號線輸入端子822之間設置有保護電路835。在 掃描線驅動電路802和像素部827之間設置有保護電路835。在本實施方式中，通過設置使 用多個保護電路而構成的保護電路835,當對掃描線823A、控制線823B、信號線824以及電 容線832施加靜電等所導致的浪湧電壓時，保護像素電晶體829等不被破壞。因此，構成保 護電路835,以便當施加了浪湧電壓時可以將電荷釋放到公共布線。
[0552] 在本實施方式中示出在信號線輸入端子822附近針對一個布線而設置一個保護 電路的實例。但是，設置保護電路835的位置、設置在保護電路835中的保護電路的數目不 局限於此。
[0553] 通過將實施方式1至實施方式4中的任一個所示的電晶體應用於像素電晶體829， 可以實現像素電晶體829的閾值電壓的調整、電晶體的導通電流的增大中的一方或雙方。
[0554] 圖13A是示出供給到像素828的信號的電位變化的概況的波形圖。在此，說明像 素828的工作。圖13A示出連接到任意的像素的掃描線823A、控制線823B、信號線824以 及電容線832的各電位的波形。圖13A是以橫軸為時間且以縱軸為電位而示出如下波形的 時間變化的圖：表示掃描線823A的電位變化的概況的波形G1、表示控制線823B的電位變 化的概況的波形G2、表示信號線824的電位變化的概況的波形D、表示電容線832的電位變 化的波形COM。注意，將波形G1的高電源電位表示為Vi，將波形G1的低電源電位表示為V 2， 將波形G2的電位表不為V。，將波形D的高電源電位表不為VD1，將波形D的低電源電位表不 為V D2，並且將波形COM的電位表示為VOT。注意，如圖13A和13B所示，從波形G1從V2變 化為 ' 的瞬間開始、到 ' 再變化為V2並再度變化為 ' 為止的期間相當於一個幀期間。如 圖13A和13B所示，從波形G1從V2變化為％的瞬間開始、到％再變化為V 2為止的期間相 當於一個柵極選擇期間。
[0555] 在圖13A中，當一個幀期間的一個柵極選擇期間即掃描線823A為％時，位於VD1 至VD2的範圍內的信號線824的電位被保持在像素828內的存儲電容部830中。此外，在圖 13A中，當一個幀期間的一個柵極選擇期間以外的期間即掃描線823A為V2時，與位於V D1至 VD2的範圍內的信號線824的電位無關地，像素828內的存儲電容部830保持在一個柵極選 擇期間輸入的電位。注意，優選的是，在由掃描線823A進行的像素電晶體829的導通或非 導通控制不會誤操作的範圍內，將表示控制線823B的電位變化的概況的波形G2設定為固 定的電位。通過將控制線823B的電位V。設定為V D2以下，優選為％至￥1)2的範圍內，可以使 由掃描線823A進行的像素電晶體829的導通或非導通控制不會誤操作。
[0556] 圖13B是作為一例而示出當將信號線824的電位在一定期間內固定為VD1時的電 位變化的概況的波形圖。圖13B與圖13A不同之處在於如下兩點：具體地示出表示信號線 824的電位變化的波形D (在圖13A中，是位於VD1至VD2的範圍內的任意電位）；示出保持 在像素 828內的存儲電容部830中的電位變化的波形Cpix。在圖13B中，在使波形G1成為 Vi之前將波形D從VD2變化到VD1，然後使波形G1成為Vi，以使保持在像素 828內的存儲電 容部830中的電位即波形Cpix的電位上升（參照圖13B所示的最初的一個柵極選擇期間）。 在圖13B中，在使波形G1成為Vi之前將波形D從V D1變化到VD2，然後使波形G1成為Vi，以 使像素 828內的存儲電容部830的電位即波形Cpix的電位下降（參照圖13B所示的第二次 的一個柵極選擇期間）。通過在使波形G1成為％之前將波形D從V D2變化到VD1或從VD1變 化到VD2，可以減少信號延遲等所導致的誤操作。注意，在圖13B中，有波形D和波形C pix為 相同的電位的期間，但是為明確地表示而使它們彼此偏離。
[0557] 如圖13A及13B所示，通過設置控制線823B，可以得到與實施方式1至實施方式 4中的任一個所示的電晶體相同的作用效果，並且，可以進行對像素電晶體829的閾值電壓 的控制。尤其是，通過將控制線823B的波形G2設定成固定的電位，可以實現閾值電壓穩定 的電晶體，因此是優選的。
[0558] 注意，圖13A和13B所示的表示供給到像素 828的信號的電位變化的概況的波形 圖只是一例，而也可以組合其他驅動方法而使用。作為其他驅動方法的一例，也可以使用如 下驅動方法：針對每個一定期間、每個幀、或每個像素，相對於公共電極的共用電位（公共 電位）而使施加到像素電極的電壓的極性反轉的驅動方法（所謂的反轉驅動）。通過進行 反轉驅動，可以抑制圖像的閃爍等的顯示不均勻性以及顯示元件（例如，液晶元件）的劣 化。注意，作為反轉驅動的實例，以幀反轉驅動為代表，可以舉出源極線反轉驅動、柵極線反 轉驅動、點反轉驅動等。注意，作為顯示方式，可以使用逐行掃描方式或隔行掃描方式等。也 可以採用在像素中設置多個子像素（也稱為副像素）的結構。
[0559] 圖14示出圖12所示的像素828的布局的一例。圖14所示的電晶體是與實施方 式1所示的電晶體相同的溝道蝕刻型。以圖14中的虛線A-B切斷的截面相當於圖1C的截 面。注意，圖14所示的像素的布局圖示出將對應於RGB(R是紅色，G是綠色，B是藍色）這 三種顏色的像素排列並配置在掃描線823A延伸的方向上的所謂的條形配置的實例，但是， 不局限於此，而也可以採用進行三角（delta)配置、或拜耳（Bayer)配置的布局。注意，不 局限於RGB這三種顏色，而也可以採用三種以上的顏色，例如，也可以採用RGBW(W是白色）， 或者對RGB追加諸如黃色、藍綠色、紫紅色等的一種以上的顏色。注意，也可以針對RGB的 各顏色因素的像素而使其顯示區的尺寸不同。
[0560] 圖14的像素的電路示出用作作為掃描線823A的布線及作為電容線832的一個電 極的布線的第一導電層1101、形成像素電晶體829的溝道區的氧化物半導體層1102、用作 作為信號線824的布線及作為電容線832的另一個電極的布線的第二導電層1103、作為像 素電極831的像素電極層1104、用作作為控制線823B的布線的第三導電層1105、用來取 得第二導電層1103與像素電極831之間的接觸的開口部1106(也稱為接觸孔）。在圖14 中，示出在氧化物半導體層1102上方延伸地設置與第一導電層1101平行地設置的第三導 電層1105的結構，但是，如圖15所示，也可以採用覆蓋第一導電層1101上方以及氧化物半 導體層1102上方地設置第三導電層1105的結構。當作為圖15所示的結構而利用具有遮 光性的導電材料形成第三導電層1105時，與圖14的布局圖相比，可以進一步提高第三導電 層1105的遮光性。
[0561] 注意，在圖14等所示的布局圖中，也可以使電晶體的源區及漏區的相對部分成為 U形或C形。或者，也可以使用作第一柵電極的第一導電層1101成為U形或C形。注意， 可以使用作第一柵電極的第一導電層1101的溝道長度方向上的寬度大於氧化物半導體層 1102的寬度。並且，用作第二柵電極的第三導電層1105的寬度（溝道長度方向上的寬度） 小於第一導電層1101的寬度，並且小於氧化物半導體層1102的寬度。
[0562] 注意，圖16示出像素電晶體與掃描線的連接與圖12不同的實例。圖16示出如下 情況：利用實施方式1至實施方式4中的任一個所示的電晶體來使連接到掃描線的第一柵 電極與連接到控制線的第二柵電極連接而得到相同的電位。注意，在圖16中，省略對與圖 12的說明相同的部分的重複說明。
[0563] 圖16是說明構成顯示裝置的信號輸入端子、掃描線、信號線、包括非線性元件的 保護電路以及像素部的位置關係的圖。圖16與圖12不同之處在於如下一點：沒有控制線 823B，並且，具有對應於圖12中的掃描線823A的掃描線823。如圖16所示，通過將第二柵 電極連接到掃描線823來控制像素電晶體，可以省略控制線，並且，可以削減布線數以及信 號線輸入端子822的數目。
[0564] 圖17是示出供給到圖16所示的像素828的信號的電位變化的概況的波形圖。說 明圖16中的像素828的工作。圖17示出連接到任意的像素的掃描線823、信號線824以及 電容線832的各電位的波形。注意，為明確地表示與圖13A不同之處而在圖17中將連接到 掃描線823而成為相等的第一柵電極的電位和第二柵電極的電位彼此稍微偏離而分開示 出。圖17是以橫軸為時間且以縱軸為電位而示出如下波形的時間變化的圖：表示第一柵電 極的電位變化的概況的波形G1、表示第二柵電極的電位變化的概況的波形G2、表示信號線 824的電位變化的概況的波形D、表示電容線832的電位變化的波形COM。注意，將波形G1 和波形G2的高電源電位表示為Vi，將波形G1和波形G2的低電源電位表示為V 2，將波形D 的高電源電位表不為VD1，將波形D的低電源電位表不為VD2，並且將波形COM的電位表不為 ν ωΜ。注意，如圖17所示，從波形G1從V2變化為Vi的瞬間開始、到Vi再變化為V2並再度變 化為％為止的期間相當於一個幀期間。如圖17所示，從波形G1從V 2變化為％的瞬間開 始、到 ' 再變化為V2為止的期間相當於一個柵極選擇期間。
[0565] 在圖17中，當一個幀期間的一個柵極選擇期間即掃描線823為％時，位於VD1至 V D2的範圍內的信號線824的電位被保持在像素828內的存儲電容部830中。此外，在圖17 中，當一個幀期間的一個柵極選擇期間以外的期間即掃描線823為V2時，與位於V D1至VD2 的範圍內的信號線824的電位無關地，像素828內的存儲電容部830保持在一個柵極選擇 期間輸入的電位。
[0566] 如圖17所示，通過使波形G1和波形G2的電位相同，可以增加成為像素電晶體829 的溝道的區域，並且可以增加流過像素電晶體829的電流量，所以可以使顯示元件高速工 作。作為以使波形G1和波形G2成為相同電位的方式進行驅動時的其他結構，可以舉出如 圖18所示的設置第一掃描線驅動電路802A及第二掃描線驅動電路802B的結構。如圖18 所示，也可以採用如下結構：第一掃描線驅動電路802A及第二掃描線驅動電路802B利用供 給掃描信號的第一掃描線823C及第二掃描線823D來控制電晶體。
[0567] 注意，與圖13A和13B同樣，圖17所示的示出電位變化的概況的波形圖只是一例， 而也可以組合其他驅動方法而使用。作為其他驅動方法的一例，也可以使用如下驅動方法 ： 針對每個一定期間、每個幀或每個像素，相對於公共電極的共用電位（公共電位）而使施加 到像素電極的電壓的極性反轉的驅動方法（上述的所謂的反轉驅動）。通過利用反轉驅動， 得到與上述同樣的效果。
[0568] 圖19示出圖16所示的像素 828的布局的一例。圖19所示的電晶體是與實施方式 1所示的電晶體相同的溝道蝕刻型。注意，圖19所示的像素的布局圖示出將對應於RGB(R 是紅色，G是綠色，B是藍色）這三種顏色的像素排列並配置在掃描線823延伸的方向上的 所謂的條形配置的實例，但是，不局限於此，而也可以採用進行三角配置、拜耳配置的布局。 注意，不局限於RGB這三種顏色，例如，也可以採用RGBW(W是白色），或者對RGB追加諸如黃 色、藍綠色、紫紅色等的一種以上的顏色。注意，也可以針對RGB的各顏色要素的像素而使 其顯示區的尺寸不同。
[0569] 圖19的像素的電路示出用作作為掃描線823的布線及作為電容線832的一個電 極的布線的第一導電層1101、形成像素電晶體829的溝道區的氧化物半導體層1102、用作 作為信號線824的布線及作為電容線832的另一個電極的布線的第二導電層1103、作為像 素電極831的像素電極層1104、連接到第一導電層1101的第三導電層1105、用來取得第二 導電層1103與像素電極831之間的接觸或者用來取得第一導電層1101與第三導電層1105 之間的接觸的開口部1106(也稱為接觸孔）。在圖19中，示出在氧化物半導體層1102上方 針對每個像素電晶體829而設置第三導電層1105的結構，但是，如圖20所示，也可以採用 覆蓋第一導電層1101上方以及氧化物半導體層1102上方地設置第三導電層1105的結構。 當作為圖20所示的結構而利用具有遮光性的導電材料形成第三導電層1105時，與圖19的 布局圖相比，可以進一步提高第三導電層1105的遮光性。
[0570] 注意，在圖19等所示的布局圖中，也可以使電晶體的源區及漏區的相對部分成為 U形或C形。或者，也可以使用作柵電極的第一導電層1101成為U形或C形。注意，可以使 用作第一柵電極的第一導電層1101的溝道長度方向上的寬度大於氧化物半導體層1102的 寬度。注意，用作第二柵電極的第三導電層1105的寬度（溝道長度方向上的寬度）大於第 一導電層1101的寬度，並且大於氧化物半導體層1102的寬度。
[0571] 如上所述，通過使用實施方式1至實施方式4中的任一個結構的電晶體，可以得到 上述實施方式所說明的效果，並且可以使閾值電壓成為適當的值。
[0572] 注意，在本實施方式中，可以自由地將各附圖所述的內容與其他實施方式所述的 內容適當地組合或替換等。
[0573] (實施方式7)
[0574] 在本實施方式中，說明應用實施方式1至實施方式4中的任一個所示的使用氧化 物半導體層的電晶體的發光顯示裝置。作為發光顯示裝置所具有的顯示元件，在此示出利 用電致發光的發光元件作為例子。利用電致發光的發光元件根據發光材料是有機化合物還 是無機化合物而被區分，前者稱為有機EL元件，而後者稱為無機EL元件。
[0575] 在有機EL元件中，通過對發光元件施加電壓，來自一對電極的電子及空穴分別注 入到包含發光性有機化合物的層中，由此電流流動。並且，這些載流子（電子及空穴）重新 結合來使該發光性有機化合物形成激發態，並且當從該激發態回到基態時發光。具有這種 機理的發光元件稱為電流激髮型發光元件。
[0576] 無機EL元件根據其元件結構而被分類為分散型無機EL元件和薄膜型無機EL元 件。分散型無機EL元件包括將發光材料顆粒分散在粘合劑中的發光層，並且其發光機理是 利用供體能級和受體能級的供體一受體複合型發光。薄膜型無機EL元件是將發光層夾在 電介質層之間並進而夾在電極之間的結構，並且其發光機理是利用金屬離子內殼層電子躍 遷的定域型發光。
[0577] 注意，在本實施方式中，使用有機EL元件作為發光元件來進行說明。
[0578] 圖21示出具備上述實施方式1至實施方式4中的任一個所述的電晶體的發光顯 示裝置的像素的一例。
[0579] 說明發光顯示裝置所具備的像素的結構和工作。在此，示出如下實例：一個像素包 括兩個η溝道型電晶體，在每個η溝道型電晶體中，將氧化物半導體層（例如In-Ga-Zn-0 類非單晶膜）用於溝道形成區。
[0580] 像素6400包括開關電晶體6401 (第一電晶體）、驅動電晶體6402 (第二電晶體）、 電容兀件6403以及發光兀件6404。在開關電晶體6401中，第一柵電極連接到掃描線 6406A，第二柵電極連接到控制線6406B，第一電極（源電極及漏電極中的一個）連接到信號 線6405,並且，第二電極（源電極及漏電極中的另一個）連接到驅動電晶體6402的柵極。 在驅動電晶體6402中，第一柵電極通過電容元件6403連接到電源線6407,第二柵電極連接 到控制線6406B，第一電極連接到電源線6407,並且第二電極連接到發光元件6404的第一 電極（像素電極）。發光元件6404的第二電極相當於公共電極6408。公共電極6408電連 接到形成在同一個襯底上的公共電位線，並且其連接部分可以用作公共連接部。
[0581] 另外，將發光元件6404的第二電極（公共電極6408)設定為低電源電位。注意， 低電源電位是指以對電源線6407設定的高電源電位為基準而滿足低電源電位<高電源電 位的電位，並且作為低電源電位例如可以舉出GND、0V等。將該高電源電位與低電源電位的 電位差施加到發光兀件6404,使電流流過發光兀件6404以使發光兀件6404發光，因此以使 高電源電位與低電源電位的電位差成為發光兀件6404的正向閾值電壓以上的方式設定各 電位。
[0582] 另外，還可以使用驅動電晶體6402的柵極電容來代替電容元件6403,由此省略電 容元件6403。至於驅動電晶體6402的柵極電容，例如可以在溝道區與柵電極之間形成。
[0583] 當進行模擬灰度驅動時，對驅動電晶體6402的第一柵極施加發光元件6404的正 向電壓+驅動電晶體6402的閾值電壓以上的電壓。發光元件6404的正向電壓是指在得到 所希望的亮度時的電壓，至少包括正向閾值電壓。注意，通過輸入使驅動電晶體6402在飽 和區中工作的視頻信號，可以使電流在發光元件6404中流動。為了使驅動電晶體6402在 飽和區中工作，而將電源線6407的電位設定為高於驅動電晶體6402的第一柵極電位。通 過將視頻信號設定為模擬值，可以根據視頻信號而使電流在發光元件6404中流動，而進行 模擬灰度驅動。
[0584] 如圖21所示，通過設置控制線6406B，與實施方式1至實施方式4中的任一個所示 的電晶體同樣，可以控制開關電晶體6401和驅動電晶體6402的閾值電壓。尤其是，在驅動 電晶體6402中，以使驅動電晶體6402在飽和區中工作的方式輸入視頻信號。因此，通過利 用控制線6406B的電位來控制閾值電壓，可以使由於閾值電壓的漂移而發生的、要輸入的 視頻信號與發光元件的亮度之間的偏離小。其結果，可以謀求實現顯示裝置的顯示質量的 提1?。
[0585] 注意，開關電晶體6401是作為開關而工作的電晶體，所以也可以不進行利用控制 線6406B的對第二柵極的電位的控制。就是說，也可以將控制線6406B只連接到驅動晶體 管6402的第二柵極。
[0586] 注意，圖21所示的像素結構不局限於此。例如，還可以對圖21所示的像素新追加 開關、電阻元件、電容元件、電晶體或邏輯電路等。
[0587] 注意，在進行數字灰度驅動的情況下，對驅動電晶體6402的柵極輸入使驅動晶體 管6402成為完全導通或完全截止這兩種狀態中的任一種的視頻信號。就是說，使驅動晶 體管6402在線性區中工作。由於使驅動電晶體6402在線性區中工作，所以將驅動電晶體 6402的第一柵極的電位設定為高於電源線6407的電位。注意，對信號線6405施加（電源 線電壓+驅動電晶體6402的Vth)以上的電壓。可以採用與圖21相同的像素結構。
[0588] 接下來，參照圖22A至22C而說明發光元件的結構。在此，舉出驅動電晶體是η溝 道型電晶體的實例而說明像素的截面結構。圖22Α至22C所示的驅動電晶體即電晶體7001、 電晶體7011及電晶體7021可以與實施方式1所示的電晶體471等同樣地製造，並且將氧 化物半導體層使用於溝道形成區。
[0589] 為了取出發光，發光元件的陽極和陰極中的至少一個為透明即可。並且，在 襯底上形成電晶體及發光元件，該發光元件具有如下結構：從與襯底相反一側的面取 出發光的頂部發射結構（top-emission);從襯底一側的面取出發光的底部發射結構 (bottom-emission);從襯底一側及與襯底相反一側的面的雙方取出發光的雙面發射結構 (dual-emission)，而且，如圖22A至22C所示，在本實施方式中，這些發射結構的任一個都 可以應用。
[0590] 參照圖22A而說明頂部發射結構的發光元件。
[0591] 圖22A示出如下情況的像素的截面圖：將實施方式1所示的電晶體7001用作配置 在像素中的驅動電晶體，並且從電連接到電晶體7001的發光元件7002發射的光發射到陽 極7005 -側。電晶體7001由保護層7007和樹脂層7017覆蓋，並在樹脂層7017上具有使 用氮化矽而形成的第二保護絕緣層7018,並且電晶體7001的溝道使用Ιη-Ζη-0類氧化物半 導體形成。
[0592] 在圖22A中，發光元件7002的陰極7003和作為驅動電晶體的電晶體7001電連接， 並且在陰極7003上按順序層疊形成有發光層7004、陽極7005。陰極7003隻要是功函數低 並反射光的導電材料，就可以使用各種材料。例如，優選採用Ca、Al、MgAg、AlLi等。
[0593] 注意，在圖22A中，使用與陰極7003相同的材料形成的第二柵電極7009覆蓋氧化 物半導體層，並且第二柵電極7009對氧化物半導體層進行遮光。第二柵電極7009控制晶 體管7001的閾值電壓。通過使用相同材料以同一個層形成陰極7003和第二柵電極7009， 可以削減工序數。
[0594] 並且，為了防止第二柵電極7009和陰極7003的短路，而設置有使用絕緣材料構成 的分隔壁7006。以與從分隔壁7006的一部分露出的陰極7003的一部分和分隔壁7006這 雙方重疊的方式設置有發光層7004。
[0595] 而且，發光層7004可以使用單層或多層的疊層形成。在層疊多個層而形成時，在 陰極7003上按順序層疊形成電子注入層、電子傳輸層、發光層、空穴傳輸層、空穴注入層。 注意，並不需要都設置這些層。使用透過光的具有透光性的導電材料形成陽極7005,例如也 可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、 包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（下面，表示為ITO)、銦鋅 氧化物、或添加有氧化矽的銦錫氧化物等。
[0596] 使用陰極7003、陽極7005以及夾在陰極7003和陽極7005之間的發光層7004形 成發光元件7002。在圖22Α所示的像素中，從發光元件7002發射的光如箭頭所示發射到陽 極7005 -側。
[0597] 接著，參照圖22Β而說明底部發射結構的發光元件。
[0598] 圖22Β示出如下情況的像素的截面圖：將實施方式1所示的電晶體7011用作配置 在像素中的驅動電晶體，並且從電連接到電晶體7011的發光元件7012發射的光發射到陰 極7013 -側。電晶體7011由保護層7007和樹脂層7017覆蓋，並在樹脂層7017上具有使 用氮化矽而形成的第二保護絕緣層7018,並且電晶體7011的溝道使用In-Ga-Zn-Ο類氧化 物半導體形成。
[0599] 在圖22B中，在與作為驅動電晶體的電晶體7011電連接的具有透光性的導電膜 7010上形成有發光元件7012的陰極7013,並且在陰極7013上按順序層疊形成有發光層 7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以覆蓋陽極7015上方地形 成有用來反射光或遮光的屏蔽膜7016。與圖22A的情況同樣，陰極7013隻要是功函數低的 導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度（優選為5nm至30nm 左右）。例如，可以將厚度為20nm的鋁膜用作陰極7013。
[0600] 而且，與圖22A同樣，發光層7014可以使用單層或多個層的疊層形成。陽極7015 不需要透過光，但是可以與圖22A同樣地使用具有透光性的導電材料形成。並且，雖然屏蔽 膜7016例如可以使用反射光的金屬膜等，但是不局限於此。例如，也可以使用添加有黑色 顏料的樹脂等。
[0601] 注意，在圖22B中，採用使用與具有透光性的導電膜7010相同的導電材料設置的 第二柵電極7019覆蓋氧化物半導體層的結構。在本實施方式中，作為第二柵電極7019的 材料，使用包含氧化矽的銦錫氧化物。第二柵電極7019控制電晶體7011的閾值電壓。通 過使用相同材料以同一個層形成具有透光性的導電膜7010和第二柵電極7019,可以削減 工序數。使用第二柵電極7019的上方的屏蔽膜7016來對電晶體7011的氧化物半導體層 進行遮光。
[0602] 使用陰極7013、陽極7015以及夾在陰極7013和陽極7015之間的發光層7014形 成發光元件7012。在圖22B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射 到陰極7013-側。
[0603] 接著，參照圖22C而說明雙面發射結構的發光元件。
[0604] 圖22C示出如下情況的像素的截面圖：將實施方式1所示的電晶體7021用作配置 在像素中的驅動電晶體，並且從電連接到電晶體7021的發光元件7022發射的光穿過陽極 7025 -側和陰極7023 -側的雙方。電晶體7021由保護層7007和樹脂層7017覆蓋，並在 樹脂層7017上具有使用氮化矽而形成的第二保護絕緣層7018,並且電晶體7021的溝道使 用Ζη-0類氧化物半導體形成。
[0605] 在與電晶體7021通過連接電極7028電連接的具有透光性的導電膜7027上形成 有發光元件7022的陰極7023,並且在陰極7023上按順序層疊形成有發光層7024、陽極 7025。與圖22A的情況同樣，陰極7023隻要是功函數低的導電材料，就可以使用各種材料。 但是，將其厚度設定為透過光的程度（優選為5nm至30nm左右）。例如，可以將厚度為20nm 的鋁膜用作陰極7023。
[0606] 而且，與圖22A同樣，發光層7024可以使用單層或多個層的疊層形成。陽極7025 可以與圖22A同樣地使用具有透光性的導電材料形成。
[0607] 使用陰極7023、陽極7025以及夾在陰極7023和陽極7025之間的發光層7024形 成發光元件7022。在圖22C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射 到陽極7025 -側和陰極7023 -側的雙方。
[0608] 注意，在圖22C中，第二柵電極7029覆蓋氧化物半導體層。從而，作為第二柵電極 7029的材料，使用具有透光性的導電材料（例如，Ti、氮化鈦、A1、W等）。在此，作為第二柵 電極7029的材料，使用鈦。利用第二柵電極7029控制電晶體7021的閾值電壓。使用第二 柵電極7029來對電晶體7021的氧化物半導體層進行遮光。通過使用與第二柵電極7029 相同的材料（就是鈦）以同一個層形成連接到電晶體7021的連接電極7028。
[0609] 注意，雖然在此說明作為發光元件而使用有機EL元件的情況，但是也可以作為發 光元件而使用無機EL元件。
[0610] 注意，雖然在本實施方式中示出控制發光元件的驅動的電晶體（驅動電晶體）和 發光元件連接的實例，但是也可以在驅動電晶體和發光元件之間連接有電流控制電晶體。
[0611] 接下來，參照圖23A和23B而說明相當於半導體裝置的一個方式的發光顯示面板 (也稱為發光面板）的外觀及截面。圖23A是一種發光顯示面板的俯視圖，其中使用密封材 料將形成在第一襯底上的電晶體及發光元件密封在第一襯底與第二襯底之間，而且圖23B 是沿圖23A的H-I線的截面圖。
[0612] 以圍繞設置在第一襯底4500上的像素部4502、信號線驅動電路4503a、信號線驅 動電路4503b、掃描線驅動電路4504a以及掃描線驅動電路4504b的方式設置有密封材料 4505。此外，在像素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電 路4504a以及掃描線驅動電路4504b上方設置有第二襯底4506。因此，像素部4502、信號線 驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a以及掃描線驅動電路4504b 與填充材料4503 -起由第一襯底4500、密封材料4505和第二襯底4506密封。像這樣，為 防止暴露於外部空氣而優選使用氣密性高且漏氣少的保護膜（貼合膜、紫外線固化樹脂膜 等）或覆蓋材料進行封裝（封入）。
[0613] 設置在第一襯底4500上的像素部4502、信號線驅動電路4503a、信號線驅動電路 4503b、掃描線驅動電路4504a以及掃描線驅動電路4504b包括多個電晶體。在圖23B中， 例示了包括在像素部4502中的電晶體4510和包括在信號線驅動電路4503a中的電晶體 4509。
[0614] 在此，在電晶體4509和電晶體4510中使用Ζη-0類氧化物半導體。在本實施方式 中，電晶體4509和電晶體4510是η溝道型電晶體。電晶體4509和電晶體4510由第一保 護層4507上的樹脂層4508、樹脂層4508上的第二保護絕緣層4514覆蓋。注意，使用氮化 矽而形成的第二保護絕緣層4514被形成為覆蓋樹脂層4508的頂面和側面。在電晶體4509 的上方設置有第二柵電極4522,並且在電晶體4510的上方設置有第二柵電極4521。第二 柵電極4521和第二柵電極4522以同一層形成，並且它們控制電晶體的閾值電壓，也用作氧 化物半導體層的保護層。
[0615] 第二柵電極4522的寬度大於電晶體4509的柵電極的寬度，並且柵極電壓可以施 加到整個氧化物半導體層。在使用具有遮光性的導電材料形成第二柵電極4522的情況下， 可以遮斷射向電晶體4509的氧化物半導體層的光。在使用具有遮光性的導電材料形成第 二柵電極4522的情況下，可以防止因氧化物半導體的光敏性而引起的電晶體的電特性的 變化，因而可以使該電晶體穩定地工作。
[0616] 第二柵電極4521的寬度與第二柵電極4522的寬度不同，而將第二柵電極4521的 寬度設定為小於電晶體4510的第一柵電極的寬度。通過使第二柵電極4521的寬度小於晶 體管4510的第一柵電極的寬度，縮小該第二柵電極4521與電晶體4510的源電極或漏電極 重疊的面積，可以降低寄生電容。第二柵電極4521的寬度小於電晶體4510的氧化物半導 體層的寬度，從而僅對一部分進行遮光，但是進而在上方設置有第二電極層4513,並且，通 過使用具有遮光性的導電材料而形成第二電極層4513,可以對整個氧化物半導體層進行遮 光。
[0617] 發光元件4511所包括的像素電極即第一電極層4517連接到電晶體4510的源電 極或漏電極。注意，發光兀件4511具有層疊有第一電極層4517、電致發光層4512和第二電 極層4513的結構，但是不局限於此。發光元件4511的結構可以根據從發光元件4511取出 的光的方向等而適當地改變。
[0618] 分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。特別地，優選 的是，使用感光性材料來在第一電極層4517上形成開口部，使得該開口部的側壁成為具有 連續曲率的傾斜面，以形成分隔壁4520。
[0619] 電致發光層4512可以使用單層或多層的疊層來形成。
[0620] 為了防止氧、氫、水分、二氧化碳等進入發光元件4511，而也可以覆蓋第二電極層 4513和分隔壁4520地形成保護膜。作為保護膜，可以舉出氮化矽膜、氮氧化矽膜、DLC膜 等。
[0621] 供給到信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、掃 描線驅動電路4504b或者像素部4502的各種信號和電位由FPC4518a和FPC4518b提供。
[0622] 在本實施方式中，連接端子電極4515使用與發光兀件4511的第一電極層4517相 同的材料以同一層形成。並且，端子電極4516使用與電晶體4509和電晶體4510所包括的 源電極及漏電極相同的材料以同一層形成。注意，在端子電極4516下方具有電晶體4509 和電晶體4510的柵極絕緣層4501。
[0623] 連接端子電極4515通過各向異性導電膜4519電連接到FPC4518a所包括的端子。
[0624] 位於從發光兀件4511取出光的方向上的第二襯底4506需要具有透光性。在那種 情況下，使用諸如玻璃板、塑料板、聚酯膜或丙烯酸樹脂膜等具有透光性的襯底。
[0625] 注意，作為填充材料4503,除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹 脂或熱固化樹脂。例如，可以使用PVC(聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮 樹脂、PVB(聚乙烯醇縮丁醛）或EVA(乙烯-醋酸乙烯酯）。在此，作為填充材料而使用氮。
[0626] 注意，在有需要時，既可以在發光元件的發射面上適當地設置諸如偏振片、圓偏振 片（包括橢圓偏振片）、相位差板（λ /4片、λ /2片）、濾色片等的光學膜，又可以在偏振片、 圓偏振片上設置抗反射膜。例如，可以進行防炫光（anti-glare)處理，其中，利用表面的凹 凸來使反射光擴散，而可以減少炫光。
[0627] 信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a以及掃描 線驅動電路4504b也可以在另外的襯底上使用單晶半導體膜或多晶半導體膜來形成。注 意，也可以在另外的襯底上只形成信號線驅動電路，或者在另外的襯底上形成掃描線驅動 電路的一部分或全部。
[0628] 通過上述工序，可以製造可靠性高的發光顯示裝置（顯示面板）作為半導體裝置。
[0629] 本實施方式可以與其他實施方式所記載的結構適當地組合來實施。
[0630] (實施方式8)
[0631] 在本實施方式中，說明應用實施方式1至實施方式4中的任一個所示的使用氧化 物半導體層的電晶體的液晶顯示裝置。通過將實施方式1至實施方式4中的任一個所示的 使用氧化物半導體層的電晶體用於驅動電路並進而用於像素部，可以製造具有顯示功能的 液晶顯示裝置。注意，使用該電晶體並將驅動電路的一部分或全部形成在與像素部相同的 襯底上，可以形成系統化面板（system-on-panel)。
[0632] 液晶顯示裝置包括作為顯示元件的液晶元件（液晶顯示元件）。
[0633] 注意，液晶顯示裝置包括處於密封有顯示元件的狀態的面板、處於在該面板上安 裝有包括控制器的1C等的狀態的模塊。再者，在相當於製造該液晶顯示裝置的過程中的、 顯示元件完成之前的一個方式的元件襯底中，各像素分別具備用來將電流供給到顯示元件 的單元。具體而言，元件襯底既可以是只形成有顯示元件的像素電極的狀態，又可以是形成 成為像素電極的導電膜之後且通過蝕刻形成像素電極之前的狀態，而可以採用所有方式。
[0634] 注意，本說明書中的液晶顯示裝置是指圖像顯示器件、顯示器件或光源（包括照 明裝置）。注意，液晶顯示裝置都包括安裝有連接器諸如FPC (Flexible Printed Circuit; 柔性印刷電路）、TAB (Tape Automated Bonding;載帶自動鍵合）帶或 TCP (Tape Carrier Package ;載帶封裝）的模塊；將印刷線路板設置於TAB帶或TCP的端部的模塊；或者通過 C0G(Chip On Glass ;玻璃上晶片）方式將1C(集成電路）直接安裝到顯示元件上的模塊。
[0635] 參照圖24A1至24B而說明相當於液晶顯示裝置的一個方式的液晶顯示面板的外 觀及截面。圖24A1及24A2示出使用密封材料4005將液晶元件4013密封在第一襯底4001 和第二襯底4006之間的面板的俯視圖，並且，圖24B相當於沿著圖24A1及24A2的M-N的 截面圖。
[0636] 在圖24A1至24B中，以圍繞設置在第一襯底4001上的像素部4002和掃描線驅動 電路4004的方式設置有密封材料4005。此外，在像素部4002、掃描線驅動電路4004上方 設置有第二襯底4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008 -起由第 一襯底4001、密封材料4005、第二襯底4006密封。在本實施方式中，雖然沒有特別的限制， 但將呈現藍相的液晶材料用於液晶層4008。呈現藍相的液晶材料在從沒有施加電壓的狀態 到施加電壓的狀態下具有lmsec以下的短響應速度，由此可以進行高速響應。呈現藍相的 液晶材料包括液晶及手性試劑。手性試劑用來將液晶取向為螺旋結構並呈現藍相。例如， 將混合有5wt%以上的手性試劑的液晶材料用於液晶層即可。作為液晶，使用熱致液晶、低 分子液晶、商分子液晶、鐵電性液晶、反鐵電性液晶等。
[0637] 在圖24A1中，在第一襯底4001上的不同於密封材料4005所圍繞的區域的區域中 安裝有信號線驅動電路4003,該信號線驅動電路4003在另行準備的襯底上使用單晶半導 體膜或多晶半導體膜形成。
[0638] 圖24A2是將信號線驅動電路的一部分形成在第一襯底4001上的實例，其中，在第 一襯底4001上形成信號線驅動電路4003b，並且，安裝有信號線驅動電路4003a，該信號線 驅動電路4003a在另行準備的襯底上使用單晶半導體膜或多晶半導體膜形成。
[0639] 注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以使用C0G方法、 引線鍵合方法、TAB方法等。圖24A1是通過C0G方法安裝信號線驅動電路的實例，並且圖 24A2是通過TAB方法安裝信號線驅動電路的實例。
[0640] 注意，設置在第一襯底4001上的像素部4002和掃描線驅動電路4004包括多個晶 體管。圖24B示出像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的晶 體管4011。在電晶體4010和電晶體4011上設置有第一保護絕緣層4020、作為第二保護絕 緣層的樹脂層4021以及第三保護絕緣層4022。作為電晶體4010及電晶體4011，可以應用 實施方式1至實施方式4中的任一個所示的電晶體。在本實施方式中，電晶體4010及晶體 管4011是將氧化物半導體層用於溝道形成區的η溝道型電晶體。
[0641] 電晶體4010及電晶體4011由第一保護絕緣層4020、作為第二保護絕緣層的樹脂 層4021以及第三保護絕緣層4022覆蓋。在電晶體4010及電晶體4011的氧化物半導體層 及柵極絕緣層4019上方以接觸的方式設置第一保護絕緣層4020。
[0642] 注意，用作平坦化絕緣膜的第二保護絕緣層即樹脂層4021可以使用聚醯亞胺、丙 烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等具有耐熱性的有機材料來形成。此外，除了這些 有機材料以外，還可以使用低介電常數材料（low-k材料）、矽氧烷類樹酯、PSG(磷矽酸鹽玻 璃）、BPSG(硼磷矽酸鹽玻璃）等。注意，也可以層疊使用這些材料而形成的多個絕緣膜，來 形成絕緣層。注意，樹脂層4021是透光性樹脂層，並且在本實施方式中使用感光性聚醯亞 胺樹脂。
[0643] 對絕緣層的形成方法沒有特別的限制，可以根據其材料而使用如下：方法諸如濺 射法、S0G法、旋塗、浸塗、噴塗、液滴噴射法（噴墨法、絲網印刷、膠印刷等）；裝置諸如刮刀、 輥塗機、幕塗機、刮刀塗機等。
[0644] 注意，第三保護絕緣層4022用來防止在大氣中漂浮的有機物、金屬物或水蒸氣等 汙染氧化物半導體層的雜質元素（鈉等）進入，而優選為緻密的膜。保護膜利用PCVD法或 濺射法並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化 鋁膜或者氮氧化鋁膜的單層或疊層來形成，即可。
[0645] 第三保護絕緣層4022使用利用等離子體CVD法以低功率條件而得到的氮化矽來 形成。使用氮化矽形成的基底絕緣層4007和第三保護絕緣層4022具有在像素部的外側接 觸的結構，並且它們也密封作為第二保護絕緣層的樹脂層4021的側面，利用氮化矽膜圍繞 電晶體4010及電晶體4011，以提商電晶體4010及電晶體4011的可罪性。
[0646] 在第一保護絕緣層4020上的與電晶體4011的氧化物半導體層重疊的位置上形成 第二柵電極4028。在第三保護絕緣層4022上的與電晶體4010的氧化物半導體層重疊的位 置上形成第二柵電極4029。
[0647] 在第一襯底4001上設置像素電極層4030和公共電極層4031，並且像素電極層 4030與電晶體4010電連接。可以將第二柵電極4028及第二柵電極4029的電位設定為與 公共電極層4031共同的電位。第二柵電極4028及第二柵電極4029使用公共電極層4031 形成。當使用具有遮光性的材料形成第二柵電極4028及第二柵電極4029時，可以用作對 電晶體4011及電晶體4010的氧化物半導體層進行遮光的遮光層。
[0648] 可以將第二柵電極4028及第二柵電極4029設定為與公共電極層4031不同的電 位。在此情況下，設置與第二柵電極4028及第二柵電極4029電連接的控制線，並且利用控 制線的電位來控制電晶體4010及電晶體4011的閾值電壓。
[0649] 注意，不局限於上述記載，而既可以將第二柵電極4028及第二柵電極4029連接到 第一柵電極，又可以使第二柵電極4028及第二柵電極4029成為浮動狀態。
[0650] 液晶元件4013包括像素電極層4030、公共電極層4031及液晶層4008。在本實 施方式中，使用一種方法，其中產生大致平行於襯底（即，水平方向）的電場，並在與襯 底平行的面內使液晶分子活動，以控制灰度。作為這種方法，可以應用：在IPS(In Plane Switching:平面內切換）模式中使用的電極結構；在FFS(Fringe Field Switching:邊緣 場切換）模式中使用的電極結構。注意，在第一襯底4001及第二襯底4006的外側分別設 置有偏振片4032及偏振片4033。
[0651] 注意，作為第一襯底4001及第二襯底4006,可以使用具有透光性的玻璃襯底或者 塑料襯底等。作為塑料襯底，可以使用FRP(玻璃纖維增強塑料）板、PVF(聚氟乙烯）膜、 聚酯膜或丙烯酸樹脂膜。或者，也可以使用具有將鋁箔夾在PVF膜或聚酯膜之間的結構的 薄片。
[0652] 柱形隔塊4035是對絕緣膜進行選擇性的蝕刻而得到的，它為調整液晶層4008的 厚度（單元間隙）而提供。注意，不局限於此，而也可以使用球形間隔物。在與第二柵電極 4029重疊的位置上配置柱形的柱形隔塊4035。
[0653] 雖然在圖24A1至24B的液晶顯示裝置中示出在襯底的外側（可見一側）設置偏 振片的實例，但是也可以將偏振片設置在襯底的內側。
[0654] 注意，也可以將用作黑基體（black matrix)的遮光層適當地設置在所需要的位置 上。在圖24A1至24B中，以覆蓋電晶體4010及電晶體4011的上方的方式在第二襯底4006 一側設置有遮光層4034。通過設置遮光層4034,可以進一步提高對比度，並且可以使晶體 管穩定地工作。
[0655] 通過設置遮光層4034,可以衰減對電晶體的氧化物半導體層入射的光的強度，並 且，可以防止因氧化物半導體層的光敏性而引起的電晶體的電特性的變化，因而可以使該 電晶體穩定地工作。
[0656] 可以使用諸如包含氧化鶴的銦氧化物、包含氧化鶴的銦鋅氧化物、包含氧化鈦的 銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（以下稱為ΙΤ0)、銦鋅氧化物或添加有氧 化矽的銦錫氧化物等具有透光性的導電材料來形成像素電極層4030、公共電極層4031、第 二柵電極4028及第二柵電極4029。
[0657] 或者，可以使用包含導電性高分子（也稱為導電性聚合物）的導電性組合物來形 成像素電極層4030、公共電極層4031、第二柵電極4028以及第二柵電極4029。
[0658] 供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002 的各種信號及電位由FPC4018提供。
[0659] 由於電晶體易於被靜電等損壞，所以優選針對柵極線或源極線而將驅動電路保護 用的保護電路設置在同一個襯底上。保護電路優選利用使用氧化物半導體的非線性元件來 設置。
[0660] 在圖24A1至24B中，連接端子電極4015使用與像素電極層4030相同的層形成， 並且端子電極4016使用與電晶體4010及電晶體4011的源電極及漏電極相同的層形成。
[0661] 連接端子電極4015通過各向異性導電膜4017電連接到FPC4018所包括的端子。
[0662] 雖然圖24A1至24B示出另行形成信號線驅動電路4003並且將它安裝到第一襯底 4001的實例，但是不局限於此。既可以另行形成掃描線驅動電路並安裝，又可以僅另行形成 信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
[0663] 圖25示出液晶顯示裝置的截面結構的一例，其中，採用密封材料2602將元件襯底 2600和對置襯底2601固定，並且將包括電晶體等的元件層2603及液晶層2604設置在該元 件襯底2600和對置襯底2601之間。
[0664] 在進行彩色顯示的情況下，例如，可以將發射多種發光顏色的發光二極體配置在 背光燈部。在RGB方式的情況下，將紅色發光二極體2610R、綠色發光二極體2610G和藍色 發光二極體2610B分別配置在液晶顯示裝置的顯示區被分割成多個而形成的分割區中。
[0665] 在對置襯底2601的外側設置偏振片2606,並且在兀件襯底2600的外側設置偏振 片2607以及光學片2613。光源使用紅色發光二極體2610R、綠色發光二極體2610G、藍色發 光二極體2610B和反射板2611來形成。設置於電路襯底2612的LED控制電路2614利用 柔性線路板2609連接到元件襯底2600的布線電路部2608,並且還組裝有例如控制電路或 電源電路等外部電路。
[0666] 雖然本實施方式示出利用這種LED控制電路2614來使LED分別發光，以得到場序 制（field sequential)方式的液晶顯示裝置的實例，但是不局限於此，而也可以利用冷陰極 管或白色LED作為背光燈的光源並設置濾色片。
[0667] 雖然在本實施方式中示出在IPS模式中使用的電極結構的實例，但是不局限於 此，而可以使用 TN(Twisted Nematic :扭轉向列）模式、MVA(Multi_domain Vertical Alignment:多區域垂直取向）模式、PVA (Patterned Vertical Alignment:垂直取向構型） 模式、ASM (Axially Symmetric aligned Micro-cell :軸對稱排列微胞）模式、0CB(0ptical Compensated Birefringence :光學補償雙摺身寸）模式、FLC(Ferroelectric Liquid Crystal :鐵電性液晶）模式、AFLC(AntiFerroelectric Liquid Crystal :反鐵電性液晶） 模式等。
[0668] 本實施方式可以與其它實施方式所記載的結構適當地組合來實施。
[0669] (實施方式9)
[0670] 在本實施方式中，說明作為包括具有氧化物半導體層的多個電晶體的半導體裝置 的電子紙的一例。
[0671] 圖26A示出有源矩陣型電子紙的截面圖。作為配置於用於半導體裝置的顯示部的 電晶體581，使用在實施方式1至實施方式4中的任一個中說明的電晶體。
[0672] 圖26A的電子紙是採用旋轉球顯示方式的顯示裝置的一例。旋轉球顯示方式是指 如下方法：將各以黑色和白色著色的球形粒子使用於顯示元件，並將該球形粒子配置在第 一電極層與第二電極層之間，並且在第一電極層與第二電極層之間發生電位差來控制球形 粒子的方向，從而進行顯示。
[0673] 電晶體581是底柵結構的電晶體，並且第一電極層587通過形成在第一保護絕緣 層584、作為第二保護絕緣層的樹脂層585以及第三保護絕緣層586中的開口部電連接到源 電極或漏電極。第一保護絕緣層584覆蓋電晶體581，並在第一保護絕緣層584上的樹脂層 585上設置第二柵電極582,並且覆蓋第二柵電極582地設置第三保護絕緣層586。電晶體 581所具有的氧化物半導體層由第一保護絕緣層584、作為第二保護絕緣層的樹脂層585、 第二柵電極582以及第三保護絕緣層586保護。
[0674] 在第一電極層587與第二電極層588之間設置有球形粒子589。該球形粒子589 包括空洞594、黑色區590a及白色區590b，並且在球形粒子589的周圍填充有樹脂等的填 充材料595 (參照圖26A)。第一電極層587相當於像素電極，而且第二電極層588相當於 公共電極。第二電極層588電連接到設置在與電晶體581同一個襯底上的公共電位線。在 公共連接部中，可以在一對襯底之間配置導電粒子來使第二電極層588與公共電位線電連 接。
[0675] 或者，也可以使用電泳元件而代替旋轉球。使用直徑大約為10 μ m至200 μ m的微 膠囊，其中，封裝有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置於第一電極 層與第二電極層之間的微膠囊中，當在第一電極層與第二電極層之間發生電位差時，白色 微粒和黑色微粒沿彼此相反的方向移動，使得可以顯示白色或黑色。採用這種原理的顯示 元件是電泳顯示元件，並且稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因 此不需要輔助光，功耗低，並且在昏暗地方也可以識別顯示部。另外，可以不將電力供給到 顯示部而保持顯示過一次的圖像。因此，當該電子紙具有利用無線從電波發送源供給信號 及電力的結構時，即使將具有顯示功能的半導體裝置遠離電波發送源，也可以儲存顯示過 的圖像。
[0676] 通過將在實施方式1至實施方式4中的任一個中說明的電晶體用作開關元件，可 以製造作為半導體裝置的降低了製造成本的電子紙。電子紙可以用於顯示信息的各種領域 的電子設備。例如，電子紙可以用於電子書籍、海報、電車等交通工具中的廣告、信用卡等各 種卡的顯示等。圖26B示出電子設備的一例。
[0677] 圖26B示出電子書籍2700的一例。電子書籍2700包括兩個框體即第一框體2701 和第二框體2703。第一框體2701和第二框體2703由軸部2711結合，並且可以以軸部2711 為軸進行開閉工作。電子書籍2700利用該結構而可以與紙書籍同樣地工作。
[0678] 第一框體2701安裝有第一顯示部2705,而且第二框體2703安裝有第二顯示部 2707。第一顯示部2705和第二顯示部2707可以採用顯示連續畫面的結構或者顯示不同畫 面的結構。通過採用顯示不同畫面的結構，例如可以將文章顯示於右側顯示部（圖26B的 第一顯示部2705)，並且將圖像顯示於左側顯示部（圖26B的第二顯示部2707)。
[0679] 注意，圖26B所示的電子書籍2700在第一框體2701中具備操作部等。例如，在第 一框體2701中具備電源2721、操作鍵2723、揚聲器2725等。可以利用操作鍵2723來翻頁。 注意，也可以在與框體的顯示部同一個面上具備鍵盤、定位裝置等。也可以在框體的背面或 側面上具備外部連接端子（耳機端子、USB端子、可以與AC適配器或USB電纜等各種電纜連 接的端子等）、記錄媒體插入部等。此外，電子書籍2700也可以具有作為電子詞典的功能。
[0680] 電子書籍2700也可以採用利用無線通信進行信息的發送/接收的結構。也可以 採用能夠利用無線通信從電子書的伺服器購買所希望的書籍數據等並下載的結構。
[0681] 本實施方式可以與其它實施方式所記載的結構適當地組合來實施。
[0682] (實施方式10)
[0683] 包括在實施方式1至實施方式4中的任一個中製造的電晶體的半導體裝置可以應 用於各種電子設備（也包括遊戲機）。作為電子設備，例如可以舉出電視裝置（又稱為電視 或電視接收機）、連接到計算機等的監視器、數位相機、數字攝像機、數碼相框、手機（又稱 為行動電話或行動電話機）、可攜式遊戲機、可攜式信息終端、聲音再現裝置、諸如彈珠機等 的大型遊戲機等。
[0684] 在圖27A所示的電視裝置中，在框體9601中安裝有顯示部9603。可以利用顯示 部9603來顯示影像。在此，示出將電視裝置固定到牆壁9600以支撐框體9601的背側的結 構。
[0685] 可以利用框體9601所具備的操作開關或遙控操作機9610進行圖27A所示的電視 裝置的操作。可以利用遙控操作機9610所具備的操作鍵9609進行頻道、音量的操作，並且 可以操作顯示於顯示部9603的影像。也可以在遙控操作機9610中設置顯示從該遙控操作 機9610輸出的信息的顯示部9607。
[0686] 注意，圖27A所示的電視裝置可以具有包括接收機、數據機等的結構。利用接 收機，可以接收一般電視廣播。此外，通過數據機連接到有線或無線的通信網絡，可以 進行單向（從發送者到接收者）或雙向（發送者與接收者之間或者接收者之間等）的信息 通信。
[0687] 圖27B所示的可攜式遊戲機包括兩個框體即框體9881和框體9891。該框體9881 和框體9891利用聯結部9893聯結為能夠開閉。框體9881安裝有顯示部9882,而且框體 9891安裝有顯示部9883。圖27B所示的可攜式遊戲機還包括揚聲器部9884、記錄媒體插入 部9886、LED燈9890、輸入單元（操作鍵9885、連接端子9887、傳感器9888 (具有測量力、位 移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁氣、溫度、化學物質、聲音、時間、 硬度、電場、電流、電壓、電力、輻射線、流量、溼度、傾斜度、振動、氣味或紅外線的功能）、麥 克風9889)等。當然，可攜式遊戲機的結構不局限於上述結構，而是至少具備半導體裝置的 結構即可，並且還可以是適當地設置有其他附屬設備的結構。圖27B所示的可攜式遊戲機 具有如下功能：將儲存在記錄媒體中的程序或數據讀出並顯示於顯示部的功能；利用無線 通信與其他可攜式遊戲機之間共享信息的功能。注意，圖27B所示的可攜式遊戲機所具有 的功能不局限於此，而也可以具有其他各種功能。
[0688] 圖28A示出手機1000的一例。手機1000包括安裝到框體1001的顯示部1002、操 作按鈕1003、外部連接埠 1004、揚聲器1005、麥克風1006等。
[0689] 圖28A所示的手機1000可以利用手指等觸摸顯示部1002來輸入信息。可以利用 手指等觸摸顯示部1002來進行打電話或製作電子郵件等的操作。
[0690] 作為顯示部1002的畫面的模式，主要有三種模式。第一模式是以圖像的顯示為主 的顯示模式。第二模式是以文字等信息的輸入為主的輸入模式。第三模式是混合了顯示模 式和輸入模式這兩種模式的顯不+輸入模式。
[0691] 例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主 的文字輸入模式，並進行顯示在畫面上的文字的輸入操作，即可。在此情況下，優選的是，在 顯示部1002的畫面的大部分上顯示鍵盤或號碼按鈕。
[0692] 通過在手機1000的內部設置具有陀螺儀、加速度傳感器等檢測傾斜度的傳感器 的檢測裝置，來判斷手機1000的方向（堅向還是橫向），從而可以對顯示部1002的畫面顯 示進行自動切換。
[0693] 通過觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。 或者，還可以根據顯示在顯示部1002上的圖像種類而切換畫面模式。例如，當顯示在顯示 部1002上的圖像信號為動態圖像的數據時，將畫面模式切換成顯示模式，並且當顯示在顯 示部1002上的圖像信號為文字數據時，將畫面模式切換成輸入模式，即可。
[0694] 此外，當在輸入模式中檢測出顯示部1002的光傳感器所檢測的信號並且在一定 期間中沒有顯示部1002的觸摸操作輸入時，可以以將畫面模式從輸入模式切換成顯示模 式的方式進行控制。
[0695] 還可以將顯示部1002用作圖像傳感器。例如，當利用手掌或手指觸摸顯示部1002 時，拍攝掌紋、指紋等，從而可以進行本人認證。此外，通過在顯示部1002中使用發射近紅 外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
[0696] 圖28B所示的手機包括：在框體9411中具有顯示部9412以及操作按鈕9413的顯 示裝置9410 ;以及在框體9401中具有操作按鈕9402、外部輸入端子9403、麥克風9404、揚 聲器9405以及在來電時發光的發光部9406的通信裝置9400。具有顯示功能的顯示裝置 9410與具有電話功能的通信裝置9400可以如箭頭所示裝卸。因此，可以將顯示裝置9410 和通信裝置9400的短軸彼此連接，或將顯示裝置9410和通信裝置9400的長軸彼此連接。 注意，當僅需要顯示功能時，可以將通信裝置9400和顯示裝置9410分開而單獨使用顯示裝 置9410。通信裝置9400和顯示裝置9410可以利用無線通信或有線通信來進行圖像或輸入 信息等的授受，並且可以分別具有可以進行充電的電池。
[0697] 本實施方式可以與其他實施方式所記載的結構適當地組合來實施。
[0698] [實施例1]
[0699] 作為檢查電晶體的可靠性的方法之一，有偏壓一熱應力試驗（以下，稱為BT試 驗）。BT試驗是加速試驗的一種，它可以在短時間內評價由於使用很長時間而發生的晶體 管的特性變化。尤其是，BT試驗前後的電晶體的閾值電壓的變化量是用於檢查可靠性的重 要的指標。在BT試驗前後，閾值電壓的變化量越少，可靠性越高。
[0700] 具體而言，將形成有電晶體的襯底的溫度（襯底溫度）維持為恆定，使電晶體的源 極及漏極成為相同的電位，並且在一定期間內對柵極施加與源極及漏極不同的電位。根據 試驗的目的而適當地設定襯底溫度即可。注意，將施加到柵極的電位比源極及漏極的電位 高的情況稱為+BT試驗，並且將施加到柵極的電位比源極及漏極的電位低的情況稱為-BT 試驗。
[0701] BT試驗的試驗強度可以根據襯底溫度、施加到柵極絕緣膜的電場強度、電場施加 時間而決定。柵極絕緣膜中的電場強度通過使柵極、源極及漏極之間的電位差除以柵極絕 緣膜的厚度來決定。例如，在想要將厚度為l〇〇nm的柵極絕緣膜中的電場強度設定為2MV/ cm的情況下，將電位差設定為20V，即可。
[0702] 在本實施例中，說明對三種樣品分別進行BT試驗的結果。該三種樣品是如下樣 品：在製造電晶體時在形成源極及漏極之前在氮氣氣氛下以250°C、35(TC、45(rC的溫度進 行熱處理。
[0703] 注意，電壓是指兩點之間的電位差，並且電位是指某一點處的靜電場中的單位電 荷所具有的靜電能（電位能），但是，因為在電子電路中，在很多情況下將某一點處的電位 和作為基準的電位（例如接地電位）之間的電位差表示為該某一點處的電位，所以在以下 說明中，當將某一點處的電位和作為基準的電位（例如接地電位）之間的差表示為該某一 點處的電位時，除了特別指定的情況以外，將該某一點處的電位也稱為電壓。
[0704] 在BT試驗中，將襯底溫度設定為150°C，將柵極絕緣膜中的電場強度設定為2MV/ cm，將時間設定為1個小時，以分別進行+BT試驗及-BT試驗。
[0705] 首先，說明+BT試驗。為了測量作為BT試驗的對象的電晶體的初始特性而測量 如下情況時的源極-漏極電流（以下，稱為漏極電流）的變化特性，即Vg-Id特性：將襯底 溫度設定為40°c，將源極-漏極之間的電壓（以下，稱為漏極電壓）設定為10V，並且將源 極-柵極之間的電壓（以下，稱為柵極電壓）在-20V至+20V的範圍內變化。雖然在此作 為樣品表面的吸溼對策而將襯底溫度設定為40°C，但是如果沒有特別的問題，則也可以在 室溫（25°C )下進行測量。
[0706] 接著，在將襯底溫度上升到150°C後，將電晶體的源極及漏極的電位設定為0V。接 著，以使柵極絕緣膜中的電場強度成為2MV/cm的方式對柵極施加電壓。在此，因為電晶體 的柵極絕緣膜的厚度為l〇〇nm，所以對柵極施加+20V，並保持1個小時。雖然在此將時間設 定為1個小時，但是也可以根據目的而適當地改變時間。
[0707] 接著，在保持對源極、漏極及柵極施加電壓的情況下，將襯底溫度降低到40°C。此 時，如果在襯底溫度的降低結束之前停止電壓的施加，則由於餘熱的影響而會使電晶體所 受到的損傷恢復，所以需要在保持電壓施加的情況下降低襯底溫度。在襯底溫度成為40°C 後，結束電壓的施加。
[0708] 接著，在與初始特性的測量相同的條件下測量Vg-Id特性，以得到+BT試驗後的 Vg-Id特性。
[0709] 接著，說明-BT試驗。-BT試驗也利用與+BT試驗相同的程序進行，但是如下點與 +BT試驗不同：將在使襯底溫度上升到150°C後對柵極施加的電壓設定為-20V。
[0710] 注意，當進行BT試驗時利用一次也沒有進行BT試驗的電晶體進行試驗是重要的。 例如，當利用進行過一次+BT試驗的電晶體進行-BT試驗時，由於以前進行的+BT試驗的影 響，而不能正確地評價-BT試驗結果。利用進行過一次+BT試驗的電晶體再次進行+BT試 驗的情況等也是同樣的。但是，在考慮到這些影響而反覆進行BT試驗的情況不局限於此。
[0711] 圖29A至29C示出+BT試驗前後的電晶體的Vg-Id特性。圖29A是以如下條件制 造的電晶體的+BT試驗結果：在形成源極及漏極之前在氮氣氣氛下並以250°C的溫度進行 熱處理。圖29B是在形成源極及漏極之前在氮氣氣氛下並以350°C的溫度進行熱處理時的 +BT試驗結果，並且，圖29C是在形成源極及漏極之前在氮氣氣氛下並以450°C的溫度進行 熱處理時的+BT試驗結果。
[0712] 圖30A至30C示出-BT試驗前後的電晶體的Vg-Id特性。圖30A是以如下條件 製造的電晶體的-BT試驗結果：在形成源極及漏極之前在氮氣氣氛下並以250°C的溫度進 行熱處理。圖30B是在形成源極及漏極之前在氮氣氣氛下並以350°C的溫度進行熱處理時 的-BT試驗結果，並且，圖30C是在形成源極及漏極之前在氮氣氣氛下並以450°C的溫度進 行熱處理時的-BT試驗結果。
[0713] 注意，在上述的圖29A至29C及圖30A至30C中，第二柵電極具有層疊有鈦層 (50nm)、鋁層（lOOnm)和鈦層（5nm)的三層的疊層結構。第二柵電極具有針對各像素獨立 引繞的結構。注意，作為比較例，將在不設置第二柵電極的情況下的+BT試驗結果示出於圖 31A至31C中，並且將-BT試驗結果示出於圖32A至32C中。圖31A是250°C時的+BT試驗 結果，圖31B是350°C時的+BT試驗結果，並且圖31C是450°C時的+BT試驗結果。圖32A是 250°C時的-BT試驗結果，圖32B是350°C時的-BT試驗結果，並且圖32C是450°C時的-BT 試驗結果。
[0714] 在各附圖中，橫軸都以對數刻度表示柵電壓（Vg)並且縱軸都以對數刻度表示漏 電流（Id)。注意，實線表示初始特性，而且虛線表示施加應力後的特性。
[0715] 根據圖29A至29C及圖31A至31C，可以知道如下事實：350°C下的閾值電壓的變 化量比250°C下的閾值電壓的變化量小，並且，450°C下的閾值電壓的變化量比350°C下的 閾值電壓的變化量小，就是說，熱處理的溫度越高，+BT試驗後的閾值電壓的變化量越小。 並且，根據圖30A至30C及圖32A至32C的比較，而可以知道如下事實：通過設置第二柵電 極，-BT試驗後的閾值電壓的變化量變小。
[0716] 根據圖29A至29C及圖31A至31C，在形成源極及漏極之前進行的熱處理的溫度大 約為400°C以上時，可以至少提高+BT試驗中的可靠性。並且，根據圖30A至30C及圖32A 至32C，通過設置第二柵電極，可以提高-BT試驗中的可靠性。從而，通過將在形成源極及漏 極之前進行的熱處理的溫度設定為大約400°C以上，並且設置第二柵電極，可以提高+BT試 驗及-BT試驗中的可靠性。
[0717] 如上所述，如本實施例所示，根據本發明的一種方式，可以一起提高+BT試驗 及-BT試驗中的可靠性。
[0718] 注意，將這種-BT試驗中的可靠性高的電晶體應用於顯示裝置的驅動電路部的驅 動電路是特別有效的。
[0719] [實施例2]
[0720] 在本實施例中，參照圖34、圖35及圖36而說明利用升溫脫離分析裝置（Thermal Desorption Spectroscopy ;熱脫附譜，以下稱為TDS)測量來測量分配加熱溫度的條件並 在氮氣氣氛下進行了加熱處理的多個樣品而得到的結果。
[0721] TDS是一種分析裝置，其中，利用四極質量分析計（quadrupole mass analyzer,四 極質譜計）檢測並識別當在高真空中對樣品進行加熱並提高該樣品的溫度時從該樣品脫 離並發生的氣體成分。並且，當利用TDS時，可以觀察到從樣品的表面和內部脫離的氣體及 分子。利用日本電子科學株式會社製造的TDS(產品名稱：1024amu QMS)，將測量條件設定 為升溫大約l〇°C/分，從IX ΚΓ8(Pa)開始測量，並且當進行測量時是大約IX ΚΓ7(Pa)的 真空度。
[0722] 圖34是示出對只有玻璃襯底的樣品（比較樣品）和在玻璃襯底上形成設定厚度 為50nm(實際上，由於受到蝕刻而厚度大約為30nm)的In-Ga-Zn-Ο類非單晶膜的樣品（樣 品1)進行比較的利用TDS的測量結果的圖表。雖然圖34是示出對H 20進行的利用TDS的 測量結果的圖表，但是由於在300°C附近觀察到峰值，因此可以確認從In-Ga-Zn-Ο類非單 晶膜脫離了水分（H 20)等雜質。
[0723] 圖35是對在玻璃襯底上形成設定厚度為50nm的In-Ga-Zn-Ο類非單晶膜的樣品 (樣品1)、在玻璃襯底上形成設定厚度為50nm的In-Ga-Zn-Ο類非單晶膜後在大氣氣氛下 以350°C的加熱溫度進行1個小時的加熱處理的樣品（樣品2)、在氮氣氣氛下以350°C的 加熱溫度進行1個小時的加熱處理的樣品（樣品3)進行比較的圖表，並且它示出對H20進 行的利用TDS的測量結果。根據圖35的結果，由於樣品3在300°C附近的峰值比樣品2降 低，因此可以確認到如下事實：由於氮氣氣氛下的加熱處理而脫離了水分（H 20)等雜質。從 而，可以知道如下事實：當在氮氣氣氛下進行加熱處理時，與在大氣氣氛下進行加熱處理時 相比，更降低了膜中的水分（H 20)等雜質。
[0724] 圖36是對在玻璃襯底上形成設定厚度為50nm的In-Ga-Zn-Ο類非單晶膜的樣品 (樣品1)、在氮氣氣氛下以250°C的加熱溫度進行1個小時的加熱處理的樣品（樣品4)、在 氮氣氣氛下以350°C的加熱溫度進行1個小時的加熱處理的樣品（樣品3)、在氮氣氣氛下 以450°C的加熱溫度進行1個小時的加熱處理的樣品（樣品5)、在氮氣氣氛下以350°C的加 熱溫度進行10個小時的加熱處理的樣品（樣品6)進行比較的圖表，並且它示出對H 20進 行的利用TDS的測量結果。根據圖36的結果，可以知道如下事實：在所測量的溫度的範圍 內，氮氣氣氛下的加熱溫度越高，從In-Ga-Zn-Ο類非單晶膜中脫離的水分（H 20)等雜質越 減少。
[0725] 在圖35及圖36的圖表中，可以確認到如下峰值：可以在200°C至250°C附近確認 的示出水分（H 20)等雜質脫離的情況的第一峰值；在300°C附近示出水分（H20)等雜質脫離 的情況的第二峰值。
[0726] 注意，在氮氣氣氛下以450°C進行加熱處理的樣品此後即使以室溫放置在大氣中 一個星期左右也沒有觀察到以200°C以上脫離的水分，而判明了如下事實：由於加熱處理 而使In-Ga-Zn-Ο類非單晶膜變得穩定。
[0727] 在此，圖33示出將氮氣氣氛下的加熱溫度條件設定為150°C、175°C、200°C、 225°C、250°C、275°C、30(TC、325°C、35(rC、375°C、40(rC、425°C、45(rC 並且分別測量各載流 子濃度的結果。注意，當在In-Ga-Zn-Ο類非單晶膜上形成氧化物絕緣膜時，圖33中的虛線 所示的載流子濃度成為lXl〇 14/cm3以下。
[0728] 接著，說明載流子濃度和Hall(霍爾）遷移率的測量。圖37A示出用來評價氧化物 半導體膜（In-Ga-Zn-Ο類非單晶膜）的物性（載流子濃度和Hall遷移率）的物性評價用樣 品510的立體圖。在此，製造物性評價用樣品510,在室溫下進行Hall效應測量，以評價氧 化物半導體膜的載流子濃度和Hall遷移率。物性評價用樣品510利用如下工序來製造：在 襯底500上形成使用氧氮化娃形成的絕緣膜501,在其上形成作為評價對象的10mmX 10mm 的氧化物半導體膜502,並且在其上形成直徑分別為1mm的電極503、電極504、電極505及 電極506。圖37B示出Hall遷移率的測量結果，並且圖37C示出導電率的測量結果。注意， 將從Hall效應測量求得的氧化物半導體膜的載流子濃度示出於圖33中。
[0729] 根據圖33、圖34、圖35、圖36的結果，而可以知道如下事實：在250°C以上的溫度 下從In-Ga-Zn-Ο類非單晶膜中脫離水分（H 20)等雜質的現象與載流子濃度的變動之間有 關係。就是說，可以知道如下事實：從In-Ga-Zn-Ο類非單晶膜中脫離水分（H 20)等雜質而 使載流子濃度提高。
[0730] 注意，當利用TDS測量除了測量H20以外還分別測量Η、0、0Η、Η2、0 2、Ν、Ν2及Ar時， 可以清楚地觀察到H、0及0H的峰值，但是不能觀察到H2、0 2、N、N2及Ar的峰值。作為樣 品，使用在玻璃襯底上形成設定厚度為50nm的In-Ga-Zn-Ο類非單晶膜的樣品。作為加熱 條件，而如下所述地分別進行設定：在氮氣氣氛下以250°C進行1個小時；在氮氣氣氛下以 350°C進行1個小時；在氮氣氣氛下以350°C進行10個小時；在氮氣氣氛下以450°C進行1 個小時。作為比較例，分別測量不進行加熱處理的In-Ga-Ζη-Ο類非單晶膜和僅玻璃襯底。 圖38示出Η的TDS結果，圖39示出0的TDS結果，圖40示出OH的TDS結果，並且圖41示 出Η 2的TDS結果。注意，在上述加熱條件下，氮氣氣氛的氧密度為20ppm以下。
[0731] [實施例3]
[0732] 在本實施例中，參照圖42及圖43而說明對具有氧密度高的區域及氧密度低的區 域的氧化物半導體層中的由於加熱處理而發生的氧的擴散現象進行計算而得到的結果。在 此，作為計算用的軟體，使用日本富士通株式會社製造的Materials Explorer5. 0。
[0733] 圖42示出用於計算的氧化物半導體層的模型。在此，氧化物半導體層701具有在 氧密度低的層703上層疊氧密度高的層705的結構。
[0734] 在此，氧密度低的層703具有包括15個In原子、15個Ga原子、15個Zn原子以及 54個0原子的非晶結構。
[0735] 並且，氧密度高的層705具有包括15個In原子、15個Ga原子、15個Zn原子以及 66個0原子的非晶結構。
[0736] 並且，將氧化物半導體層701的密度設定為5. 9g/cm3。
[0737] 接著，在NVT系綜（NVT ensemble)且溫度為250°C的條件下對氧化物半導體層 701進行經典MD (分子動力學）計算。將時間步長設定為0.2fs，並且將總計算時間設定為 200ps。作為電勢，將Born-Mayer-Huggins型電勢應用於金屬一氧稱合以及氧一氧稱合。並 且，將氧化物半導體層701的上端和下端的原子的移動固定。
[0738] 圖43示出計算結果。從z軸坐標的Onm到1. 15nm是氧密度低的層703,並且從z 軸坐標的1. 15nm到2. 3nm是氧密度高的層705。MD計算前的氧的密度分布利用實線707 表示，並且MD計算後的氧的密度分布利用虛線709表示。
[0739] 可以知道如下事實：在實線707中，在從氧密度低的層703與氧密度高的層705的 界面到氧密度高的層705的區域中，氧的密度高。另一方面，在虛線709中，在氧密度低的 層703及氧密度高的層705中，氧密度均勻。
[0740] 根據上述，可以知道如下事實：當像氧密度低的層703及氧密度高的層705的疊層 狀態那樣氧密度的分布有偏差時，由於加熱處理而氧從其密度高的地方擴散到低的地方， 而氧密度成為均勻。
[0741] 就是說，如實施方式1所示，在氧化物半導體層403上使用絕緣氧化物來形成第 一保護絕緣層407,由此，在氧化物半導體層403及使用絕緣氧化物形成的第一保護絕緣層 407的界面上氧密度提高，所以該氧擴散到氧化物半導體層403的氧密度低的地方，而氧化 物半導體層431高電阻化。如上所述，可以提高本發明的一種方式的顯示裝置所具有的晶 體管的可靠性。
【權利要求】
1. 一種發光顯示裝置，其特徵在於，具有： 襯底上的第一柵電極； 所述第一柵電極上的第一柵極絕緣層； 所述第一柵極絕緣層上的氧化物半導體層； 所述氧化物半導體層上的第一絕緣層； 所述第一絕緣層上的源電極和漏電極； 所述源電極上和所述漏電極上的第二絕緣層； 所述第二絕緣層上的第二柵電極； 所述第二柵電極上的平坦化層； 所述平坦化層上的像素電極； 所述像素電極上的發光層；以及 所述發光層上的電極， 所述第一絕緣層以及所述第二絕緣層用作第二柵極絕緣層， 所述第二柵電極具備具有透光性的導電層， 所述第二柵電極具備與具有遮光性的層重疊的區域， 所述發光層向所述襯底方向發光。
2. -種發光顯示裝置，其特徵在於，具有： 襯底上的第一柵電極； 所述第一柵電極上的第一柵極絕緣層； 所述第一柵極絕緣層上的氧化物半導體層； 所述氧化物半導體層上的第一絕緣層； 所述第一絕緣層上的源電極和漏電極； 所述源電極上和所述漏電極上的第二絕緣層； 所述第二絕緣層上的第二柵電極； 所述第二柵電極上的平坦化層； 所述平坦化層上的像素電極； 所述像素電極上的發光層；以及 所述發光層上的電極， 所述第一絕緣層用作溝道保護膜， 所述第一絕緣層以及所述第二絕緣層用作第二柵極絕緣層， 所述第二柵電極具備具有透光性的導電層， 所述第二柵電極具備與具有遮光性的層重疊的區域， 所述發光層向所述襯底方向發光。
3. -種發光顯示裝置，其特徵在於，具有： 電晶體，該電晶體具有：襯底上的第一柵電極、所述第一柵電極上的第一柵極絕緣層、 所述第一柵極絕緣層上的氧化物半導體層、所述氧化物半導體層上的第一絕緣層、所述第 一絕緣層上的源電極和漏電極、所述源電極上和所述漏電極上的第二絕緣層、以及所述第 二絕緣層上的第二柵電極； 所述第二柵電極上的平坦化層； 所述平坦化層上的像素電極； 所述像素電極上的發光層；以及 所述發光層上的電極， 所述第一絕緣層以及所述第二絕緣層用作第二柵極絕緣層， 所述第二柵電極具備具有透光性的導電層， 所述第二柵電極具備與具有遮光性的層重疊的區域， 所述發光層向所述襯底方向發光， 所述第二柵電極具有與所述源電極重疊的區域， 所述第二柵電極具有與所述漏電極重疊的區域， 在所述電晶體的溝道長度方向上，所述第一柵電極具有寬度比所述氧化物半導體層大 的區域，所述第二柵電極具有寬度比所述氧化物半導體層小的區域，所述氧化物半導體層 的側面未被所述源電極或所述漏電極覆蓋。
4. 一種發光顯示裝置，其特徵在於，具有： 電晶體，該電晶體具有：襯底上的第一柵電極、所述第一柵電極上的第一柵極絕緣層、 所述第一柵極絕緣層上的氧化物半導體層、所述氧化物半導體層上的第一絕緣層、所述第 一絕緣層上的源電極和漏電極、所述源電極上和所述漏電極上的第二絕緣層、以及所述第 二絕緣層上的第二柵電極； 所述第二柵電極上的平坦化層； 所述平坦化層上的像素電極； 所述像素電極上的發光層；以及 所述發光層上的電極， 所述第一絕緣層用作溝道保護膜， 所述第一絕緣層和所述第二絕緣層用作第二柵極絕緣層， 所述第二柵電極具備具有透光性的導電層， 所述第二柵電極具備與具有遮光性的層重疊的區域， 所述發光層向所述襯底方向發光， 所述第二柵電極具有與所述源電極重疊的區域， 所述第二柵電極具有與所述漏電極重疊的區域， 在所述電晶體的溝道長度方向上，所述第一柵電極具有寬度比所述氧化物半導體層大 的區域，所述第二柵電極具有寬度比所述氧化物半導體層小的區域，所述氧化物半導體層 的側面未被所述源電極或所述漏電極覆蓋。
【文檔編號】H01L21/02GK104091834SQ201410345770
【公開日】2014年10月8日 申請日期:2010年7月2日 優先權日:2009年7月3日
【發明者】坂田淳一郎, 佐佐木俊成, 細羽幸 申請人:株式會社半導體能源研究所