接收器遺失信號的去噪聲裝置與方法與流程

2024-01-24 08:45:15

本發明是有關於一種信號的處理裝置與方法，且特別是有關於一種接收器遺失信號(receiverlossofsignal，簡稱rxlos信號)的去噪聲裝置與方法。

背景技術：

在序列器/解序列器(serializer/deserializer，簡稱serdes)的應用(serdesapplication)中，發射器(tx)將平行數據轉換為串列數據(convertparalleldatatoserialdata)後，利用差動信號(differentialsignal)d+、d-來傳遞串列數據至接收器(rx)。

在接收器(rx)的前端電路(frontendcircuit)中包括一數據時脈回復電路(dataclockrecoverycircuit)，其可根據發設端(tx)的差動信號d+、d-來產生還原數據(recovereddata)與還原時脈(recoveredclock)。而後端處理器(rearendcontroller)即可根據還原時脈來取樣(sample)還原數據。

另外，在接收器(rx)的前端電路中更包括一模擬檢測電路(analogdetectioncircuit)，其可根據差動信號d+、d-來產生接收器遺失信號(receiverlossofsignal)，並傳送至後端處理器。

基本上，接收器(rx)內，前端電路所輸出的接收器遺失信號為一數位訊號，用以指示現在為有數據狀態或是無數據狀態，使得後端處理器根據接收器遺失信號來處理還原數據。舉例來說，當模擬檢測電路根據差動信號d+、d-上的變化而判斷為無數據狀態時，模擬檢測電路產生的接收器遺失信號為第一邏輯電平(例如高電平)。反之，當模擬檢測電路根據差動信號d+、d-上的變化而判斷出有數據狀態時，接收器遺失信號為第二邏輯電平(例如低電平)。

基本上，在高速序列器/解序列器(serdes)的設計中，接收器(rx)內模擬檢測電路無法產生穩定的接收器遺失信號，使得接收器遺失信號中出現許多噪聲(glitch)。當後端處理器接收到內含噪聲(glitch)的接收器遺失信號時，會 造成後端處理器的誤動作，造成整個序列器/解序列器(serdes)不穩定的現象。

技術實現要素：

本發明有關於一種接收器遺失信號的去噪聲裝置，運用於一接收器，包括：一取樣器，接收一還原時脈，並據以取樣一接收器遺失信號，產生一取樣的接收器遺失信號；一信號緣檢測器，接收該接收器遺失信號，其中，於該接收器遺失信號發生邏輯電平變化時，該信號緣檢測器動作一信號緣檢測信號；以及一有限狀態機，接收該信號緣檢測信號與該取樣的接收器遺失信號，產生一信號緣重置信號以控制該信號緣檢測器，並產生一過濾的接收器遺失信號。

本發明有關於一種接收器遺失信號的去噪聲方法，包括下列步驟：(a)設定該取樣的接收器遺失信號為一第一邏輯電平，且該信號緣檢測信號未動作；(b)判斷該取樣的接收器遺失信號為一第二邏輯電平或者該信號緣檢測信號動作，其中當步驟(b)判斷不成立時，進入步驟(a)；當步驟(b)判斷成立時，將該信號緣檢測信號設定為未動作後進入步驟(c)；(c)於一第一時間內，判斷該取樣的該接收器遺失信號為第二邏輯電平或者該信號緣檢測信號動作，其中當步驟(c)判斷不成立時，進入步驟(a)；當步驟(c)判斷成立時，進入步驟(d)；(d)設定一過濾的接收器遺失信號為該第二邏輯電平，並將該信號緣檢測信號設定為未動作後進入步驟(e)；(e)判斷該取樣的接收器遺失信號為該第一邏輯電平，其中當步驟(e)判斷不成立時，進入步驟(d)；當步驟(e)判斷成立時，進入步驟(f)；以及(f)於第二時間內，判斷該取樣的接收器遺失信號為第二邏輯電平或者該信號緣檢測信號動作，其中於步驟(f)判斷成立時，進入步驟(d)；當步驟(f)判斷不成立時，設定該過濾的接收器遺失信號為該第一邏輯電平，並將該信號緣檢測信號設定為未動作後進入步驟(a)。

本發明提出一種接收器遺失信號的去噪聲裝置，運用於序列器/解序列器(serdes)。此去噪聲裝置設計於接收器(rx)的前端電路與後端處理器之間，其可接收前端電路輸出的接收器遺失信號rx_los，並去除接收器遺失信號rx_los上的多個噪聲(glitch)，並輸出過濾的接收器遺失信號rx_los_f至後端處理器。

為了對本發明之上述及其他方面有更佳的了解，下文特舉較佳實施例， 並配合所附圖式，作詳細說明如下：

附圖說明

圖1所繪示為本發明接收器遺失信號的去噪聲裝置的實施例。

圖2所繪示為有限狀態機的狀態圖。

圖3所繪示為本發明去噪聲裝置的相關信號示意圖。

圖4所繪示為本發明接收器遺失信號的去噪聲方法流程圖。

圖5a與圖5b所繪示為去噪聲裝置中信號緣檢測器的其他實施例。

其中，附圖標記說明如下：

100：去噪聲裝置

110：取樣器

112、126、128、424、434：d型正反器

120、420、430：信號緣檢測器

121、438：非門

122：上緣檢測器

123：或門

124：下緣檢測器

125、426、436：與門

130：有限狀態機

具體實施方式

基本上，接收器(rx)內，前端電路中的數據時脈回復電路可產生還原時脈rx_clk，而前端電路中的模擬檢測電路可產生接收器遺失信號rx_los。

再者，本發明之接收器遺失信號的去噪聲裝置設計於接收器(rx)的前端電路與後端處理器之間，其可接收還原時脈rx_clk與接收器遺失信號rx_los。接收器遺失信號的去噪聲裝置過濾(filter)接收器遺失信號rx_los中的噪聲(glitch)，並輸出過濾的(filtered)接收器遺失信號rx_los_f至後端處理器，使得後端處理器能夠正確地運作。

請參照圖1，其所繪示為本發明接收器遺失信號的去噪聲裝置的實施例。去噪聲裝置100包括一取樣器(sampler)110、一信號緣檢測器(edge detector)120與一有限狀態機(finitestatemachine，簡稱fsm)130。

取樣器110根據還原時脈rx_clk來取樣接收器遺失信號rx_los，並輸出取樣的(sampled)接收器遺失信號rx_los_s。舉例來說，取樣器110可用一d型正反器(dflip-flop)112來實現。於正常運作時，d型正反器112的信號輸入端d1輸入接收器遺失信號rx_los，時脈輸入端接收還原時脈rx_clk，輸出端q1產生取樣的接收器遺失信號rx_los_s。另外，d型正反器112的重置端rst接收一系統重置信號rst_n，當系統重置信號rst_n動作時，d型正反器112被重置(reset)；當系統重置信號rst_n未動作時，d型正反器112正常運作。

信號緣檢測器120接收該接收器遺失信號rx_los，且當該接收器遺失信號發生邏輯電平變化時，該信號緣檢測器動作一信號緣檢測信號(edgedetectionsignal)edge。根據本發明的實施例，信號緣檢測器120包括一上緣檢測器(risingedgedetector)122與一下緣檢測器(fallingedgedetector)124。當該接收器遺失信號rx_los由第二邏輯電平轉換至第一邏輯電平時(例如低電平轉換至高電平)，上緣檢測器122會動作上緣檢測信號(risingedgedetectionsignal)ed_r；當該接收器遺失信號rx_los由第一邏輯電平轉換至第二邏輯電平時(例如高電平轉換至低電平)，下緣檢測器124會動作下緣檢測信號(fallingedgedetectionsignal)ed_f。再者，上緣檢測信號ed_r與下緣檢測信號ed_f其中之一動作時，即可視為信號緣檢測信號edge動作。

另外，上緣檢測器122與下緣檢測器124根據一系統重置信號rst_n與信號緣重置信號rst_ed來運作。當系統重置信號rst_n與信號緣重置信號rst_ed其中之一動作時，上緣檢測器122與下緣檢測器124被重置(reset)；當系統重置信號rst_n與信號緣重置信號rst_ed皆未動作時，上緣檢測器122與下緣檢測器124正常運作。

再者，信號緣檢測器120中，上緣檢測器122與下緣檢測器124是以d型正反器126、128來實現。於正常運作時，d型正反器126的信號輸入端d2接收一第一邏輯電平(vcc)，時脈輸入端接收該接收器遺失信號rx_los，輸出端q2產生上緣檢測信號ed_r；d型正反器128的信號輸入端d3接收一第一邏輯電平(vcc)，時脈輸入端接收反相的(inverted)接收器遺失信號rx_los，輸出端q3產生下緣檢測信號ed_f。其中，接收器遺失信號rx_los經由一反 相器(inverter)121產生反相的接收器遺失信號。

由於上緣檢測信號ed_r與下緣檢測信號ed_f動作時為高電平，因此利用一或門(orgate)123的二輸入端接收上緣檢測信號ed_r與下緣檢測信號ed_f，並於輸出端產生信號緣檢測信號edge。換言之，上緣檢測信號ed_r與下緣檢測信號ed_f其中之一動作時，信號緣檢測信號edge動作。

另外，由於系統重置信號rst_n與信號緣重置信號rst_ed動作時為低電平，因此利用一與門(andgate)125的二輸入端接收系統重置信號rst_n與信號緣重置信號rst_ed，與門(andgate)125輸出端連接至二d型正反器126、128的重置端rst。換言之，當系統重置信號rst_n與信號緣重置信號rst_ed其中之一動作時，上緣檢測器122與下緣檢測器124被重置(reset)；當系統重置信號rst_n與信號緣重置信號rst_ed皆未動作時，上緣檢測器122與下緣檢測器124正常運作。

有限狀態機130依據還原時脈rx_clk來運作。再者，有限狀態機130接收取樣的接收器遺失信號rx_los_s、信號緣檢測信號edge與一去噪聲臨限值deglitch_th，並產生過濾的接收器遺失信號rx_los_f。

請參照圖2，其所繪示為有限狀態機的狀態圖(statediagram)。有限狀態機130有六個狀態，閒置狀態(idle)、第一清除狀態(edge_clr_0)、第一確認狀態(los_s_l_chk)、設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)、第二確認狀態(los_s_h_chk)、第二清除狀態(edge_clr_1)。基本上，去噪聲臨限值deglitch_th可提供一第一數值m1與第二數值m2至限狀態機130，其中，該第一數值m1與該第二數值m2的值可相同或相異。以下以第一數值m1與第二數值m2都為3來說明有限狀態機130的運作：

首先，當系統重置信號rst_n動作後，取樣器110與信號緣檢測器120皆被重置。此時，有限狀態機130處於閒置狀態(idle)，有限狀態機130產生的過濾的接收器遺失信號rx_los_f為高電平(代表無數據狀態)。

於重置狀態(idle)且條件(a)成立時，有限狀態機130進入第一清除狀態(edge_clr_0)。基本上，當信號緣檢測信號edge動作(例如高電平)或者取樣的接收器遺失信號rx_los_s為第二邏輯電平(例如低電平)時，代表接收器遺失信號rx_los產生高低電平的變化。此時，有限狀態機130進入第一清除 狀態(edge_clr_0)。

於第一清除狀態(edge_clr_0)時，有限狀態機130動作信號緣重置信號rst_ed，並在條件(b)成立時進入第一確認狀態(los_s_l_chk)。基本上，當有限狀態機130於第一清除狀態(edge_clr_0)時，會動作信號緣重置信號rst_ed，使得信號緣檢測信號edge未動作(例如低電平)，並延遲一個還原時脈rx_clk的一個周期時間(1t)後進入第一確認狀態(los_s_l_chk)。

於第一確認狀態(los_s_l_chk)時，在條件(c)成立時進入設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)，或者在條件(d)成立時進入閒置狀態(idle)。

基本上，當有限狀態機130於第一確認狀態(los_s_l_chk)時，當確認信號緣檢測信號edge再次動作(例如高電平)或者取樣的接收器遺失信號rx_los_s維持在第二邏輯電平(例如低電平，代表有數據狀態)。亦即，於條件(c)成立時，進入設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)。再者，於信號緣檢測信號edge未動作(例如低電平)維持m1t(例如3t)時間之後，進入閒置狀態(idle)。

於設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)時，在條件(e)成立時進入第二確認狀態(los_s_h_chk)。基本上，當有限狀態機130於設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)時，有限狀態機130將過濾的接收器遺失信號rx_los_f改變為低電平(代表有數據狀態)。再者，於設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)時，有限狀態機130會動作信號緣重置信號rst_ed直到離開設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)為止。另外，當取樣的接收器遺失信號rx_los_s改變為第一邏輯電平(高電平)時，有限狀態機130進入第二確認狀態(los_s_h_chk)。

於第二確認狀態(los_s_h_chk)時，在條件(f)成立時再次進入設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)，或者在條件(g)成立時進入第二清除狀態(edge_clr_1)。

基本上，當有限狀態機130於第二確認狀態(los_s_h_chk)時，會進一步確認信號緣檢測信號edge是否再次動作(例如，高電平)或者取樣的接收器遺失信號rx_los_s再次改變回第二邏輯電平(例如低電平，代表有數據狀態)。 亦即，於條件(f)成立時，進入設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)。反之，於信號緣檢測信號edge維持在未動作的第二電平(例如低電平)m2t(例如3t)時間之後，進入第二清除狀態(edge_clr_1)。

於第二清除狀態(edge_clr_1)時，有限狀態機130動作信號緣重置信號rst_ed，並在條件(h)成立時進入閒置狀態(idle)。基本上，當有限狀態機130於第二清除狀態(edge_clr_1)時，會動作信號緣重置信號rst_ed，使得信號緣檢測信號edge未動作(例如低電平)，並延遲一個還原時脈rx_clk的一個周期時間(1t)後進入閒置狀態(idle)。

請參照圖3，其所繪示為本發明去噪聲裝置的相關信號示意圖。於時間點t0之前，系統重置信號rst_n動作(低電平)，取樣器110與信號緣檢測器120皆被重置。於時間點t0之後，有限狀態機130處於閒置狀態(idle)。

於時間點t1，接收器遺失信號rx_los開始變化，信號緣檢測信號edge動作(低電平變化至高電平)。

於時間點t2，有限狀態機130確認信號緣檢測信號edge動作(高電平)，因此進入第一清除狀態(edge_clr_0)。於進入第一清除狀態(edge_clr_0)後，有限狀態機130於時間點t3動作信號緣重置信號rst_ed(低電平)，並延遲一個還原時脈rx_clk的一個周期時間(1t)。

之後，於時間點t4時，有限狀態機130進入第一確認狀態(los_s_l_chk)。

於時間點t5時，信號緣檢測信號edge再次動作(高電平)。因此，於時間點t6有限狀態機130確認信號緣檢測信號edge再次動作(高電平)，並進入設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)。

於進入設定過濾的接收器遺失信號rx_los_f為「0」的狀態(los_f_low)後，有限狀態機130於時間點t7將輸出的過濾的接收器遺失信號rx_los_f由高電平變化為低電平。同時，於時間點t7，動作信號緣重置信號rst_ed(低電平)。

於時間點t8時，取樣的接收器遺失信號rx_los_s改變為第一邏輯電平(高電平)。因此，有限狀態機130於時間點t9確認取樣的接收器遺失信號rx_los_s改變為高電平，使得有限狀態機130進入第二確認狀態(los_s_h_chk)，並且使得信號緣重置信號rst_ed不動作(高電平)。

於時間點t9至時間點t10時，有限狀態機130確認信號緣檢測信號edge 維持在低電平m2t(例如3t)時間。因此，於時間點t10，有限狀態機130進入第二清除狀態(edge_clr_1)。

於進入第二清除狀態(edge_clr_1)之後，有限狀態機130於時間點t11將過濾的接收器遺失信號rx_los_f由低電平變化為高電平，並且動作信號緣重置信號rst_ed(低電平)，並延遲一個還原時脈rx_clk的一個周期時間(1t)。。

之後，於時間點t12，有限狀態機130進入閒置狀態(idle)。

明顯地，由圖3可知，相較於接收器遺失信號rx_los上的許多噪聲(glitch)，過濾的接收器遺失信號rx_los_f已經沒有噪聲了。

請參照圖4，其所繪示為本發明接收器遺失信號的去噪聲方法流程圖。基本上，取樣器利用還原時脈rx_clk來取樣接收器遺失信號rx_los，並產生取樣的接收器遺失信號rx_los_s。再者，信號緣檢測器會於接收器遺失信號rx_los的信號緣變化時，動作信號緣檢測信號edge；並且，信號緣檢測器被重置時，信號緣檢測信號edge不動作。

首先，設定取樣的接收器遺失信號rx_los_s為第一邏輯電平，且信號緣檢測信號edge未動作(步驟s402)。

接著，判斷取樣的接收器遺失信號rx_los_s為第二邏輯電平或者信號緣檢測信號edge動作(步驟s404)。於步驟s404判斷不成立時，回到步驟s402；當步驟s404判斷成立時，將信號緣檢測信號edge設定為未動作(步驟s406)。

接著，於第一時間內(m1t)，判斷取樣的接收器遺失信號rx_los_s為第二邏輯電平或者信號緣檢測信號edge動作(步驟s408)。於步驟s408判斷不成立時，回到步驟s402；當步驟s408判斷成立時，設定過濾的接收器遺失信號rx_los_f為第二邏輯電平，並將信號緣檢測信號edge設定為未動作(步驟s410)。

接著，判斷取樣的接收器遺失信號rx_los_s為第一邏輯電平(步驟s412)。於步驟s412判斷不成立時，回到步驟s410；當步驟s412判斷成立時，再於第二時間內(m2t)，判斷取樣的接收器遺失信號rx_los_s為第二邏輯電平或者信號緣檢測信號edge動作(步驟s416)。

於步驟s416判斷成立時，回到步驟s410；當步驟s416判斷不成立時，設定過濾的接收器遺失信號rx_los_f為第一邏輯電平，並將信號緣檢測信號edge設定為未動作(步驟s418)。之後，回到步驟s402。

再者，本發明請參照圖5a與圖5b，其所繪示為去噪聲裝置中信號緣檢測器的其他實施例。基本上，信號緣檢測器可以僅有上緣檢測器或者下緣檢測器。

如圖5a所示，信號緣檢測器420包括一d型正反器424與一與門426。d型正反器424的信號輸入端d接收第一邏輯電平(vcc)，時脈輸入端接收該接收器遺失信號rx_los，輸出端q產生信號緣檢測信號edge。再者，與門426的二輸入端接收系統重置信號rst_n與信號緣重置信號rst_ed，輸出端連接至d型正反器424的重置端rst。因此，當接收器遺失信號rx_los在高低電平之間變化時，信號緣檢測器420可根據接收器遺失信號rx_los的上升緣來產生信號緣檢測信號edge。

如圖5b所示，信號緣檢測器430包括一d型正反器434、一非門438與一與門436。非門輸入端接收該接收器遺失信號rx_los，輸出端產生反相的接收器遺失信號，並傳遞至d型正反器434的時脈輸入端。d型正反器434的信號輸入端d接收第一邏輯電平(vcc)，輸出端q產生信號緣檢測信號edge。再者，與門436的二輸入端接收系統重置信號rst_n與信號緣重置信號rst_ed，輸出端連接至d型正反器434的重置端rst。因此，當接收器遺失信號rx_los在高低電平之間變化時，信號緣檢測器430可根據接收器遺失信號rx_los的下降緣來產生信號緣檢測信號edge。

由以上的說明可知，本發明提出一種接收器遺失信號的去噪聲裝置，運用於序列器/解序列器(serdes)。此去噪聲裝置設計於接收器(rx)的前端電路與後端處理器之間，其可接收前端電路輸出的接收器遺失信號rx_los，並去除接收器遺失信號rx_los上的多個噪聲(glitch)，並輸出過濾的接收器遺失信號rx_los_f至後端處理器。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。