嵌埋穿孔晶片的封裝結構及其製法的製作方法
2024-02-27 00:39:15
專利名稱：嵌埋穿孔晶片的封裝結構及其製法的製作方法
技術領域：
本發明涉及一種封裝結構及其製法，尤其涉及一種嵌埋穿孔晶片的封裝結構及其製法。
背景技術：
隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則逐漸邁入高性能、高功能、高速度化的研發方向。為滿足半導體裝置的高積集度(Integration)以及微型化(Miniaturization)需求,除傳統打線式(Wire bonding)的半導體封裝技術外，也可通過覆晶(Flip chip)方式，以提升布線密度。請參閱圖1，其為現有覆晶式封裝結構的剖視示意圖。
如圖所示，該封裝結構具備一具有第一表面IOa及第二表面IOb的封裝基板10，且在該封裝基板10的第一表面IOa具有電性接觸墊100，以通過焊錫凸塊11電性連接半導體晶片12的電極墊120 ;而在該封裝基板10的第二表面IOb具有植球墊101，以通過焊球13電性連接電路板(未表示於圖中)。隨著電子產品更趨於輕薄短小及功能不斷提升的需求，該半導體晶片12的布線密度愈來愈高，以納米尺寸作單位，因而各該電極墊120之間的間距更小；然而，現有封裝基板10的電性接觸墊100的間距是以微米尺寸作單位，而無法有效縮小至對應該電極墊120的間距的大小，導致雖有高線路密度的半導體晶片12，卻無可配合的封裝基板，以致於無法將電子產品有效生產。因此，如何克服現有技術中的問題，實已成目前亟欲解決的課題。
發明內容
鑑於上述現有技術的種種缺陷，本發明的主要目的在提供一種嵌埋穿孔晶片的封裝結構及其製法，以整合高布線密度的半導體晶片。為達上述及其它目的，本發明揭露一種嵌埋穿孔晶片的封裝結構，包括介電層，具有第一及第二表面；穿孔晶片，嵌埋於該介電層中，且該穿孔晶片具有多個導電穿孔，並在一表面上具有電性連接各該導電穿孔且外露於該介電層的第二表面的電極墊；以及第一線路層，設於該介電層的第一表面上，且該第一線路層與該穿孔晶片的導電穿孔之間具有電性相連接的導電盲孔。前述的封裝結構中，該穿孔晶片可為矽穿孔晶片。前述的封裝結構還包括增層線路結構，設於該介電層的第一表面及第一線路層上。又包括第一防焊層，設於該增層線路結構上，該第一防焊層具有多個第一開孔，以外露出該增層線路結構的部分線路，以供作為第一電性接觸墊。前述的封裝結構還包括第一晶片，設置且電性連接該穿孔晶片的電極墊上。前述的封裝結構還包括第二線路層，設於該介電層的第二表面上。又包括第二防焊層，設於該介電層的第二表面及第二線路層上，且該第二防焊層具有多個第二開孔，以外露出部分的第二線路層，以供作為第二電性接觸墊。另包括導電孔，其貫通該介電層，以電性連接該第一及第二線路層。前述的封裝結構還包括半導體封裝件，通過焊錫球接置且電性連接該第二電性接觸墊。或包括第二晶片，接置於該第一晶片上，且該第二晶片以導線電性連接至該第二電性接觸墊。本發明還提供一種嵌埋穿孔晶片的封裝結構的製法，包括提供一承載板，該承載板的二表面上分別具有離形膜；提供具有多個導電穿孔的穿孔晶片，該穿孔晶片的一表面具有電性連接各該導電穿孔的電極墊，且各該電極墊的表面上覆蓋有保護層，令該穿孔晶片以該保護層貼附於該離形膜上；在該承載板的二表面上的離形膜與穿孔晶片上覆蓋介電層，經加熱壓合，使該穿孔晶片嵌埋於該介電層中，且該介電層具有外露的第一表面及結合至該離形膜上的第二表面；在該介電層的第一表面上形成第一線路層，且該第一線路層與該穿孔晶片的導電穿孔之間具有電性相連接的導電盲孔；移除該承載板及離形膜，以分離該二介電層；以及移除該保護層，以令該穿孔晶片的電極墊外露於該介電層的第二表面。
前述的製法中，該穿孔晶片可為矽穿孔晶片。前述的製法還包括在該介電層的第一表面及該第一線路層上形成增層線路結構；以及在該增層線路結構上形成第一防焊層，該第一防焊層具有多個第一開孔，以外露出該增層線路結構的部分線路，以供作為第一電性接觸墊。又包括於該穿孔晶片的電極墊上電性連接第一晶片。前述的製法還包括在該介電層的第二表面上形成第二線路層；在該介電層的第一表面及該第一線路層上形成增層線路結構；在該介電層中形成導電孔，以電性連接該第一及第二線路層；在該增層線路結構上形成第一防焊層，該第一防焊層具有多個第一開孔，以外露出該增層線路結構的部分線路，以供作為第一電性接觸墊；以及在該介電層的第二表面及第二線路層上形成第二防焊層，該第二防焊層具有多個第二開孔，以外露出部分的第二線路層，以供作為第二電性接觸墊。又包括於該穿孔晶片的電極墊上電性連接第一晶片。另包括在該第二防焊層上方接置半導體封裝件，並通過焊錫球電性連接該半導體封裝件與該第二電性接觸墊。或包括在該第一晶片上接置第二晶片，並通過導線電性連接該第二晶片與該第二電性接觸墊。由上可知，本發明嵌埋穿孔晶片的封裝結構及其製法，通過嵌埋該穿孔晶片，以令該封裝結構具有對應高布線密度的晶片(第一晶片)的電性連接墊(該穿孔晶片的電極墊)，而達到整合高布線密度的半導體晶片的目的。
圖I為現有覆晶式封裝結構的剖視示意圖；以及圖2A至圖2K為本發明嵌埋穿孔晶片的封裝結構及其製法的剖視示意圖；其中，該圖2H』為圖2H的另一實施例；該圖21』為圖21的另一實施例；該圖2J』為圖2J的另一實施例；該圖2K』為圖2K的另一實施例。主要元件符號說明10封裝基板
10a, 24a第一表面10b, 24b第二表面100電性接觸墊101植球墊11焊錫凸塊12半導體晶片120,221電極墊13焊球 20承載板20a表面200離形膜22穿孔晶片220導電穿孔222保護層24介電層25a第一線路層25b第二線路層250，250』導電孔
250a, 262 導電盲孔251第二電性接觸墊26增層線路結構260介電層261線路263第一電性接觸墊27a第一防焊層27b第二防焊層270a第一開孔270b第二開孔28封裝膠體30第一晶片31半導體封裝件310焊錫球32第二晶片33導線。
具體實施例方式以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。請參閱圖2A至圖21，其為本發明所揭露的一種嵌埋穿孔晶片的封裝結構的製法。
如圖2A及圖2B所示，首先，提供一承載板20及一具有多個導電穿孔220的穿孔晶片22，該承載板的二表面20a上分別具有離形膜200。該穿孔晶片22，如矽穿孔晶片，其一表面具有電性連接各該導電穿孔220的電極墊221，且各該電極墊221之間的間距以納米尺寸作單位；又各該電極墊221的表面上覆蓋有保護層222。如圖2C所示，將該穿孔晶片22以該保護層222貼附於該承載板20的二表面20a上的離形膜200上。如圖2D所示，在該承載板20的二表面20a上的離形膜200在穿孔晶片22上覆蓋介電層24，經加熱壓合，使該穿孔晶片22嵌埋於該介電層24中，且該介電層24具有外露的第一表面24a及結合至該離形膜200上的第二表面24b。如圖2E所示，在該介電層24的第一表面24a上形成第一線路層25a，且該第一線路層25a與該穿孔晶片22的導電穿孔220之間具有電性相連接的導電盲孔250a。如圖2F所示，移除該承載板20及離形膜200，以分離該二介電層24。如圖2G所示，移除該穿孔晶片22的保護層222，以令該穿孔晶片22的電極墊221外露於該介電層24的第二表面24b。如圖2H所示，在該介電層24的第二表面24b上形成第二線路層25b ;且在該介電層24的第一表面24a及該第一線路層25a上形成增層線路結構26，該增層線路結構26包括至少一介電層260、設於該介電層260上的線路261、及設於該介電層260中且電性連接第一線路層25a與線路261的導電盲孔262。如圖21所示，以製作盲孔的方式，當形成該第二線路層25b時一併在該介電層24中形成導電孔250，以電性連接該第一線路層25a及第二線路層25b。又在該增層線路結構26上形成第一防焊層27a，該第一防焊層27a具有多個第一開孔270a，以外露出該增層線路結構26的部分線路261，以供作為第一電性接觸墊263。且在該介電層24的第二表面24b及第二線路層25b上形成第二防焊層27b，該第二防焊層27b具有多個第二開孔270b，以外露出部分的第二線路層25b，以供作為第二電性接觸墊251。如圖21』所示，也可以製作通孔的方式，當形成該第二線路層25b的後，再在該介電層24中形成導電孔250』，以電性連接該第一線路層25a及第二線路層25b。另外，接續圖2G的後續製造步驟也可如圖2H』所示，在該介電層24的第一表面24a及該第一線路層25a上形成增層線路結構26 ;接著，在該增層線路結構26上形成第一防焊層27a，該第一防焊層27a具有多個第一開孔270a，以外露出該增層線路結構26的部分線路261，以供作為第一電性接觸墊263。如圖2J或圖2J』所示，其分別為圖21及圖2H』的後續製造步驟，均在該穿孔晶片22的電極墊221上以覆晶方式電性連接第一晶片30。如圖2K及圖2K』所示，其為應用圖2J所示的封裝結構；如圖2K所示，在該些第二電性接觸墊251以焊錫球310接置且電性連接半導體封裝件31，該半導體封裝件31可例如封裝結構。也可如圖2K』所示，在該第一晶片30上接置第二晶片32，並通過導線33電性連接該第二晶片32與該第二電性接觸墊251，再在該第二防焊層27b上形成封裝膠體28，以包覆該第一晶片30、第二晶片32、導線33與該第二電性接觸墊251。另外，在該第二電性接觸墊251上也可接置其它電子元件，例如被動元件。、
本發明通過嵌埋該穿孔晶片22，以令具有高布線密度(納米尺寸作單位)的第一晶片30可設於該穿孔晶片22的電極墊221上，使該封裝結構可有效接置具有高布線密度的第一晶片30，以達到整合高布線密度的半導體晶片的目的。此外，嵌埋該穿孔晶片22也可增加該封裝結構的布線密度，以提高電性功能。本發明還提供一種嵌埋穿孔晶片的封裝結構，包括介電層24，具有第一表面24a及第二表面24b ;穿孔晶片22，嵌埋於該介電層24中，且該穿孔晶片22具有多個導電穿孔
220,並在一表面上具有電性連接各該導電穿孔220且外露於該介電層24的第二表面24b的電極墊221 ;以及第一線路層25a，設於該介電層24的第一表面24a上，且該第一線路層25a與該穿孔晶片22的導電穿孔220之間具有電性相連接的導電盲孔250a。所述的穿孔晶片22為矽穿孔晶片。 在一實施例中，所述的封裝結構還包括增層線路結構26，設於該介電層24的第一表面24a及第一線路層25a上；以及第一防焊層27a，設於該增層線路結構26上，且該第一防焊層27a具有多個第一開孔270a，以外露出該增層線路結構26的部分線路261，以供作為第一電性接觸墊263。根據上述結構的應用例，將第一晶片30設置且電性連接該穿孔晶片22的電極墊
221。在另一實施例中，所述的封裝結構又包括第二線路層25b，設於該介電層24的第二表面24b上；以及第二防焊層27b，設於該介電層24的第二表面24b及第二線路層25b上，且該第二防焊層27b具有多個第二開孔270b，以外露出部分的第二線路層25b，以供作為第二電性接觸墊251。在其它實施例中，所述的封裝結構還可包括導電孔250，貫通該介電層24，以電性連接該第一線路層25a及第二線路層25b。根據上述結構的應用例，將第一晶片30設置且電性連接該穿孔晶片22的電極墊221。另外，可將半導體封裝件31通過焊錫球310接置且電性連接該些第二電性接觸墊251 ；或將第二晶片32接置於該第一晶片30上，且該第二晶片32以導線33電性連接至各該第二電性接觸墊251。綜上所述，本發明嵌埋穿孔晶片的封裝結構及其製法，通過嵌埋該穿孔晶片，以增加封裝結構的布線密度而提高電性功能，且能有效接置具有高布線密度的晶片，以達到整合高布線密度的半導體晶片的目的。上述實施例僅用於例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如權利要求範圍所列。
權利要求
1.一種嵌埋穿孔晶片的封裝結構，包括 介電層，具有第一及第二表面； 穿孔晶片，嵌埋於該介電層中，且該穿孔晶片具有多個導電穿孔，並在一表面上具有電性連接各該導電穿孔且外露於該介電層的第二表面的電極墊；以及 第一線路層，設於該介電層的第一表面上，且該第一線路層與該穿孔晶片的導電穿孔之間具有電性相連接的導電盲孔。
2.根據權利要求I所述的嵌埋穿孔晶片的封裝結構，其特徵在於，該穿孔晶片為矽穿孑L晶片。
3.根據權利要求I所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括增層線路結構，設於該介電層的第一表面及第一線路層上。
4.根據權利要求3所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括第一防焊層，設於該增層線路結構上，該第一防焊層具有多個第一開孔，以外露出該增層線路結構的部分線路，以供作為第一電性接觸墊。
5.根據權利要求4所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括第一晶片，設置且電性連接該穿孔晶片的電極墊上。
6.根據權利要求5所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括第二線路層，設於該介電層的第二表面上。
7.根據權利要求6所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括第二防焊層，設於該介電層的第二表面及第二線路層上，且該第二防焊層具有多個第二開孔，以外露出部分的第二線路層，以供作為第二電性接觸墊。
8.根據權利要求7所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括導電孔，該導電孔貫通該介電層，以電性連接該第一及第二線路層。
9.根據權利要求7或8所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括半導體封裝件，其通過焊錫球接置且電性連接該第二電性接觸墊。
10.根據權利要求7或8所述的嵌埋穿孔晶片的封裝結構，其特徵在於，還包括第二晶片，接置於該第一晶片上，且該第二晶片以導線電性連接至該第二電性接觸墊。
11.一種嵌埋穿孔晶片的封裝結構的製法，包括 提供一承載板，該承載板的二表面上分別具有離形膜； 提供具有多個導電穿孔的穿孔晶片，該穿孔晶片的一表面具有電性連接各該導電穿孔的電極墊，且各該電極墊的表面上覆蓋有保護層，令該穿孔晶片以該保護層貼附於該離形膜上； 在該承載板的二表面上的離形膜與穿孔晶片上覆蓋介電層，經加熱壓合，使該穿孔晶片嵌埋於該介電層中，且該介電層具有外露的第一表面及結合至該離形膜上的第二表面； 在該介電層的第一表面上形成第一線路層，且該第一線路層與該穿孔晶片的導電穿孔之間具有電性相連接的導電盲孔； 移除該承載板及離形膜，以分離該二介電層；以及 移除該保護層，以令該穿孔晶片的電極墊外露於該介電層的第二表面。
12.根據權利要求11所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，該穿孔晶片為娃芽孔晶片。
13.根據權利要求11所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，還包括 在該介電層的第一表面及該第一線路層上形成增層線路結構；以及 在該增層線路結構上形成第一防焊層，該第一防焊層具有多個第一開孔，以外露出該增層線路結構的部分線路，以供作為第一電性接觸墊。
14.根據權利要求13所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，還包括於該穿孔晶片的電極墊上電性連接第一晶片。
15.根據權利要求11所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，還包括 在該介電層的第二表面上形成第二線路層； 在該介電層的第一表面及該第一線路層上形成增層線路結構； 在該介電層中形成導電孔，以電性連接該第一及第二線路層； 在該增層線路結構上形成第一防焊層，該第一防焊層具有多個第一開孔，以外露出該增層線路結構的部分線路，以供作為第一電性接觸墊；以及 在該介電層的第二表面及第二線路層上形成第二防焊層，該第二防焊層具有多個第二開孔，以外露出部分的第二線路層，以供作為第二電性接觸墊。
16.根據權利要求15所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，還包括於該穿孔晶片的電極墊上電性連接第一晶片。
17.根據權利要求16所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，還包括在該第二防焊層上方接置半導體封裝件，並通過焊錫球電性連接該半導體封裝件與該第二電性接觸墊。
18.根據權利要求16所述的嵌埋穿孔晶片的封裝結構的製法，其特徵在於，還包括在該第一晶片上接置第二晶片，並通過導線電性連接該第二晶片與該第二電性接觸墊。
全文摘要
一種嵌埋穿孔晶片的封裝結構及其製法，該嵌埋穿孔晶片的封裝結構包括介電層，具有第一及第二表面；穿孔晶片，嵌埋於該介電層中，且該穿孔晶片具有多個導電穿孔，並在一表面上具有電性連接各該導電穿孔且外露於該介電層的第二表面的電極墊；以及第一線路層，設於該介電層的第一表面上，且該第一線路層與該穿孔晶片的導電穿孔之間具有電性相連接的導電盲孔，以令高布線密度的晶片可設於該穿孔晶片的電極墊上，以整合高布線密度的半導體晶片。
文檔編號H01L21/60GK102751248SQ20111010683
公開日2012年10月24日 申請日期2011年4月22日 優先權日2011年4月22日
發明者曾昭崇 申請人:欣興電子股份有限公司, 蘇州群策科技有限公司