電荷泵型時鐘管理電路及其雙核模數轉換器的製作方法

2024-04-12 22:57:05

1.本發明涉及電荷泵型時鐘管理電路，及採用上述電荷泵型時鐘管理電路的雙核模數轉換器，屬於模數轉換技術領域。


背景技術：

2.隨著集成電路產業的繁榮發展，集成電路的製造工藝水平在不斷提高。而模數轉換器(analog-to-digital converter,adc)作為一種常用的模擬器件，在各種類型的電子設備中廣泛應用。如何實現模數轉換器在寬電壓輸入條件下保持良好性能，是目前國內外學者共同的研究目標。
3.因為模數轉換器需要鍾管理電路提供互不交疊時鐘，其精度受到時鐘管理電路性能的影響。為實現高速高精度的模數轉換器，需要時鐘管理電路在較寬的輸入範圍內保持較低的抖動。而應用於時鐘管理電路的電荷泵型鎖相環雖然具有捕獲範圍打的優點，但傳統電荷泵存在電荷洩漏、電流失配、電荷共享等非理想效應，會直接影響鎖相環的性能，導致時鐘管理電路出現輸出抖動的問題。


技術實現要素：

4.本發明提供電荷泵型時鐘管理電路及其雙核模數轉換器，旨在至少解決現有技術中存在的技術問題之一。
5.本發明的技術方案一方面涉及一種時鐘管理電路，包括依次連接的脈衝產生電路、第一鎖相環、第二鎖相環和相位運算電路；所述第一鎖相環和所述第二鎖相環均包括依次連接的延時電路、鑑相器和電荷泵；所述脈衝產生電路的輸出端與所述延時電路的輸入端連接，所述脈衝產生電路的輸出端與所述第一鎖相環的所述鑑相器的輸入端連接；所述電荷泵的輸出端與所述延時電路的輸入端連接；其中，所述第一鎖相環的所述延時電路的輸入端與所述脈衝產生電路連接，所述第一鎖相環的所述鑑相器的輸出端分別與所述第二鎖相環的所述延時電路和所述鑑相器的輸入端連接，所述第二鎖相環的所述延時電路的輸出端與所述相位運算電路的輸入端連接，所述相位運算電路輸出時鐘信號。
6.進一步，所述電荷泵包括電荷泵內核電路；所述電荷泵內核電路包括共柵共源的充電電流源和共柵共源的放電電流源，所述充電電流源連接有共源級開關pmos管m1；所述放電電流源連接有共源級開關nmos管m6；所述共源級開關pmos管m1和所述共源級開關nmos管m6由所述鑑相器的輸出信號控制。
7.進一步，所述電荷泵還包括用於給所述電荷泵內核電路提供偏置的偏置電路；所述偏置電路與所述充電電流源的柵極之間通過第一傳輸門控制電路連接，所述偏置電路與所述放電電流源的柵極之間通過第二傳輸門控制電路連接。
8.進一步，所述放電電流源與放電提升電路構成放電負反饋環路；所述充電電流源與充電提升電路構成充電負反饋環路。
9.進一步，所述充電電流源的阻抗r1計算如下：
10.r1≈g
m8
{r
026
||[g
m9r09
(r
08
||r
07
)]}(g
m3r03r02
)
[0011]
式中，g
m8
為nmos管m8的等效跨導，r
026
為nmos管m26的溝道阻抗，g
m9
為pmos管m9的等效跨導，r
09
為pmos管m9的溝道阻抗，r
08
為nmos管m8的溝道阻抗，r
07
為nmos管m7的溝道阻抗，g
m3
為pmos管m3的等效跨導，r
03
為pmos管m3的溝道阻抗，r
02
為pmos管m2的溝道阻抗；
[0012]
所述放電電流源的阻抗r2計算如下：
[0013]
r2≈g
m10
{r
028
||[g
m11r011
(r
010
||r
012
)]}(g
m4r04r05
)
[0014]
式中，g
m10
為pmos管m10的等效跨導，r
028
為pmos管m28的溝道阻抗，g
m11
為nmos管m11的等效跨導，r
011
為nmos管m11的溝道阻抗，r
010
為pmos管m10的溝道阻抗，r
012
為nmos管m12的溝道阻抗，g
m4
為nmos管m4的等效跨導，r
04
為pmos管m4的溝道阻抗，r
05
為nmos管m5的溝道阻抗。
[0015]
進一步，所述鑑相器和所述電荷泵之間設置有單端轉互補電路，所述單端互補電路將所述鑑相器輸出的單相時鐘信號轉換為兩個互補的時鐘信號；所述電荷泵包括運放器、分別用於通斷兩個所述時鐘信號的兩個所述共源級開關pmos管m1、分別用於通斷兩個所述時鐘信號的兩個所述共源級開關nmos管m6和兩個開關電容；所述運放器的反相輸入端與所述運放器的輸出端連接，所述運放器的同相輸入端與其中一個所述所述共源級開關pmos管m1、其中一個共源級開關nmos管m6、其中一個開關電容連接，所述運放器的輸出端與另一個所述所述共源級開關pmos管m1、另一個共源級開關nmos管m6、另一個開關電容連接。
[0016]
進一步，所述第一鎖相環的所述延時電路包括mos管m
d11
、mos管m
d12
、mos管m
d13
和第一反相器，所述mos管m
d11
和所述mos管m
d12
並聯設置，所述脈衝產生電路的輸出端與mos管m
d11
的源端和mos管m
d12
的源端連接，m
d11
的漏端和mos管m
d12
的柵端與所述第一反相器的輸入端連接，所述第一反相器向外輸出信號。
[0017]
進一步，所述第二鎖相環的所述延時電路包括第二反相器、mos管m
d21
和電容c
d2
，所述第一鎖相環的所述鑑相器的輸出端與所述第二反相器的輸入端連接，所述第二反相器向外輸出信號；所述mos管m
d21
的柵極與所述第二反相器的輸出端連接，所述mos管m
d21
的漏極與所述電容c
d2
連接，所述第二鎖相環的所述電荷泵的輸出端與所述mos管m
d21
的源端連接。
[0018]
本發明的技術方案另一方面涉及一種模數轉換器，包括第一內核模塊，所述第一內核模塊包括第一控制邏輯電路，所述第一控制邏輯電路包括權利要求1至8中任一項所述的時鐘管理電路；第二內核模塊，所述第二內核模塊包括第二控制邏輯電路，所述第二控制邏輯電路包括權利要求1至8中任一項所述的時鐘管理電路；其中，所述第一控制邏輯電路的輸入端與所述第二控制邏輯電路的輸入端連接，所述第二控制邏輯電路輸出最終結果。
[0019]
進一步，所述第一內核模塊還包括有第一採樣電路、第一比較器和第一數模轉換電路，所述第一採樣電路的輸出端與所述第一比較電路的同相輸入端連接，所述第一比較電路的輸出端與所述第一控制邏輯電路的輸入端連接，所述第一控制邏輯電路的輸出端與所述第一數模轉換電路的輸入端連接，所述第一數模轉換電路的輸出端與所述第一比較電路的同相輸入端連接；所述第二內核模塊還包括有第二採樣電路、第二比較電路和第二數模轉換電路，所述第二採樣電路的輸出端與所述第二比較電路的反相輸入端連接，所述第二比較電路的輸出端與所述第二控制邏輯電路的輸入端連接，所述第二控制邏輯電路的輸出端與所述第二數模轉換電路的輸入端連接，所述第二數模轉換電路的輸出端與所述第二比較電路的反相輸入端連接。
[0020]
本發明的有益效果如下。
[0021]
本發明為電荷泵型時鐘管理電路及其雙核模數轉換器，通過改進電荷泵型鎖相環的設計，構建兩個閉環迴路式型電荷泵鎖相環，以及提高電荷泵的性能，以降低時鐘管理電路的時鐘抖動，使得模數轉換器在寬電壓輸入條件下可保持良好性能。採用共源級開關技術抑制電荷泵的電荷共享；在共源共柵充/放電電流源之間增加傳輸門以抑制電荷泵關閉時產生的漏電流；增加電流源提升電路並分別與共源共柵結構的充/放電電流源構成負反饋迴路以降低電荷泵的低失配率；鎖相環採用閉環迴路式結構，並設置有兩個鎖相環，實現佔空比穩定且可調雙相不交疊的時鐘輸出，降低輸出時鐘的抖動性；模數轉換器採用雙內核結構，分別處理高壓輸入和低壓輸入的問題，以解決寬電壓輸入電壓的問題。
附圖說明
[0022]
圖1是根據本發明實施例的模數轉換器的整體結構示意圖。
[0023]
圖2是根據本發明實施例的時鐘管理電路的整體結構示意圖。
[0024]
圖3(a)是根據本發明實施例的第一鎖相環的延時電路的結構示意圖。
[0025]
圖3(b)是根據本發明實施例的第二鎖相環的延時電路的結構示意圖。
[0026]
圖4是根據本發明實施例的電荷泵的內部結構示意圖。
[0027]
圖5是根據本發明實施例的電荷泵的整體結構示意圖。
[0028]
圖6是根據本發明實施例的模數轉換器的仿真結果圖。
具體實施方式
[0029]
以下將結合實施例和附圖對本發明的構思、具體結構及產生的技術效果進行清楚、完整的描述，以充分地理解本發明的目的、方案和效果。
[0030]
需要說明的是，如無特殊說明，當某一特徵被稱為「固定」、「連接」在另一個特徵，它可以直接固定、連接在另一個特徵上，也可以間接地固定、連接在另一個特徵上。本文所使用的單數形式的「一種」、「所述」和「該」也旨在包括多數形式，除非上下文清楚地表示其他含義。此外，除非另有定義，本文所使用的所有的技術和科學術語與本技術領域的技術人員通常理解的含義相同。本文說明書中所使用的術語只是為了描述具體的實施例，而不是為了限制本發明。本文所使用的術語「和/或」包括一個或多個相關的所列項目的任意的組合。
[0031]
應當理解，儘管在本公開可能採用術語第一、第二、第三等來描述各種元件，但這些元件不應限於這些術語。這些術語僅用來將同一類型的元件彼此區分開。例如，在不脫離本公開範圍的情況下，第一元件也可以被稱為第二元件，類似地，第二元件也可以被稱為第一元件。本文所提供的任何以及所有實例或示例性語言(「例如」、「如」等)的使用僅意圖更好地說明本發明的實施例，並且除非另外要求，否則不會對本發明的範圍施加限制。
[0032]
參照圖1，本發明一方面技術方案的模數轉換器採用雙核結構，包括有第一內核模塊和第二內核模塊。第一內核模塊(adch)包括有第一採樣電路、第一比較器(cmph)、第一控制邏輯電路(cmph)和第一數模轉換電路(dach)，第一採樣電路的輸出端與第一比較電路的同相輸入端(即圖中「+」端)連接，第一比較電路的輸出端與第一控制邏輯電路的輸入端連接，第一控制邏輯電路的輸出端與第一數模轉換電路的輸入端連接，第一數模轉換電路的
輸出端與第一比較電路的同相輸入端連接。第二內核模塊(adcl)包括有第二採樣電路、第二比較電路(l)、第二控制邏輯電路(l)和第二數模轉換電路(dacl)，第二採樣電路的輸出端與第二比較電路的反相輸入端(即圖中
「‑」
端)連接，第二比較電路的輸出端與第二控制邏輯電路的輸入端連接，第二控制邏輯電路的輸出端與第二數模轉換電路的輸入端連接，第二數模轉換電路的輸出端與第二比較電路的反相輸入端連接。其中，第一控制邏輯電路的輸入端與第二控制邏輯電路的輸入端連接，第二控制邏輯電路輸出最終結果。
[0033]
具體地，採樣電路對輸入信號v
in
進行模擬並傳輸到比較器中，接著將最高位(msb)設置為1，其餘位均為零，根據信號v
in
、1/2v
ref
之間的大小關係來得到對應的比較器輸出，在分別達到v
in
《1/2v
ref
、v
in
》1/2v
ref
，那麼最高位分別是0、1，從而可準確得到最高位，同理可對次高位等進行確定，最終獲取到最低位之後結束上述過程。第一內核模塊和第二內核模塊採用逐次逼近的方式，有利於縮小面積、降低成本。此處以一個具體實施例加以說明，參見圖1，本發明實施例的雙核模數轉換器(adc)，第一內核模塊負責高四位計算並輸出d11-d8，即第一內核模塊負責處理高壓輸入問題，而第二內核模塊負責低8位計算並輸出最終結果d11-d0，即第二內核模塊負責處理高壓輸入問題，兩個內核模塊相對獨立工作，在時序公用一個的基礎上，兩者配合完成最終ad計算，從而有利於解決寬電壓輸入電壓的問題。
[0034]
參照圖2，本發明另一方面技術方案的時鐘管理電路，時鐘管理電路設置於第一控制邏輯電路和第二控制邏輯電路中，用於對模數轉換器提供時鐘功能。時鐘管理電路包括依次連接的脈衝產生電路、第一鎖相環(dll1)、第二鎖相環(dll2)和相位運算電路。第一鎖相環和第二鎖相環均包括依次連接的延時電路(可控延時鏈)、鑑相器和電荷泵，脈衝產生電路的輸出端與延時電路的輸入端連接，脈衝產生電路的輸出端與第一鎖相環的鑑相器的輸入端連接，電荷泵的輸出端與延時電路的輸入端連接；其中，第一鎖相環的延時電路的輸入端與脈衝產生電路連接，第一鎖相環的鑑相器的輸出端分別與第二鎖相環的延時電路和鑑相器的輸入端連接，第二鎖相環的延時電路的輸出端與相位運算電路的輸入端連接，相位運算電路輸出時鐘信號。具體地，第一鎖相環(dll1)將不同佔空比的輸入時鐘信號處理為佔空比為50％的時鐘信號，第二鎖相環(dll2)再將dll1輸出的50％佔空比時鐘信號延遲較短的時間，並產生多個等相位差的時鐘信號p1，p2，p3，
…
，p8，其中pn與p
n+1
為反相時鐘信號，且二者之間存在一定的延時。相位運算電路對dll2的輸出相位進行運算，產生模數轉換器adc所需要的雙相不交疊時鐘glk
out1
，glk
out2
，
…
，glk
outn
信號,其中glk
outn
與glk
outn+1
信號為一組兩相不交疊時鐘信號，n可以根據實際電路需要的不交疊時鐘信號數量確定。
[0035]
在一應用實施例中，脈衝產生電路為窄脈衝產生電路，包括d觸發器、反相器和緩衝器，用於將任意佔空比的輸入時鐘信號glk
in
轉換為一個固定脈寬的窄脈衝時鐘信號，從而方便鎖相環通過延時來調節該時鐘信號的佔空比。脈衝產生電路輸出的窄脈衝時鐘信號進入到第一鎖相環的延時電路(下述稱第一延時電路)。參見圖3(a)，第一延時電路包括mos管m
d11
、m
d12
、m
d13
和第一反相器，mos管m
d11
和m
d12
並聯設置，窄脈衝時鐘信號經過m
d11
和m
d12
的源端後，通過第一反相器輸出glk0到ddl1的鑑相器(下述稱第一鑑相器)中。其中，mos管m
d12
的漏極與mos管m
d13
的柵極連接，ddl1的電荷泵輸出信號v
ctrl
/v
ctrl1
輸入到mos管m
d13
的源極中。如此設置，使得端電壓v
ctrl
/v
ctrl1
的值近影響時鐘下降沿的延時量而對上升沿沒有影響，實現只對時鐘的一個沿的延時進行調節，同時保證另一個沿不產生影響，從而使得第一鎖相環可穩定輸出時鐘的佔空比。
[0036]
參見圖2，第一鑑相器輸出信號glk
50％
進入到dll2的延時電路(下述稱第二延時電路)。參見圖3(b)，第二延時電路包括第二反相器、mos管m
d21
和電容c
d2
，輸入信號glk
50％
進入到第二反相器中，並通過第二反相器輸出信號到相位運算電路中,以及通過第二反相器輸出信號到ddl2的鑑相器中。其中，mos管m
d21
的柵極與第二反相器的輸出端連接，mos管m
d21
的漏極與電容c
d2
連接，ddl2的電荷泵輸出信號v
ctrl
/v
ctrl1
輸入到mos管m
d13
的源極中。如此設置，通過改變第二反相器的等效負載來同時改變輸出時鐘上升沿和下降沿的延時量，使得第二鎖相環能夠同時對時鐘信號的上升沿和下降沿產生一個小的可控延時。
[0037]
在一實施例中，參照圖4，本文實施例的時鐘管理電路中，鑑相器的輸出信號為電荷泵的控制信號。電荷泵包括偏置電路和電荷泵內核電路，偏置電路為電荷泵核心電路提供偏置。參見圖4中框圖1，偏置電路包括電流源ibias、mos管m23、m24、m25。參見圖4中框圖2，電荷泵內核電路包括mos管m1-m22、mos管m26-m29和傳輸門tg1、tg2。其中，mos管m2和m3構成共源共柵的充電電流源，mos管m4和m5構成共源共柵的放大電流源，pmos管m1為充電電流源的共源級開關(即充電開關)，nmos管m6為放電電流源的共源級開關(即放電開關)，從而通過採用共源級開關技術抑制電荷泵的電荷共享。
[0038]
進一步地，mos管m18-m22和傳輸門tg1組成充電電流源的第一傳輸門控制電路，控制端up和控制端upb中mos管m13-m17和傳輸門tg2組成充電電流源的第二傳輸門控制電路，控制端dn和控制端dnb中偏置電路與共源共柵的充電電流源之間增加第一傳輸門控制電路，以及偏置電路與共源共柵的放電電流源之間增加第二傳輸門控制電路，使得充電電流源和共源級開關pmos管m1同時關斷，以及放電電流源和共源級開關nmos管m6同時關斷，從而抑制了電荷泵關閉時產生的漏電流，使得電荷泵輸出電壓更平穩。
[0039]
在一應用實施例中，當up＝0及dn＝1時，共源級開關pmos管m1(充電開關)關斷，共源級開關nmos管m6(放電開關)開啟，電荷泵放電，此時傳輸門tg1關斷、傳輸門tg2開啟，切斷充電電流源的m2管柵極偏置電壓，進而抑制充電支路產生的漏電流。相應地，當up＝1及dn＝0時，共源級開關pmos管m1(充電開關)開啟，共源級開關nmos管m6(放電開關)關斷，此時傳輸門tg1開啟、傳輸門tg2關斷，切斷放電電流源的m5管柵極偏置電壓，進而抑制放電支路產生的漏電流。
[0040]
在一實施例中，放電電流源與放電提升電路構成放電負反饋環路，充電電流源與充電提升電路連接構成充電負反饋環路，從而增加充電支路和放電支路中的阻抗，使得電荷泵的充放電流更穩定，有利於提高電荷泵充放電流的匹配性。具體地參照圖3，放電提升電路包括有mos管m10-m12，mos管m10-m12與mos管m4-m5構成放電負反饋環路，從而提高放電支路的阻抗。充電提升電路包括有mos管m7-m9，mos管m7-m9與mos管m2-m3構成充電負反饋環路，從而提高充電支路的阻抗。
[0041]
在一應用實施例中，充電電流源的阻抗r1計算如下：
[0042]
r1≈g
m8
{r
026
||[g
m9r09
(r
08
||r
07
)]}(g
m3r03r02
)
[0043]
式中，g
m8
為nmos管m8的等效跨導，r
026
為nmos管m26的溝道阻抗，g
m9
為pmos管m9的等效跨導，r
09
為pmos管m9的溝道阻抗，r
08
為nmos管m8的溝道阻抗，r
07
為pmos管m7的溝道阻抗，g
m3
為pmos管m3的等效跨導，r
03
為pmos管m3的溝道阻抗，r
02
為pmos管m2的溝道阻抗。
[0044]
在一應用實施例中，充電電流源的阻抗r2計算如下：
[0045]
r2≈g
m10
{r
028
||[g
m11r011
(r
010
||r
012
)]}(g
m4r04r05
)
[0046]
式中，g
m10
為pmos管m10的等效跨導，r
028
為pmos管m28的溝道阻抗，g
m11
為nmos管m11的等效跨導，r
011
為nmos管m11的溝道阻抗，r
010
為pmos管m10的溝道阻抗，r
012
為nmos管m12的溝道阻抗，g
m4
為nmos管m4的等效跨導，r
04
為pmos管m4的溝道阻抗，r
05
為nmos管m5的溝道阻抗。
[0047]
在一實施例中，本發明實施例的第一鎖相環和第二鎖相環中，鑑相器和電荷泵之間設置有單端轉互補電路，單端轉互補電路由方向器和傳輸門組成，通過單端轉互補電路將鑑相器輸出的單相時鐘信號glk
50％
/glk
pd
轉換為兩個互補的時鐘信號clk和glkn(即glk1和glk
1n
、glk2和glk
2n
)。相應地，電荷泵設置有分別用於通斷兩個時鐘信號的兩個共源級開關pmos管m1(充電開關)和分別用於通斷兩個時鐘信號的兩個共源級開關nmos管m6(放電開關)，以及一個運放器和兩個互補的開關電容。運放器的反相輸入端(
「‑」
端)與運放器的輸出端連接，運放器的同相輸入端(「+」端)與其中一個共源級開關pmos管m1、其中一個共源級開關nmos管m6、其中一個開關電容連接，運放器的輸出端與另一個共源級開關pmos管m1、另一個共源級開關nmos管m6、另一個開關電容連接，電荷泵的輸出信號v
ctrl
(v
ctrl1
/v
ctrl2
)輸入到運放器的同相輸入端(「+」端)中。充電開關(s1和s2)和放電開關(s3和s4)受鑑相器的輸出信號clk和glkn(即glk1和glk
1n
、glk2和glk
2n
)控制。
[0048]
具體地，當充電開關閉合、放電開關斷開時，電荷泵通過充電電流源i
p
對開關電容進行充電，使得輸出電壓v
ctrl
不斷升高。當充電開關斷開、放電開關閉合時，電荷泵的放電電流源in對開關電容放電，使得輸出端電壓v
ctrl
不斷降低。當時充電開關、放電開關同時閉合或斷開，輸出單電壓v
ctrl
保持不變。如此設置，使得充電電流源和放電電流源始終保持開啟狀態，且保證電流源的端電壓始終跟隨輸出電壓，從而避免開關切換時電流源端電壓撥動引起的相位抖動。
[0049]
本發明對模數轉換器設計及其存儲方法進行實驗驗證。參加圖6，信號1為採用轉換信號，信號2為glk信號，信號3為dach的輸出變化，信號4為cmph的輸出結果，信號5為dacl的輸出變化，信號6為cmpl的輸出結果，信號7為數字輸出的結構。通過仿真結果證明，本發明實施例的模數轉換器可實現寬電壓條件下的穩定輸出。
[0050]
應當認識到，本發明實施例中的方法步驟可以由計算機硬體、硬體和軟體的組合、或者通過存儲在非暫時性計算機可讀模數轉換器中的計算機指令來實現或實施。所述方法可以使用標準編程技術。每個程序可以以高級過程或面向對象的程式語言來實現以與計算機系統通信。然而，若需要，該程序可以以彙編或機器語言實現。在任何情況下，該語言可以是編譯或解釋的語言。此外，為此目的該程序能夠在編程的專用集成電路上運行。
[0051]
此外，可按任何合適的順序來執行本文描述的過程的操作，除非本文另外指示或以其他方式明顯地與上下文矛盾。本文描述的過程(或變型和/或其組合)可在配置有可執行指令的一個或多個計算機系統的控制下執行，並且可作為共同地在一個或多個處理器上執行的代碼(例如，可執行指令、一個或多個電腦程式或一個或多個應用)、由硬體或其組合來實現。所述電腦程式包括可由一個或多個處理器執行的多個指令。
[0052]
進一步，所述方法可以在可操作地連接至合適的任何類型的計算平臺中實現，包括但不限於個人電腦、迷你計算機、主框架、工作站、網絡或分布式計算環境、單獨的或集成的計算機平臺、或者與帶電粒子工具或其它成像裝置通信等等。本發明的各方面可以以存儲在非暫時性存儲介質或設備上的機器可讀代碼來實現，無論是可移動的還是集成至計算
平臺，如硬碟、光學讀取和/或寫入存儲介質、rs1m、rom等，使得其可由可編程計算機讀取，當存儲介質或設備由計算機讀取時可用於配置和操作計算機以執行在此所描述的過程。此外，機器可讀代碼，或其部分可以通過有線或無線網絡傳輸。當此類媒體包括結合微處理器或其他數據處理器實現上文所述步驟的指令或程序時，本文所述的發明包括這些和其他不同類型的非暫時性計算機可讀存儲介質。當根據本發明所述的方法和技術編程時，本發明還可以包括計算機本身。
[0053]
電腦程式能夠應用於輸入數據以執行本文所述的功能，從而轉換輸入數據以生成存儲至非易失性模數轉換器的輸出數據。輸出信息還可以應用於一個或多個輸出設備如顯示器。在本發明優選的實施例中，轉換的數據表示物理和有形的對象，包括顯示器上產生的物理和有形對象的特定視覺描繪。
[0054]
以上所述，只是本發明的較佳實施例而已，本發明並不局限於上述實施方式，只要其以相同的手段達到本發明的技術效果，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。在本發明的保護範圍內其技術方案和/或實施方式可以有各種不同的修改和變化。