類似於sigma-delta的相關多次採樣讀出電路
2024-04-14 13:56:05
1.本發明涉及cmos圖像傳感器(cmos image sensor，簡稱cis)讀出電路領域，更具體的說，是涉及一種類似於sigma-delta的相關多次採樣讀出電路。
背景技術：
2.信噪比(snr)定義為在一定光照條件下輸入信號電平與噪聲電平的比值，是cis一個重要的性能參數。噪聲越大，cis對於信號的要求也會變大。在光照強度非常小時，像素陣列產生的光信號也會非常小，這時cis就會很難成像。如果想要cis成像，需要延長像素陣列的積分時間，使得光信號也變大，但是這會嚴重影響cis的讀出速度。所以研究低噪聲cis對於促進其在微光領域的應用也具有十分重要的意義。
3.讀出電路是cis中抑制噪聲的重要結構，雖然基於鉗位二極體的有源像素結構可以限制散粒噪聲，增益放大器可以通過限制帶寬減少熱噪聲，但在讀出電路中仍然存在很多的1/f噪聲和熱噪聲。相關雙採樣(cds)是一種廣泛應用於傳感器中的技術。相關雙採樣對復位電平進行採樣。復位電平採樣完成之後，將傳輸門(tx)打開，將光生電荷從光電二極體中轉移至感測節點中，感測節點中的電壓在增益放大器輸出處被放大和採樣。然後將第一次採樣的復位電壓和第二次採樣的轉移後的信號電壓做差分可以減少信號中的噪聲。這就是相關雙採樣的基本工作過程。相關雙採樣(cds)將採樣和差分相結合可以有效地減小復位噪聲和1/f噪聲，但是其採樣次數較少具有隨機性，經過相關雙採樣(cds)電路處理之後的信號仍然具有很多的噪聲。
技術實現要素：
4.為了克服現有技術中的不足，針對相關雙採樣(cds)噪聲抑制能力不足問題，本發明提出了一種類似於sigma-delta的相關多次採樣讀出電路。採用本設計的讀出電路同時可以實現類似於sigma-delta調製器的cms解調技術。新型相關多次採樣電路對於信號處理類似於低通濾波器，對於噪聲處理類似於高通濾波器，其濾波效果與cms的次數有關。使用開關電容器件架構來實現相關多次採樣同時也可以解決傳統相關多次採樣速度慢的問題。
5.本發明的目的是通過以下技術方案實現的。
6.本發明類似於sigma-delta的相關多次採樣讀出電路，包括有源像素模塊和模擬數字轉換器模塊，其特徵在於，所述有源像素模塊和模擬數字轉換器模塊之間連接有斬波器模塊和相關多次採樣解調器；
7.所述斬波器模塊由一號開關、二號開關、三號開關、四號開關和差分放大器組成；所述一號開關一端連接有源像素模塊的輸出端，另一端連接差分放大器的反相輸入端；所述二號開關一端連接有源像素模塊的輸出端，另一端連接差分放大器的同相輸入端；所述三號開關一端接地，另一端連接差分放大器的反相輸入端；所述四號開關一端接地，另一端連解連接差分放大器的同相輸入端；
8.所述相關多次採樣解調器由n個並聯的採樣電容、4n個採樣開關、信號採集電容、
一號復位開關和運算放大器組成；每個所述採樣電容的左極板均經兩個採樣開關分別連接至差分放大器的輸出端和地，右極板均經兩個採樣開關分別連接至運算放大器的反相輸入端和地；所述信號採集電容的左極板連接至運算放大器的反相輸入端，右極板連接至運算放大器的輸出端；所述一號復位開關一端連接至運算放大器的反相輸入端，另一端連接至運算放大器的輸出端；所述運算放大器的輸出端連接至模擬數字轉換器模塊的輸入端。
9.在進行奇數次採樣時，二號開關、三號開關閉合，一號開關、四號開關打開，差分放大器的輸出為v
signal
+v
noise
，其中v
signal
是像素的信號，v
noise
是像素中的噪聲；在進行偶數次採樣時，一號開關、四號開關閉合，二號開關、三號開關打開，差分放大器的輸出為-v
signal
+v
noise
；從行選管漏極輸出的信號在圍繞斬波頻率及其奇數諧波上進行振幅調製，之後再通過相關多次採樣解調器進行解調，具體解調過程如下：
10.在進行第一次採樣時，二號開關、三號開關閉合，一號開關、四號開關打開，相關多次採樣解調器的輸入為：v
sample1
＝v
signal1
+v
noise
，其中v
signal1
為第一次採樣的像素信號，v
noise1
為第一次採樣時的噪聲信號；在第一次採樣的採樣周期的前ts/2內，相關多次採樣解調器中第一個採樣電容兩端連接的其中兩個採樣開關先閉合，使得第一個採樣電容的左極板連接斬波器模塊的輸出端，右極板連接運算放大器的反相輸入端，實現對斬波器模塊第一次輸出的採樣v
sampl
；待採樣完成之後，將剛才閉合的兩個採樣開關斷開，第一個採樣電容兩端連接的另外兩個採樣開關閉合，使得第一個採樣電容左右兩極板均接地；相關多次採樣解調器的第一次採樣的值為其中為數學表達式；
11.在進行第二次採樣時，一號開關、四號開關閉合，二號開關、三號開關打開，相關多次採樣解調器的輸入為：v
sample2
＝-v
signal2
+v
noise2
，其中v
signal2
為第二次採樣的像素信號，v
noise2
為第二次採樣時的噪聲信號；在第二次採樣的採樣周期的前ts/2內，相關多次採樣解調器中第二個採樣電容兩端連接的其中兩個採樣開關先閉合，使得第二個採樣電容的左極板連接斬波器模塊的輸出端，右極板接地，將斬波器模塊第二次輸出v
sample2
採樣至第二個採樣電容上；在ts/2之後，將剛才閉合的兩個採樣開關先斷開，第二個採樣電容兩端連接的另外兩個採樣開關閉合，使得第二個採樣電容的左極板接地，右極板接運算放大器的反相輸入端，實現對斬波器模塊第二次輸出的反向的採樣-v
sample2
；相關多次採樣解調器的第二次採樣的值為其中為數學表達式；
12.依次類推，在進行奇次採樣時，相關多次採樣解調器的開關操作和第一次採樣類似，在進行偶次採樣時，相關多次採樣解調器的開關操作和第二次採樣類似；
13.最後在進行n次採樣之後，相關多次採樣的輸出v
out
為：
[0014]vout
＝v
out1
+v
out2
+
…
+v
outn
＝v
outsignal
+v
outnoise
ꢀꢀꢀ
(1)
[0015]
其中，v
outn
為第n次採樣時相關多次採樣解調器的採樣的值，v
outsignal
為n次採樣後像素信號的輸出值，v
outnoise
為n次採樣後噪聲的輸出值；
[0016]
像素信號經過n次相關多次採樣解調之後的輸出v
outsignal
為：
[0017][0018]vsignaln
為第n次採樣的像素信號，將式(2)轉換到z域表達式為：
[0019][0020]
n次相關多次採樣解調之後像素信號傳遞函數stfn(z)為：
[0021][0022]
噪聲經過n次相關多次採樣解調之後的輸出v
outnoise
為：
[0023][0024]vnoisen
為第n次採樣時的噪聲信號，將式(5)轉換到z域表達式為：
[0025][0026]
n次相關多次採樣解調之後噪聲傳遞函數ntfn(z)為：
[0027][0028]
從像素信號傳遞函數stfn(z)和噪聲傳遞函數ntfn(z)看出，經過相關多次採樣解調器之後，像素信號經過低通濾波，噪聲經過高通濾波；n次的相關多次採樣解調技術實現了類似於n-1階的sigma-delta調製器的噪聲濾波效果；經相關多次採樣解調器採樣之後的復位電平和信號電平再通過模擬數字轉換器模塊實現傳統的相關雙採樣，之後求出cmos圖像傳感器的信號，減小電路中的fpn噪聲。
[0029]
與現有技術相比，本發明的技術方案所帶來的有益效果是：
[0030]
發明提出一種類似於sigma-delta的相關多次採樣讀出電路。在信號進行adc轉換以前分別對復位信號和轉移之後的信號進行相關多次採樣。通過相關多次採樣解調器對其進行濾波，其中有用的信號類似於低通濾波，噪聲類似於高通濾波，極大的減小了電路低頻噪聲。之後再通過相關雙採樣減小電路中的fpn噪聲和offset。傳統相關多次採樣速度慢的問題也可以通過開關電容採樣解決，極大的提升了cmos圖像傳感器的工作速度。
附圖說明
[0031]
圖1為相關雙採樣原理圖；
[0032]
圖2為一階sigma-delta調製器的採樣數據模型示意圖；
[0033]
圖3為本發明類似於sigma-delta的相關多次採樣讀出電路原理圖；
[0034]
圖4為本發明中n次相關多次採樣解調器原理圖；
[0035]
圖5為本發明類似於sigma-delta的相關多次採樣讀出電路工作時序圖。
[0036]
附圖標記：pd光電二極體，vdd電源，fd浮動擴散節點，mtx傳輸管，mrst復位管，msf源極跟隨器，mr行選管，ibias電流源，k1一號開關，k2二號開關，k3三號開關，k4四號開關，av差分放大器，gnd地，c
n+1
信號採集電容，kaz1一號復位開關，d運算放大器，kaz2二號復位開關，caz輸入電容，comp比較器，c1、c2、c3......cn採樣電容，k11......kn1、k12......kn2、k13......kn3、k14......kn4採樣開關。
具體實施方式
[0037]
下面結合附圖對本發明作進一步的描述。
[0038]
相關雙採樣(cds)原理圖如圖1所示，首先採樣復位電平完成後經過採樣間隔t
delay
之後再採樣信號電平，其中，t
delay
為復位電平和信號電平採樣的時間間隔。最後信號電平和復位電平做差值，這可以極大的減少4t像素中的復位噪聲，提高cmos圖像傳感器的成像質量。
[0039]
通過圖1可以得出相關雙採樣電路的時域傳遞函數v
cds，out
(t)由式(1)表示：
[0040]vcds，out
(t)＝s(t)-s(t-t
delay
)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
[0041]
其中，s(t)為信號電平，s(t-t
delay
)為復位電平。將式(1)通過z域變換，可得相關雙採樣電路頻域傳遞函數h
cds
(z)為：
[0042]hcds
(z)＝1-z-1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
[0043]
一階sigma-delta調製器的採樣數據模型如圖2所示，對其進行分析可以得到經過sigma-delta調製器n次調製後的輸出y[n]為：
[0044]
y[n]＝x[n-1]+e[n]-e[n-1]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0045]
其中，y[n]為第n次sigma-delta調製器輸出信號，x[n-1]為第n-1次sigma-delta調製器輸入信號，e[n]為第n次調製時量化噪聲，e[n-1]為第n-1次調製時量化噪聲。將式(3)在z域表達為：
[0046]
y(z)＝z-1
x(z)+(1-z-1
)e(z)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0047]
其中，y(z)為sigma-delta調製器輸出信號，x(z)為sigma-delta調製器輸入信號，e(z)為sigma-delta調製器的量化噪聲。從式(4)中可以看出，一階sigma-delta調製器的噪聲傳輸函數ntf(z)為：
[0048]
ntf(z)＝1-z-1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(5)
[0049]
從式(5)中可以看出，sigma-delta噪聲傳輸函數具有高通特性，將低頻段內的噪聲濾除，完成了噪聲整形。一般來說，在sigma-delta調製器的前饋支路中插入l個積分器就可以得到l階噪聲整形，可以極大的提高峰值信噪比。對於l階噪聲整形，其噪聲傳輸函數ntfl(z)可以表示為：
[0050]
ntfl(z)＝(1-z-1
)
l
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(6)
[0051]
本發明類似於sigma-delta的相關多次採樣讀出電路，基於傳統的相關多次採樣電路結構進行了以下調整，如圖3所示，在傳統的有源像素模塊和模擬數字轉換器模塊(簡稱adc模塊)之間增加了斬波器模塊和相關多次採樣解調器。
[0052]
有源像素模塊採用傳統的4t有源像素結構，由光電二極體pd、傳輸管mtx、復位管mrst、源極跟隨器msf、行選管mr和電流源ibias組成。傳輸管mtx的源極經光電二極體pd接地，漏極連接至浮動擴散節點fd，柵極可接入控制信號tx。復位管mrst的源極與電源vdd相連，漏極連接至浮動擴散節點fd，柵極可接入控制信號rt。源極跟隨器msf的柵極連接至浮動擴散節點fd，源極連接電源vdd，漏極和行選管mr的源極相連。行選管mr的漏極接電流源ibias和斬波器模塊的輸入端，柵極可接入控制信號rs。其中，傳輸管mtx、復位管mrst、源極跟隨器msf、行選管mr均可採用mos電晶體。
[0053]
斬波器模塊由一號開關k1、二號開關k2、三號開關k3、四號開關k4和差分放大器av組成。所述一號開關k1一端連接有源像素模塊的輸出端，即連接至行選管mr的漏極，另一端連接差分放大器av的反相輸入端。所述二號開關k2一端連接有源像素模塊的輸出端，即連接至行選管mr的漏極，另一端連接差分放大器av的同相輸入端。所述三號開關k3一端接地
gnd，另一端連接差分放大器av的反相輸入端。所述四號開關k4一端接地gnd，另一端連解連接差分放大器av的同相輸入端。差分放大器av的輸出端接相關多次採樣解調器的輸入端。
[0054]
相關多次採樣解調器由n個並聯的採樣電容、4n個採樣開關、一個信號採集電容c
n+1
、一個一號復位開關kaz1和一個運算放大器d組成。每個所述採樣電容的左極板均經兩個採樣開關分別連接至差分放大器av的輸出端和地gnd，右極板均經兩個採樣開關分別連接至運算放大器d的反相輸入端和地gnd。具體如圖3中所示，採樣電容ci(i＝1，2，3
…
n)的左極板不僅通過採樣開關k
i1
連接至差分放大器av的輸出端，還通過採樣開關k
i3
連接至地gnd；採樣電容ci的右極板不僅通過開關k
i2
連接至運算放大器d的反相輸入端，還通過開關k
i4
連接至地gnd。所述信號採集電容c
n+1
的左極板連接至運算放大器d的反相輸入端，右極板連接至運算放大器d的輸出端。所述復位開關kaz1一端連接至運算放大器d的反相輸入端，另一端連接至運算放大器d的輸出端，在開始閉合將信號採集電容c
n+1
復位。所述運算放大器d的輸出端連接至模擬數字轉換器模塊的輸入端。
[0055]
模擬數字轉換器模塊採用傳統的單斜adc結構，主要由比較器comp、bwi計數器、二號復位開關kaz2和輸入電容caz組成。所述比較器comp的一個輸入端經輸入電容caz連接至運算放大器d的輸出端，且該輸入端和比較器comp的輸出端之間連接有二號復位開關kaz2，所述比較器comp的另一個輸入端接入斜坡電壓vramp，實現對模擬電壓的量化；所述比較器comp的輸出端連接至bwi計數器的輸入端。採用bwi計數器來實現相關雙採樣功能，最終輸出有源像素的光響應的數字碼值。
[0056]
圖4為n次相關多次採樣解調器原理圖，斬波器模塊和n次相關多次採樣解調器的工作時序圖5所示。
[0057]
在進行奇數次採樣時，二號開關k2、三號開關k3閉合，一號開關k1、四號開關k4打開。此時差分放大器av的同相輸入端連接至行選管mr的漏極，差分放大器av的反相輸入端接地gnd。假設差分放大器av的增益＝1，此時差分放大器av的輸出為v
signal
+v
noise
，其中v
signal
是像素的信號，v
noise
是像素中的噪聲。在進行偶數次採樣時，一號開關k1、四號開關k4閉合，二號開關k2、三號開關k3打開。此時差分放大器av的同相輸入端接地gnd，差分放大器av的反相輸入端連接至行選管mr的漏極。此時差分放大器av的輸出為-v
signal
+v
noise
。從行選管mr漏極輸出的信號在圍繞斬波頻率及其奇數諧波上進行振幅調製，之後再通過相關多次採樣解調器進行解調，具體解調過程如下：
[0058]
在進行第一次採樣時，二號開關k2、三號開關k3閉合，一號開關k1、四號開關k4打開，相關多次採樣解調器的輸入為：v
sample1
＝v
signa
+v
nois
，其中v
signal1
為第一次採樣的像素信號，v
noise1
為第一次採樣時的噪聲信號。相關多次採樣解調器開關操作時序如圖5所示，在第一次採樣sample1的採樣周期的前ts/2內，其中ts是採樣周期，相關多次採樣解調器中第一個採樣電容c1兩端連接的其中兩個採樣開關k11和k12先閉合，使得第一個採樣電容c1的左極板連接斬波器模塊的輸出端，右極板連接運算放大器d的反相輸入端，實現對斬波器模塊第一次輸出的採樣v
sampl
。待採樣完成之後，將剛才閉合的兩個採樣開關k11和k12斷開，第一個採樣電容c1兩端連接的另外兩個採樣開關k13和k14閉合，使得第一個採樣電容c1左右兩極板均接地gnd。相關多次採樣解調器的第一次採樣的值為其中為數學表達式。
[0059]
在進行第二次採樣時，一號開關k1、四號開關k4閉合，二號開關k2、三號開關k3打開，相關多次採樣解調器的輸入為：v
sample2
＝-v
signal2
+v
noise2
，其中v
signal2
為第二次採樣的像素信號，v
noise2
為第二次採樣時的噪聲信號。在第二次採樣sample2的採樣周期的前ts/2內，相關多次採樣解調器中第二個採樣電容c2兩端連接的其中兩個採樣開關k21和k24先閉合，使得第二個採樣電容c2的左極板連接斬波器模塊的輸出端，右極板接地gnd，將斬波器模塊第二次輸出v
sample2
採樣至第二個採樣電容c2上。在ts/2之後，將剛才閉合的兩個採樣開關k21和k24先斷開，第二個採樣電容c2兩端連接的另外兩個採樣開關k22和k23閉合。此時第二個採樣電容c2的左極板接地gnd，右極板接運算放大器d的反相輸入端，實現對斬波器模塊第二次輸出的反向的採樣-v
sample2
。相關多次採樣解調器的第二次採樣的值為其中為數學表達式。
[0060]
依次類推，在進行奇次採樣時，相關多次採樣解調器的開關操作和第一次採樣類似，在進行偶次採樣時，相關多次採樣解調器的開關操作和第二次採樣類似。
[0061]
最後在進行n次採樣之後，相關多次採樣的輸出v
out
為：
[0062]vout
＝v
out1
+v
out2
+
…
+v
outn
＝v
outsignal
+v
outnoise
ꢀꢀꢀꢀ
(7)
[0063]
其中，v
outn
為第n次採樣時相關多次採樣解調器的採樣的值，v
outsignal
為n次採樣後像素信號的輸出值，v
outnoise
為n次採樣後噪聲的輸出值。
[0064]
像素信號經過n次相關多次採樣解調之後的輸出v
outsignal
為：
[0065][0066]
其中，v
signaln
為第n次採樣的像素信號，將式(2)轉換到z域表達式為：
[0067][0068]
n次相關多次採樣解調之後像素信號傳遞函數stfn(z)為：
[0069][0070]
噪聲經過n次相關多次採樣解調之後的輸出v
outnoise
為：
[0071][0072]
其中，v
noisen
為第n次採樣時的噪聲信號，將式(11)轉換到z域表達式為：
[0073][0074]
n次相關多次採樣解調之後噪聲傳遞函數ntfn(z)為：
[0075][0076]
從像素信號傳遞函數stfn(z)和噪聲傳遞函數ntfn(z)可以看出，經過相關多次採樣解調器之後，像素信號經過低通濾波，噪聲經過高通濾波。n次的相關多次採樣解調技術實現了類似於n-1階的sigma-delta調製器的噪聲濾波效果。經相關多次採樣解調器採樣之後的復位電平和信號電平再通過模擬數字轉換器模塊實現傳統的相關雙採樣，之後求出cmos圖像傳感器的信號，減小電路中的fpn噪聲。
[0077]
儘管上面結合附圖對本發明的功能及工作過程進行了描述，但本發明並不局限於上述的具體功能和工作過程，上述的具體實施方式僅僅是示意性的，而不是限制性的，本領域的普通技術人員在本發明的啟示下，在不脫離本發明宗旨和權利要求所保護的範圍情況下，還可以做出很多形式，這些均屬於本發明的保護之內。