Fpga的vga圖象信號發生器的製作方法

2023-06-07 21:55:36 3

專利名稱：Fpga的vga圖象信號發生器的製作方法
技術領域：
本實用新型是涉及一種信號發生器，尤其是涉及一種FPGA的VGA圖象信號發生器。
技術背景 VGA圖像信號發生器的設計涉及到圖像數據的處理，對電路的工作速度和性能要求較高，VGA工業標準要求的時鐘頻率高達25MHz，使用傳統的電子電路設計方法是難以實現的。採用專用的視頻處理晶片，其設計技術難度大、開發成本高
實用新型內容
本實用新型的目的是提供一種FPGA的VGA圖象信號發生器，它能可以實現各種數字、文字、彩條、ROM圖像信號輸出。其圖像顯示控制器的系統處理耗時小於20ms，完全達到了實時要求(50場/秒)。可以作為顯示器測試信號發生器，適用於顯示器生產廠或者維修人員、計算機房、以及單位用戶、甚至個人用戶，進行無需連接主機的畫面演示、測試、檢查，和維修後調試，通過對標準圖形的觀察和分析，能夠判斷顯示器的總體性能或維修後效果。[0004] 為了解決背景技術所存在的問題，本實用新型是採用以下技術方案它是由LCD顯示器1、單片機控制器2、4X4矩形鍵盤3、電源4、FPGA5、時鐘電路6、接口電路7、VGA顯示器8組成；LCD顯示器1與單片機控制器2連接，單片機控制器2與4X4矩形鍵盤3連接，單片機控制器2與FPGA5連接，電源4與FPGA5連接，時鐘電路6與FPGA5連接，FPGA5與接口電路7連接，接口電路7與VGA顯示器8連接。 工作原理FPGA是整個系統的核心，通過對其編程可輸出RGB三基色信號和HS、VS行場掃描同步信號。當FPGA接受單片機輸出的控制信號後，內部的數據選擇器模塊根據控制信號選通相應的圖像生成模塊，輸出圖像信號，與行場掃描時序信號一起通過15針D型接口電路送入VGA顯示器，在VGA顯示器上便可以看到對應的彩色圖像。FPGA所需的工作時鐘由外部高精度有源晶振提供；單片機控制器分析鍵盤掃描結果，控制液晶顯示模塊顯示相應的功能，由LCD顯示輸出圖象和按鍵控制模式，並送出相應控制信號給FPGA，[0006] 本實用新型具有以下有益效果能可以實現各種數字、文字、彩條、ROM圖像信號輸出。其圖像顯示控制器的系統處理耗時小於20ms，完全達到了實時要求(50場/秒)。可以作為顯示器測試信號發生器，適用於顯示器生產廠或者維修人員、計算機房、以及單位用戶、甚至個人用戶，進行無需連接主機的畫面演示、測試、檢查，和維修後調試，通過對標準圖形的觀察和分析，能夠判斷顯示器的總體性能或維修後效果。

圖1是本實用新型的結構示意圖。
具體實施方式
參看圖1 ，本具體實施方式
採用以下技術方案它是由LCD顯示器1 、單片機控制器2、4X4矩形鍵盤3、電源4、FPGA5、時鐘電路6、接口電路7、VGA顯示器8組成；LCD顯示器1與單片機控制器2連接，單片機控制器2與4X4矩形鍵盤3連接，單片機控制器2與FPGA5連接，電源4與FPGA5連接，時鐘電路6與FPGA5連接，FPGA5與接口電路7連接，接口電路7與VGA顯示器8連接。 工作原理FPGA是整個系統的核心，通過對其編程可輸出RGB三基色信號和HS、VS行場掃描同步信號。當FPGA接受單片機輸出的控制信號後，內部的數據選擇器模塊根據控制信號選通相應的圖像生成模塊，輸出圖像信號，與行場掃描時序信號一起通過15針D型接口電路送入VGA顯示器，在VGA顯示器上便可以看到對應的彩色圖像。FPGA所需的工作時鐘由外部高精度有源晶振提供；單片機控制器分析鍵盤掃描結果，控制液晶顯示模塊顯示相應的功能，由LCD顯示輸出圖象和按鍵控制模式，並送出相應控制信號給FPGA，[0010] 本具體實施方式
能可以實現各種數字、文字、彩條、ROM圖像信號輸出。其圖像顯示控制器的系統處理耗時小於20ms，完全達到了實時要求(50場/秒)。可以作為顯示器測試信號發生器，適用於顯示器生產廠或者維修人員、計算機房、以及單位用戶、甚至個人用戶，進行無需連接主機的畫面演示、測試、檢查，和維修後調試，通過對標準圖形的觀察和分析，能夠判斷顯示器的總體性能或維修後效果。
權利要求FPGA的VGA圖象信號發生器，其特徵在於它是由LCD顯示器(1)、單片機控制器(2)、4X4矩形鍵盤(3)、電源(4)、FPGA(5)、時鐘電路(6)、接口電路(7)、VGA顯示器(8)組成；LCD顯示器(1)與單片機控制器(2)連接，單片機控制器(2)與4X4矩形鍵盤(3)連接，單片機控制器(2)與FPGA(5)連接，電源(4)與FPGA(5)連接，時鐘電路(6)與FPGA(5)連接，FPGA(5)與接口電路(7)連接，接口電路(7)與VGA顯示器(8)連接。
專利摘要FPGA的VGA圖象信號發生器，它涉及一種涉及一種信號發生器。它是由LCD顯示器(1)、單片機控制器(2)、4X4矩形鍵盤(3)、電源(4)、FPGA(5)、時鐘電路(6)、接口電路(7)、VGA顯示器(8)組成；LCD顯示器(1)與單片機控制器(2)連接，單片機控制器(2)與4×4矩形鍵盤(3)連接，單片機控制器(2)與FPGA(5)連接，電源(4)與FPGA(5)連接，時鐘電路(6)與FPGA(5)連接，FPGA(5)與接口電路(7)連接，接口電路(7)與VGA顯示器(8)連接；可以實現各種數字、文字、彩條、ROM圖像信號輸出。
文檔編號G06F3/14GK201535907SQ20092017967
公開日2010年7月28日 申請日期2009年10月19日 優先權日2009年10月19日
發明者吉宏玲 申請人:吉宏玲