一種適用於幹涉型光纖陀螺的監控裝置的製作方法
2024-04-05 13:37:05 1
專利名稱：一種適用於幹涉型光纖陀螺的監控裝置的製作方法
技術領域：
本發明涉及一種監控裝置，更特別地說，是指一種採用雙CPU冗餘備份設計的監控裝置，第一個CPU用於接收幹涉型光纖陀螺輸出的參數，經打包後輸出；第二個CPU用於監控幹涉型光纖陀螺的工作狀態，同時也對第一個CPU的工作狀態進行監控，也可以作為第一個CPU的通訊備份。
背景技術：
由於光纖陀螺具有機械陀螺和雷射陀螺無法比擬的優點，而且，隨著生產工藝的日趨成熟，光纖陀螺不斷擴展其應用範圍；在某些特定的應用領域，光纖陀螺的使用環境較為惡劣如電磁幹擾、射線輻射、真空絕熱等；當光纖陀螺在這些環境中工作時，其光路和電路器件可能出現暫時性的失效或者工作異常，此時若對光纖陀螺施加某種外部控制則可把陀螺從失效或者異常狀態中恢復過來。而目前使用的絕大部分陀螺只針對陀螺內部易受影響的部件加以防護，而並沒有採用任何外部監控措施；這種做法雖然可以簡化整個陀螺的體積、重量等技術指標，但在某些惡劣的工作環境下，卻無法實現光纖陀螺從失效或異常工作狀態下的自恢復。
發明內容
本發明的目的是提供一種適用於幹涉型光纖陀螺的監控裝置，該監控裝置通過設計兩個CPU完成對光纖陀螺工作狀態的監控，並對故障情況進行處理。
本發明是一種適用於幹涉型光纖陀螺的監控裝置，由第一處理器D4、第二處理器D8、第一處理器的電平轉換電路、第二處理器的電平轉換電路、以及第一處理器電源控制開關D9、陀螺檢測電路電源開關D10和輔助光源電源控制開關D11組成；所述第一處理器D4接收陀螺輸出的串口數據、PIN_1信號、PIN_2信號、光源溫控Fault0_1信號、光源溫控Fault1_1信號、光源溫控Fault0_2信號、光源溫控Fault1_2信號、電源3V3_DP1信號；所述第一處理器的電平轉換電路接收所述第一處理器D4輸出的數據信息；所述第二處理器的電平轉換電路接收所述第二處理器D8輸出的數據信息；所述第二處理器D8分別輸出電源控制信號給陀螺檢測電路電源控制開關D10和輔助光源電源控制開關D11。
本發明監控裝置的優點在於(1)採用兩個處理器晶片對三軸光纖陀螺的工作狀態進行實時監控，提高了陀螺輸出信息的穩定性；(2)在第二處理器中通過設置故障判斷閾值(PIN閾值下限FH，上限199H、溫度閾值下限000H，上限5A0H)來判定陀螺的故障，並進行實時處理，改善了陀螺的工作性能，延長了陀螺的工作壽命；(3)對光電探測器(PIN)輸出信號和陀螺內部溫度信號進行監控，能夠避免陀螺由於環境和其它因素影響而導致的致命性損壞；(4)通過雙處理器及其接口晶片的硬體設計和數據打包輸出的軟體流程，實現了光纖陀螺與外部通訊的硬體冗餘備份，也使得陀螺的狀態信息和角速度信息一同輸出；增加了陀螺對外通訊的可靠性，也為對陀螺的進一步研究提供了條件。
圖1是本發明監控裝置的結構框圖。
圖2A是第一處理器的電路原理圖。
圖2B是第二處理器的電路原理圖。
圖3A是第一個CPU電源控制開關原理圖。
圖3B是陀螺檢測電路電源控制原理圖。
圖3C是輔助光源電源控制原理圖。
圖4A是光電轉換電路原理圖。
圖4B是第一光電轉換器信號預處理電路原理圖。
圖4C是第二光電轉換器信號預處理電路原理圖。
具體實施例方式
下面將結合附圖對本發明作進一步的詳細說明。
請參見圖1所示，本發明是一種適用於幹涉型光纖陀螺的監控裝置，該監控裝置由第一處理器D4、第二處理器D8、第一處理器的電平轉換電路、第二處理器的電平轉換電路、以及第一處理器電源控制開關D9、陀螺檢測電路電源開關D10和輔助光源電源控制開關D11組成，第一處理器D4接收陀螺輸出的串口數據、PIN_1信號、PIN_2信號、光源溫控Fault0_1信號、光源溫控Fault1_1信號、光源溫控Fault0_2信號、光源溫控Fault1_2信號、電源3V3_DP1信號，第一處理器的電平轉換電路接收第一處理器D4輸出的數據信息，第二處理器的電平轉換電路接收第二處理器D8輸出的數據信息，第二處理器D8分別輸出電源控制信號給陀螺檢測電路電源控制開關D10和輔助光源電源控制開關D11。
在本發明中，第一處理器的電平轉換電路由接收電平轉換晶片D3和發送電平轉換晶片D2組成；第二處理器的電平轉換電路由接收電平轉換晶片D6和發送電平轉換晶片D7組成。
在本發明中，第一處理器D4選取TMS320LF240XA系列晶片，第二處理器D8選取TMS320LF240XA系列晶片，第一處理器的電平轉換電路和第二處理器的電平轉換電路中的接收電平轉換晶片選取MAX3371晶片、發送電平轉換晶片選取MAX3371晶片，第一處理器電源控制開關D9選取TPS2024晶片，陀螺檢測電路電源開關D10選取TPS2024晶片，輔助光源電源控發送電平轉換晶片制開關D11選取TPS2024晶片。
本發明採用雙CPU冗餘備份設計的監控裝置，第一個CPU用於接收幹涉型光纖陀螺輸出的參數，經打包後輸出；第二個CPU用於監控幹涉型光纖陀螺的工作狀態，同時也對第一個CPU的工作狀態進行監控，也可以作為第一個CPU的通訊備份。這樣的監控裝置可以實時地處理三軸光纖陀螺的各種工作狀態，並根據三軸光纖陀螺定義的故障進行相關性的處理，並提高了監控裝置的可靠性。
本發明硬體電路中各端子的聯接如下(一)第一處理器D4(TMS320LF2403A晶片)的各端子聯接為參見圖2A所示第一處理器D4的電源輸入端6、10、27、35、52、56、AD轉換供電電源輸入端21、鎖相環供電電源輸入端39與開關D9的輸出端6相連，AD轉換高參考電壓端20與電壓參考源晶片C3的電壓輸出端4相連，FLASH燒寫供電電源輸入端60接+5V電源；D4的地輸入端5、9、26、51、55接數字地，電源驅動中斷輸入端36接數字地，AD轉換器供電地輸入端22接模擬地，AD轉換器低參考電壓輸入端19接模擬地。
D4的端7、8、29、30、31、32、33分別接JTAG下載插座X3的端8、7、6、4、2、3、5，JTAG下載插座X3的端8與電阻R4聯接後與開關D9的端6聯接，端7與電阻R3聯接後與開關D9的端6聯接，端1與開關D9的端6聯接，端9接數字地。
D4的AD轉換輸入端17通過電阻R25與光電探測器的預處理電路A2的端1聯接，預處理電路A2的端8接+5V電源後通過電容C47接模擬地，端4接-5V電源後通過電容C46接模擬地，端3通過電容C45接模擬地，並通過電阻R21接陀螺，電阻R24與電容C48並聯後聯接在端1和端2之間，端2通過電阻R23、電容C44接模擬地，且通過電阻R22與光電轉換器的端7聯接，光電轉換器為常規電路；AD轉換輸入端18通過電阻R30與光電探測器的預處理電路A4的端1聯接，預處理電路A4的端8接+5V電源後通過電容C52接模擬地，端4接-5V電源後通過電容C51接模擬地，端3通過電容C50接模擬地，並通過電阻R26接陀螺，電阻R29與電容C53並聯後聯接在端1和端2之間，端2通過電阻R28、電容C49接模擬地，且通過電阻R27與光電轉換器的端7聯接；D4的啟動ROM使能輸入端23經電阻R17後與開關D9的端6相連；D4的時鐘輸入端24與晶振電路G1連接；D4的復位信號輸入端28經電阻R5後與開關D9的端6相連，經電容C25後接數字地；電阻R19與電容C35串聯，且與電容C35並聯構成一個振蕩電路連接在鎖相環時鐘濾波輸入端38、鎖相環時鐘濾波輸入端37之間；D4的SPI片選輸出端40、SPI主出從入端45、SPI時鐘輸出端47與光源電路聯接，數字IO輸入端53、54與光源電路聯接；D4的數字IO輸出端41經電阻R6後與第二個CPU D8的外部中斷輸入42端聯接；D4的串行數據輸入端44經電阻R7後與第一個CPU電源控制開關D9的端6相連，且與光纖陀螺的Z軸相連；電平轉換晶片D2的端4接收CAN總線信號，經電平轉換後經端3輸出給第一處理器D4的端63；第一處理器D4的端64輸出信號經電平轉換晶片D3的端3電平轉換後，通過端4輸出信號給CAN總線，端63、端64實現了第一處理器D4與CAN總線的通訊；(二)第二處理器D8(TMS320LF2403A晶片)的各端子聯接為參見圖2B所示第二處理器D8的供電電源輸入端6、10、27、35、52、56、鎖相環供電電源輸入端39接數字3.3V電源；AD轉換器供電電源輸入端21接模擬3.3V電源；AD轉換高參考電壓端20與電壓參考源晶片C4(ADR391)的電壓輸出端4相連；FLASH燒寫供電電源輸入端60接+5V電源。D8的地輸入端5、9、26、34、51、55接數字地，電源驅動中斷輸入端36接數字地，AD轉換供電地輸入端22接模擬地，AD轉換低參考電壓端19接模擬地。
D8的端7、8、29、30、31、32、33分別接到JTAG下載插座X4的8、7、6、4、2、3、5端，JTAG下載插座X4的端8通過電阻R12接數字3.3V，端7通過電阻R11接數字3.3V，端1接數字3.3V，端9接數字地。
D8的端2與開關D10的端4聯接，且通過電阻R15與數字地聯接；端3與開關D11的端4聯接，且通過電阻R16與數字地聯接；端4與開關D9的端4聯接，且通過電阻R14與數字地聯接；D8的AD轉換輸入端17與光電探測器的預處理電路A2的端1聯接，AD轉換輸入端18與光電探測器的預處理電路A4的端1聯接；D8的啟動ROM使能輸入端23通過電阻R18接數字3.3V電源；D8的時鐘輸入端24與晶振電路G2連接；D8的復位信號輸入端28通過電阻R13接數字3.3V電源，且通過電容C27接數字地；電阻R20與電容C36串聯，且與電容C37並聯構成一個振蕩電路連接在鎖相環時鐘濾波輸入端38、鎖相環時鐘濾波輸入端37之間；D8的SPI片選輸出端40、SPI主出從入端45、SPI時鐘輸出端47與光源電路聯接，D8的串行數據輸入端44通過電阻R10接數字3.3V，且與光纖陀螺的X軸相連；D8的數字輸入端53、54分別與光源電路聯接；電平轉換晶片D7的端4接收CAN總線信號，經電平轉換後經端3輸出給第二處理器D8的端63；第二處理器D8的端64輸出信號經電平轉換晶片D6的端3電平轉換後，通過端4輸出信號給CAN總線，端63、端64實現了第二處理器D8與CAN總線的通訊。
(三)供電電源在本發明中，供電電源電路為常規電路，其提供3.3V、+5V電源給第一個CPU、第二個CPU以及各外部電路，提供-5V電源給PIN信號預處理電路。
(四)各外部電路的聯接為參考電壓晶片C3(ADR391晶片)的端1與端2並聯，且與第一個CPU電源控制開關D9的端6相連，端3與端4並聯後經電容C1接模擬地，端5接模擬地；第一個CPU電源控制開關晶片D9的端1接數字地，端2與端3並聯後接數字3.3V，端6、端7、端8並聯，參見圖3A所示；參考電壓晶片C4(ADR391晶片)的端1與端2並聯，且通過電感L5與數字3.3V相連，且經電容C29、電容C30、電容C31與模擬地相連，端3與端4並聯後經電容C33接模擬地；陀螺檢測電路電源3.3V控制開關晶片D10的端1接數字地，端2與端3並聯後接數字3.3V，端6、端7、端8並聯後與光纖陀螺連接，參見圖3B所示；輔助光源電源控制開關晶片D11的端1接數字地，端2與端3並聯後接數字3.3V，端6、端7、端8並聯後與光源電路聯接，參見圖3C所示。
光電轉換電路A1的端1接-5V，通過電容C40、電容C41接模擬地，端3、端5、端8接模擬地，端4接-5V，端7輸出光電轉換信號，端10接+5V，通過電容C42、電容C43接模擬地(參見圖4A所示)。
第一光電探測器信號預處理電路A2的端8接+5V，通過電容C47接模擬地，端4接-5V，通過電容C46接模擬地，端3經電阻R21接電壓調節端，並通過電容C45接模擬地，端2經電阻R24與電容C48並聯後接端1，端2經電阻R23、電阻R22接光電轉換信號，電阻R23與電阻R22之間經電容C44接模擬地，端1經電阻R25與第一處理器D4的端17、第二處理器D8的端17聯接(參見圖4B所示)。
第二光電探測器信號預處理電路A4的端8接+5V，通過電容C52接模擬地，端4接-5V，通過電容C51接模擬地，端3經電阻R26接電壓調節端，並通過電容C50接模擬地，端2經電阻R29與電容C53並聯後接端1，端2經電阻R28、電阻R27接光電轉換信號，電阻R28與電阻R27之間經電容C49接模擬地，端1經電阻R30與第一處理器D4的端18、第二處理器D8的端18聯接(參見圖4C所示)。
在本發明中，第一處理器D4的控制流程為1.第一處理器(DSP晶片)的初始化對第一處理器晶片中各種寄存器、數據存儲區、程序參數進行初始化配置；2.對三軸陀螺主光源恆流驅動電路部分(經過端40、45、47)進行配置；3.初始化完畢，以中斷方式接收光纖陀螺發送過來的串行數據(內容包括有陀螺角速度X軸信息32bits、Y軸信息32bits、Z軸信息32bits、陀螺內部溫度信息12bits)，接收完畢後，把數據分別保存在DSP數據存儲區中的陀螺角速度存儲單元、溫度存儲單元；4.啟動第一處理器晶片上自帶的A/D採集器，把A/D轉換內容10bits保存在第一處理器數據存儲區中的PIN值存儲單元；5.將陀螺溫控電路工作狀態2bits採集並保存在第一處理器晶片數據存儲區中的溫控狀態存儲單元中；6.將陀螺角速度數據、溫度數據、PIN(光電探測器)處的幅值數據打包送出；本發明中採用的DSP晶片與FPGA晶片不同之處在於DSP晶片對程序的執行是串行執行的，而FPGA晶片對程序的執行是並行執行。因此，DSP晶片不能向FPGA晶片那樣並行的接收和處理信息及數據。
在本發明中，第二處理器D8的控制流程為1.第二處理器D8(DSP晶片)的內部初始化對DSP晶片中各種寄存器、數據存儲區、程序參數進行初始化配置；2.DSP晶片初始化完畢，以中斷方式接收光纖陀螺發送過來的串行數據(內容包括有陀螺角速度X軸信息32bits、Y軸信息32bits、Z軸信息32bits、陀螺內部溫度信息12bits)，接收完畢後，把數據分別保存在DSP數據存儲區中的陀螺角速度存儲單元、溫度存儲單元；3.啟動DSP晶片上自帶的A/D採集器，把A/D轉換內容10bits保存在DSP晶片數據存儲區中的PIN值存儲單元；(PIN信號並不能直接接在A/D上，需要經過預處理電路)4.將陀螺溫控電路工作狀態2bits採集並保存在DSP晶片數據存儲區中的溫控狀態存儲單元中；開始對信息進行分析和處理，其串行中斷處理內容為下述5.將陀螺角速度數據、溫度數據、PIN處的幅值數據打包送出(此步驟其需要滿足的條件為第一處理器D4不工作時才能運行並斷開第一處理器D4的電源)；
6.將當前接收到的三軸陀螺信息與前面5次(由系統確定採集次數，一般設為5～15次)的陀螺數據相比較，若數據無變化，則重啟陀螺檢測電路3.3V電源；7.將A/D採集得到的PIN數據與DSP程序中的PIN閾值進行比較(PIN閾值下限FH，上限199H)，若數據不在正常範圍內，則對光源恆流電流大小進行修正，通過改變光源輸出光功率，來調整PIN輸出信號的幅值；8.將陀螺內部溫度信息與DSP程序中的溫度閾值進行比較(溫度閾值下限000H，上限5A0H)，若陀螺溫度超限，則關斷陀螺3.3V供電到毫秒級時間後重新啟動電源；9.若陀螺光源溫控電路工作狀態不正常(Fault0_1和Fault1_1兩個信號不是高電平時)，則重啟光源電路電源3.3V；若已經關斷了第一處理器的電源，則DSP晶片執行程序轉至步驟2；第二處理器在執行外部中斷處理(只有當第一處理器D4工作異常時才會進入到下面的步驟)10.若第一處理器D4工作異常，則進入第二處理器D8的外部中斷程序中，關斷第一處理器D4的3.3V電源，然後重啟，返回信息採集步驟2中；若第一處理器D4工作異常重複出現，則完全關斷第一處理器D4的3.3V電源，進入到步驟2中；在本發明中，第一處理器D4突發外部中斷，採用對光源恆流驅動電路重新初始化配置，第二處理器D8的系統程序轉至信息採集步驟2。
在本發明中，定義了三軸光纖陀螺系統的故障，如下表
權利要求
1.一種適用於幹涉型光纖陀螺的監控裝置，其特徵在於由第一處理器D4、第二處理器D8、第一處理器的電平轉換電路、第二處理器的電平轉換電路、以及第一處理器電源控制開關D9、陀螺檢測電路電源開關D10和輔助光源電源控制開關D11組成；所述第一處理器D4接收陀螺輸出的串口數據、PIN_1信號、PIN_2信號、光源溫控Fault0_1信號、光源溫控Fault1_1信號、光源溫控Fault0_2信號、光源溫控Fault1_2信號、電源3V3_DP1信號；所述第一處理器的電平轉換電路接收所述第一處理器D4輸出的數據信息；所述第二處理器的電平轉換電路接收所述第二處理器D8輸出的數據信息；所述第二處理器D8分別輸出電源控制信號給陀螺檢測電路電源控制開關D10和輔助光源電源控制開關D11。
2.根據權利要求1所述的監控裝置，其特徵在於第一處理器D4選取TMS320LF240XA系列晶片，第二處理器D8選取TMS320LF240XA系列晶片，第一處理器的電平轉換電路和第二處理器的電平轉換電路中的接收電平轉換晶片選取MAX3371晶片、發送電平轉換晶片選取MAX3371晶片，第一處理器電源控制開關D9選取TPS2024晶片，陀螺檢測電路電源開關D10選取TPS2024晶片，輔助光源電源控發送電平轉換晶片制開關D11選取TPS2024晶片。
3.根據權利要求1所述的監控裝置，其特徵在於硬體電路中各端子的聯接為第一處理器D4的電源輸入端6、10、27、35、52、56、AD轉換供電電源輸入端21、鎖相環供電電源輸入端39與第一處理器電源控制開關D9的輸出端6相連，AD轉換高參考電壓端20與電壓參考源晶片C3的電壓輸出端4相連，FLASH燒寫供電電源輸入端60接+5V電源；D4的地輸入端5、9、26、51、55接數字地，電源驅動中斷輸入端36接數字地，AD轉換器供電地輸入端22接模擬地，AD轉換器低參考電壓輸入端19接模擬地；D4的端7、8、29、30、31、32、33分別接JTAG下載插座X3的端8、7、6、4、2、3、5，JTAG下載插座X3的端8與電阻R4聯接後與第一處理器電源控制開關D9的端6聯接，端7與電阻R3聯接後與第一處理器電源控制開關D9的端6聯接，端1與第一處理器電源控制開關D9的端6聯接，端9接數字地；D4的AD轉換輸入端17通過電阻R25與光電探測器的預處理電路A2的端1聯接，預處理電路A2的端8接+5V電源後通過電容C47接模擬地，端4接-5V電源後通過電容C46接模擬地，端3通過電容C45接模擬地，並通過電阻R21接陀螺，電阻R24與電容C48並聯後聯接在端1和端2之間，端2通過電阻R23、電容C44接模擬地，且通過電阻R22與光電轉換器的端7聯接，光電轉換器為常規電路；AD轉換輸入端18通過電阻R30與光電探測器的預處理電路A4的端1聯接，預處理電路A4的端8接+5V電源後通過電容C52接模擬地，端4接-5V電源後通過電容C51接模擬地，端3通過電容C50接模擬地，並通過電阻R26接陀螺，電阻R29與電容C53並聯後聯接在端1和端2之間，端2通過電阻R28、電容C49接模擬地，且通過電阻R27與光電轉換器的端7聯接；D4的啟動ROM使能輸入端23經電阻R17後與開關D9的端6相連；D4的時鐘輸入端24與晶振電路G1連接；D4的復位信號輸入端28經電阻R5後與開關D9的端6相連，經電容C25後接數字地；電阻R19與電容C35串聯，且與電容C35並聯構成一個振蕩電路連接在鎖相環時鐘濾波輸入端38、鎖相環時鐘濾波輸入端37之間；D4的SPI片選輸出端40、SPI主出從入端45、SPI時鐘輸出端47與光源電路聯接，數字IO輸入端53、54與光源電路聯接；D4的數字IO輸出端41經電阻R6後與第二個CPU D8的外部中斷輸入42端聯接；D4的串行數據輸入端44經電阻R7後與第一個CPU電源控制開關D9的端6相連，且與光纖陀螺的Z軸相連；電平轉換晶片D2的端4接收CAN總線信號，經電平轉換後經端3輸出給第一處理器D4的端63；第一處理器D4的端64輸出信號經電平轉換晶片D3的端3電平轉換後，通過端4輸出信號給CAN總線，端63、端64實現了第一處理器D4與CAN總線的通訊；第二處理器D8的供電電源輸入端6、10、27、35、52、56、鎖相環供電電源輸入端39接數字3.3V電源；AD轉換器供電電源輸入端21接模擬3.3V電源；AD轉換高參考電壓端20與電壓參考源晶片C4(ADR391)的電壓輸出端4相連；FLASH燒寫供電電源輸入端60接+5V電源。D8的地輸入端5、9、26、34、51、55接數字地，電源驅動中斷輸入端36接數字地，AD轉換供電地輸入端22接模擬地，AD轉換低參考電壓端19接模擬地；D8的端7、8、29、30、31、32、33分別接到JTAG下載插座X4的8、7、6、4、2、3、5端，JTAG下載插座X4的端8通過電阻R12接數字3.3V，端7通過電阻R11接數字3.3V，端1接數字3.3V，端9接數字地；D8的端2與開關D10的端4聯接，且通過電阻R15與數字地聯接；端3與開關D11的端4聯接，且通過電阻R16與數字地聯接；端4與開關D9的端4聯接，且通過電阻R14與數字地聯接；D8的AD轉換輸入端17與光電探測器的預處理電路A2的端1聯接，AD轉換輸入端18與光電探測器的預處理電路A4的端1聯接；D8的啟動ROM使能輸入端23通過電阻R18接數字3.3V電源；D8的時鐘輸入端24與晶振電路G2連接；D8的復位信號輸入端28通過電阻R13接數字3.3V電源，且通過電容C27接數字地；電阻R20與電容C36串聯，且與電容C37並聯構成一個振蕩電路連接在鎖相環時鐘濾波輸入端38、鎖相環時鐘濾波輸入端37之間；D8的SPI片選輸出端40、SPI主出從入端45、SPI時鐘輸出端47與光源電路聯接，D8的串行數據輸入端44通過電阻R10接數字3.3V，且與光纖陀螺的X軸相連；D8的數字輸入端53、54分別與光源電路聯接；電平轉換晶片D7的端4接收CAN總線信號，經電平轉換後經端3輸出給第二處理器D8的端63；第二處理器D8的端64輸出信號經電平轉換晶片D6的端3電平轉換後，通過端4輸出信號給CAN總線，端63、端64實現了第二處理器D8與CAN總線的通訊。
4.根據權利要求1所述的監控裝置，其特徵在於所述第一處理器D4接收陀螺輸出的串行數據包括有陀螺角速度的X軸信息32bits、Y軸信息32bits、Z軸信息32bits、陀螺內部溫度信息12bits。
全文摘要
本發明公開了一種適用於幹涉型光纖陀螺的監控裝置，其第一處理器D4接收陀螺輸出的串口數據、PIN_1信號、PIN_2信號、光源溫控Fault0_1信號、光源溫控Fault1_1信號、光源溫控Fault0_2信號、光源溫控Fault1_2信號、電源3V3_DP1信號，第一處理器的電平轉換電路接收第一處理器D4輸出的數據信息，第二處理器的電平轉換電路接收第二處理器D8輸出的數據信息，第二處理器D8分別輸出電源控制信號給陀螺檢測電路電源控制開關D10和輔助光源電源控制開關D11。本發明採用雙CPU冗餘備份設計的監控裝置，第一個CPU用於接收幹涉型光纖陀螺輸出的參數，經打包後輸出；第二個CPU用於監控幹涉型光纖陀螺的工作狀態，同時也對第一個CPU的工作狀態進行監控，也可以作為第一個CPU的通訊備份。這樣的監控裝置可以實時地處理三軸光纖陀螺的各種工作狀態，並根據三軸光纖陀螺定義的故障進行相關性的處理，並提高了監控裝置的可靠性。
文檔編號G01C25/00GK101033968SQ20071006291
公開日2007年9月12日 申請日期2007年1月22日 優先權日2007年1月22日
發明者宋凝芳, 李敏, 田海亭, 呂峰建 申請人:北京航空航天大學