高壓半導體裝置及其製造方法與流程

2024-03-30 07:06:05

本發明關於一種半導體技術，且特別是關於一種可降低或消除基體效應(bodyeffect)的高壓半導體裝置。

背景技術：

高壓半導體裝置技術適用於高電壓與高功率的集成電路領域。傳統高壓半導體裝置，例如橫向擴散金屬-氧化物半導體場效應電晶體(lateraldiffusedmosfet,ldmosfet)，主要用於高於或約為18v的元件應用領域。高壓半導體裝置技術的優點在於符合成本效益，且易相容於其他工藝，已廣泛應用於顯示器驅動ic元件、電源供應器、電力管理、通信、車用電子或工業控制等領域中。

圖1繪示出已知的n型水平式擴散金屬-氧化物半導體場效應電晶體(ldmosfet)剖面示意圖。n型水平式擴散金屬-氧化物半導體場效應效電晶體10包括：一p型半導體基底100及位於其上的一p型外延層102。p型外延層102上具有柵極結構116及場絕緣層114。再者，柵極結構116兩側的p型外延層102內分別為一p型基體(body)區106及一n型漂移區104，其中漂移區104進一步延伸於下方的p型半導體基底100內。基體區106內具有p型接觸區108及相鄰的n型接觸區110(二者或稱為源極區)，而漂移區104內具有n型接觸區112(或稱為漏極區)。再者，一源極電極117電連接於p型接觸區108及n型接觸區110；一漏極電極119電連接於n型接觸區112；及一柵極電極121電連接於柵極結構116。

然而，在上述n型水平式擴散金屬-氧化物半導體場效應效電晶體10中，源極區經由基體區106與下方的p型半導體基底100電連接。因此，當源極區耦接至一內部電路或電阻時，會引發基體效應而改變電晶體10的閾值電壓(thresholdvoltage)。如此一來，電晶體10的驅動電流會隨著施加於源極區的電壓的增加而下降，因而降低電晶體10的性能。

因此，有必要尋求一種高壓半導體裝置及其製造方法，其能夠解決或改善上述的問題。

技術實現要素：

本發明一實施例提供一種高壓半導體裝置，包括：具有一第一導電型的一半導體基底；具有一第二導電型的一第一摻雜區，位於半導體基底內；一外延層，形成於半導體基底上；具有第一導電型的一基體區，位於第一摻雜區上的外延層內；具有第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，分別位於基體區兩相對側的外延層內而鄰接基體區；一源極區及一漏極區，分別位於基體區及第二摻雜區內；一場絕緣層位於源極區及漏極區之間的第二摻雜區內；以及一柵極結構，位於外延層上，且覆蓋一部分的場絕緣層。

本發明另一實施例提供一種高壓半導體裝置的製造方法，包括：提供具有一第一導電型的一半導體基底；於半導體基底內形成具有一第二導電型的一第一摻雜區；於半導體基底上形成一外延層；於外延層內形成具有第一導電型的一基體區及具有第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，其中基體區位於第一摻雜區上，且第二摻雜區及第三摻雜區分別位於基體區兩相對側並鄰接基體區；於該第二摻雜區內形成一場絕緣層；於外延層上形成一柵極結構，其中柵極結構覆蓋一部分的場絕緣層；以及於基體區內形成一源極區，且於第二摻雜區內形成一漏極區。

本發明實施例的高壓半導體裝置及其製造方法，基體區的兩相對側及底部形成了具有不同於基體區的導電型的摻雜區，這些摻雜區構成連續的隔離結構，以隔離高壓半導體裝置中具有相同導電型的基體區與基底。因此，當源極區耦接至一內部電路或電阻時，可降低或消除基體效應而避免驅動電流隨著施加於源極區的電壓的增加而下降，進而提升或維持高壓半導體裝置的性能。再者，這些摻雜區可具有相同的的摻雜濃度，因此可使高壓半導體裝置具有穩定的峰值電場(peakelectricfield)。另外，由於可採用高壓半導體裝置中的高壓井區形成連續的隔離結構，因此不需額外的製造成本。

附圖說明

圖1繪示出已知的n型水平式擴散金屬-氧化物半導體場效應效電晶體剖面示意 圖。

圖2a至圖2f繪示出根據本發明一實施例的高壓半導體裝置的製造方法的剖面示意圖。

圖3a至圖3d分別繪示出根據本發明一實施例的高壓半導體裝置的剖面示意圖。

附圖標號：

10電晶體；

20、30、40、50、60高壓半導體裝置；

100p型半導體基底；

102p型外延層；

104n型漂移區；

106基體區；

108p型接觸區；

110、112n型接觸區；

114、220場絕緣層；

116、233柵極結構；

117源極電極；

119漏極電極；

121柵極電極；

200半導體基底；

202第一摻雜區；

204埋入層；

210外延層；

212高壓井區；

212a第二摻雜區；

212b第三摻雜區；

216場降區；

222基體區；

224、226摻雜區；

227源極區；

228漏極區；

230柵極介電層；

232柵極層；

240、242、244內連結構；

250內層介電層；

e1、e2外側邊緣；

w寬度。

具體實施方式

以下說明本發明實施例的高壓半導體裝置及其製造方法。然而，可輕易了解本發明所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以局限本發明的範圍。

本發明的實施例提供一種高壓半導體裝置，例如橫向擴散金屬-氧化物半導體場效應效電晶體，其利用不同於基體區的導電型的摻雜區來隔離高壓半導體裝置中具有相同導電型的基體區與基底，進而降低或消除基體效應。

請參照圖2e，其繪示出根據本發明一實施例的高壓半導體裝置20的剖面示意圖。在本實施例中，半導體裝置20可為一水平式擴散金屬-氧化物半導體場效應效電晶體。高壓半導體裝置20包括一半導體基底200，例如為矽基底、鍺化矽(sige)基底、塊體半導體(bulksemiconductor)基底、化合物半導體(compoundsemiconductor)基底、絕緣層上覆矽(silicononinsulator,soi)基底或其他常用的半導體基底，其具有一第一導電型。

再者，半導體基底200內具有一第一摻雜區202，例如一高壓井區，其鄰近於半導體基底200的上表面。第一摻雜區202具有不同於第一導電型的一第二導電型。舉例來說，第一導電型為p型，而第二導電型為n型。在其他實施例中，第一導電型可為n型，而第二導電型為p型。

在本實施例中，高壓半導體裝置20更包括一外延層210，其形成於半導體基底200上，且具有第一導電型。外延層210內具有多個作為隔離結構的場絕緣層220。在一實施例中，場絕緣層220可為場氧化物(fieldoxide)。在一範例中，場絕緣層220為局部矽氧化層(localoxidationofsilicon,locos)。在其他實施例中，場絕緣層220 可為淺溝槽隔離(shallowtrenchisolation,sti)結構。

在本實施例中，高壓半導體裝置20更包括具有第一導電型的一基體區222及具有第二導電型及相同摻雜濃度的一第二摻雜區212a及一第三摻雜區212b。基體區222位於第一摻雜區202上的外延層210內，且基體區222由外延層210的上表面延伸至其下表面，使基體區222的底部可鄰接於第一摻雜區202。再者，第二摻雜區212a及第三摻雜區212b分別位於基體區222兩相對側的外延層210內而鄰接基體區222。在本實施例中，第二摻雜區212a及第三摻雜區212b位於第一摻雜區202上方，且由外延層210的上表面延伸至其下表面，使第二摻雜區212a及第三摻雜區212b的底部可鄰接於第一摻雜區202。在一實施例中，第三摻雜區212b的一外側邊緣e2對準於第一摻雜區202的一對應的外側邊緣e1。再者，第三摻雜區212b具有一寬度w在1至8微米的範圍。

在一實施例中，第一摻雜區202與第二摻雜區212a及第三摻雜區212b具有相同的摻雜濃度。在此情形中，第一摻雜區202與第二摻雜區212a及第三摻雜區212b為高壓井區。再者，第二摻雜區212a及第三摻雜區212b為基體區222所隔開的同一高壓井區212或各自形成於外延層210內的高壓井區。在一範例中，高壓井區的摻雜濃度約在1.0×1015至1.0×1016ions/cm3的範圍。在其他實施例中，第一摻雜區202的摻雜濃度不同於第二摻雜區212a及第三摻雜區212b。在此情形中，第一摻雜區202為高壓井區，而第二摻雜區212a及第三摻雜區212b為井區，且井區(即，第二摻雜區212a及第三摻雜區212b)的摻雜濃度高於高壓井區(即，第一摻雜區202)。再者，第二摻雜區212a及第三摻雜區212b為基體區222所隔開的同一井區或各自形成於外延層210內的井區。在一範例中，高壓井區的摻雜濃度約在1.0×1015至1.0×1016ions/cm3的範圍，而井區的摻雜濃度約在1.0×1016至1.0×1017ions/cm3的範圍。在本實施例中，第一摻雜區202、第二摻雜區212a及第三摻雜區212b作為水平式擴散金屬-氧化物半導體場效應效電晶體的一漂移區。

在本實施例中，高壓半導體裝置20更包括一源極區227、一漏極區228及一柵極結構233。源極區227及漏極區228分別位於基體區222及第二摻雜區212a內。源極區227由具有第二導電型的摻雜區226及具有第一導電型的摻雜區224(其作為一基體接觸區)所構成。再者，漏極區228僅由具有第二導電型的摻雜區所構成。再者，柵極結構233位於外延層210上，且覆蓋一部分的場絕緣層220，其中此場絕緣層220 形成於源極區227及漏極區228之間的第二摻雜區212a內。柵極結構233通常包括一柵極介電層230及位於柵極介電層230上方的柵極層232。

在本實施例中，高壓半導體裝置20可包括具有第一導電型的一場降區(fieldreductionregion)216，其位於第二摻雜區212a內且對應於柵極結構233下方的場絕緣層220下方，用以降低表面電場。在一實施例中，場降區216的摻雜濃度約為1.0×1017ions/cm3。

在本實施例中，高壓半導體裝置20更包括一內層介電(interlayerdielectric,ild)層250及位於其中的多個內連結構240、242及244。在本實施例中，內連結構240電連接於源極區227，以作為一源極電極；內連結構242電連接於漏極區216，以作為一漏極電極；以及內連結構244電連接於柵極結構233，以作為一柵極電極。

請參照圖3a及圖3b，其分別繪示出根據本發明其他實施例的高壓半導體裝置30及40剖面示意圖，其中相同於圖2f的部件使用相同的標號並省略其說明。在圖3a中，高壓半導體裝置30具有相似於高壓半導體裝置20(如圖2f所示)的結構。不同之處在於高壓半導體裝置30中第三摻雜區212b的外側邊緣e2未對準於第一摻雜區212a的對應的外側邊緣e1。舉例來說，外側邊緣e2橫向延伸而超越外側邊緣e1。

在圖3b中，高壓半導體裝置40具有相似於高壓半導體裝置20(如圖2f所示)的結構。不同之處在於高壓半導體裝置40中第三摻雜區212b的外側邊緣e2未對準於第一摻雜區212a的對應的外側邊緣e1。舉例來說，外側邊緣e1橫向延伸而超越外側邊緣e2。

請參照圖3c，其繪示出根據本發明其他實施例的高壓半導體裝置50剖面示意圖，其中相同於圖2f的部件使用相同的標號並省略其說明。在本實施例中，高壓半導體裝置50具有相似於高壓半導體裝置20(如圖2f所示)的結構。不同之處在於高壓半導體裝置50中更包括具有第二導電型的一埋入層(buriedlayer)204，位於基體區222下方的第一摻雜區202內，使基體區222的底部鄰接埋入層204的上表面。再者，埋入層204的摻雜濃度約在1.0×1018ions/cm3。在本實施例中，第二摻雜區212a及第三摻雜區212b可為井區或高壓井區。在一範例中，第二導電型為n型，而埋入層204為n型埋入層(n+buriedlayer,nbl)。

請參照圖3d，其繪示出根據本發明其他實施例的高壓半導體裝置60剖面示意圖，其中相同於圖2f的部件使用相同的標號並省略其說明。在本實施例中，高壓半導體 裝置60具有相似於高壓半導體裝置20(如圖2f所示)的結構。不同之處在於高壓半導體裝置60中使用具有第二導電型的一埋入層204取代高壓半導體裝置20中的第一摻雜區202設置於基體區222下方，使基體區222的底部鄰接埋入層204的上表面。在本實施例中，第二摻雜區212a及第三摻雜區212b可為井區或高壓井區。

接著，請參照圖2a至圖2f，其繪示出根據本發明一實施例的高壓半導體裝置20製造方法的剖面示意圖。請參照圖2a，提供一半導體基底200，其具有一第一導電型。在本實施例中，半導體基底200可為矽基底、鍺化矽基底、塊體半導體基底、化合物半導體基底、絕緣層上覆矽基底或其他常用的半導體基底。

接著，可通過離子注入工藝及熱工藝，於半導體基底200內形成一第一摻雜區202，例如一高壓井區，其鄰近於半導體基底200的上表面。第一摻雜區202具有不同於第一導電型的一第二導電型。舉例來說，第一導電型為p型，而第二導電型為n型。在其他實施例中，第一導電型可為n型，而第二導電型為p型。

接著，請參照圖2b，可通過外延生長於半導體基底200上形成具有第一導電型的一外延層210。接著，可通過離子注入工藝及熱工藝，於外延層210內形成具有第二導電型的一摻雜區，例如高壓井區212。在本實施例中，高壓井區212的摻雜濃度可相同於第一摻雜區202。舉例來說，高壓井區212及第一摻雜區202的摻雜濃度約在1.0×1015至1.0×1016ions/cm3的範圍。在其他實施例中，具有第二導電型的摻雜區可為一井區，其摻雜濃度不同於第一摻雜區202。舉例來說，井區的摻雜濃度約在1.0×1016至1.0×1017ions/cm3的範圍，而第一摻雜區202的摻雜濃度約在1.0×1015至1.0×1016ions/cm3的範圍。亦即，井區的摻雜濃度高於第一摻雜區202的摻雜濃度。

接著，請參照圖2c，於外延層210內形成多個作為隔離結構的場絕緣層220，其中至少一場絕緣層形成於高壓井區212內。在一實施例中，場絕緣層220可為場氧化物。在一範例中，場絕緣層220為局部矽氧化層(locos)。在其他實施例中，場絕緣層220可為淺溝槽隔離(sti)結構。需注意的是在其他實施例中，可於形成場絕緣層220後，於外延層210內形成具有第二導電型的高壓井區212或井區。

接著，請參照圖2d，可通過離子注入工藝及熱工藝，於外延層210的高壓井區212或井區內形成具有第一導電型的一基體區222，以將高壓井區212或井區分隔成具有第二導電型及相同摻雜濃度的一第二摻雜區212a及一第三摻雜區212b。如圖2d所示，基體區222位於第一摻雜區202上的外延層210內，且基體區222由外延層 210的上表面延伸至其下表面，使基體區222的底部可鄰接於第一摻雜區202。再者，第二摻雜區212a及第三摻雜區212b分別位於基體區222兩相對側的外延層210內而鄰接基體區222。在本實施例中，第二摻雜區212a及第三摻雜區212b位於第一摻雜區202上方，且由外延層210的上表面延伸至其下表面，使第二摻雜區212a及第三摻雜區212b的底部可鄰接於第一摻雜區202。在一實施例中，第三摻雜區212b的一外側邊緣e2對準於第一摻雜區202的一對應的外側邊緣e1。再者，第三摻雜區212b具有一寬度w在1至8微米的範圍。在其他實施例中，可在形成基體區222之前或之後，通過各自的離子注入工藝形成第二摻雜區212a及第三摻雜區212b。

接著，請再參照圖2d，可選擇性地於場絕緣層220下方的第二摻雜區212a內形成具有第一導電型的一場降區216，其用以降低表面電場。在一實施例中，場降區216的摻雜濃度約為1.0×1017ions/cm3。接著，可利用已知mos工藝於外延層210上形成一柵極結構233，其中柵極結構233局部覆蓋場降區216上方的場絕緣層220。柵極結構233通常包括一柵極介電層230及位於柵極介電層230上方的柵極層232。

接著，請參照圖2e，可通過離子注入工藝，於基體區222內形成一源極區227，且於第二摻雜區212a內形成一漏極區228。源極區227由具有第二導電型的摻雜區226及具有第一導電型的摻雜區224(其作為一基體接觸區)所構成。再者，漏極區228僅由具有第二導電型的摻雜區所構成。

接著，請參照圖2f，可利用已知金屬化工藝，於外延層210上形成一金屬化層，並覆蓋柵極結構233。如此一來，便形成高壓半導體裝置20。在本實施例中，金屬化層可包括一內層介電(ild)層250及位於其中的多個內連結構240、242及244。在本實施例中，內連結構240電連接於源極區227，以作為一源極電極；內連結構242電連接於漏極區216，以作為一漏極電極；以及內連結構244電連接於柵極結構233，以作為一柵極電極。

可以理解的是可採用相同或相似於圖2a至圖2f所示的方法來製作圖3a至圖3d分別所示的高壓半導體裝置30、40、50及60。

根據上述實施例，基體區的兩相對側及底部形成了具有不同於基體區的導電型的摻雜區，這些摻雜區構成連續的隔離結構，以隔離高壓半導體裝置中具有相同導電型的基體區與基底。因此，當源極區耦接至一內部電路或電阻時，可降低或消除基體效應而避免驅動電流隨著施加於源極區的電壓的增加而下降，進而提升或維持高壓半導 體裝置的性能。再者，這些摻雜區可具有相同的的摻雜濃度，因此可使高壓半導體裝置具有穩定的峰值電場(peakelectricfield)。另外，由於可採用高壓半導體裝置中的高壓井區形成連續的隔離結構，因此不需額外的製造成本。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中相關技術人員，在不脫離本發明的精神和範圍內，當可作更動與潤飾，因此本發明的保護範圍當視權利要求所界定者為準。