一種雙面扇出型晶圓級封裝方法及封裝結構與流程
2024-03-28 01:03:05 1
本發明涉及半導體封裝技術領域，特別是涉及一種雙面扇出型晶圓級封裝方法及封裝結構。
背景技術：
扇出型晶圓級封裝(Fan-out wafer level package，FOWLP)是一種晶圓級加工的嵌入式晶片封裝方法，是目前一種輸入/輸出埠(I/O)較多、集成靈活性較好的先進封裝方法之一。扇出型晶圓級封裝相較於常規的晶圓級封裝具有其獨特的優點：①I/O間距靈活，不依賴於晶片尺寸；②只使用有效裸片(die)，產品良率提高；③具有靈活的3D封裝路徑，即可以在頂部形成任意陣列的圖形；④具有較好的電性能及熱性能；⑤高頻應用；⑥容易在重新布線層(RDL)中實現高密度布線。雙面扇出型晶圓級封裝技術能夠將多個裸片同時封裝於同一個基底的兩個表面上，可以大大提高器件的集成度，降低成本。
目前，扇出型晶圓級封裝工藝在3D封裝領域面臨著巨大的挑戰，主要在於形成通孔的塑封層厚度越來越厚(大於500μm)。現有的扇出型晶圓級封裝方法一般為：提供載體，在載體表面形成粘合層；將半導體晶片正面朝上貼裝於粘合層表面；塗布介電層；光刻、電鍍出重新布線層(Redistribution Layers，RDL)；採用注塑工藝將半導體晶片塑封於塑封材料層中；塑封研磨、開通孔；填充通孔；光刻、電鍍出球下金屬化層；進行植球回流，形成焊球陣列；移除載體。其中，在填充通孔時，傳統方法有兩種，一種是濺射種子層並進行電鍍，另一種是焊料球滴落；然而，這兩種方法僅在塑封層的厚度小於250μm時才適用，隨著封裝裸片厚度的增加，塑封層的厚度也在增加(大於500μm)，電鍍和焊料球滴落的方法均不可用。
因此，如何解決上述問題，提供一種步驟簡單、低成本、且有效提高集成度和成品率的雙面扇出型晶圓級封裝方法及封裝結構實屬必要。
技術實現要素：
鑑於以上所述現有技術的缺點，本發明的目的在於提供一種雙面扇出型晶圓級封裝方法及封裝結構，用於解決現有技術中隨著封裝裸片厚度增加，塑封層厚度也增加，而導致的現有方法不適用於填充厚度較厚的通孔的問題。
為實現上述目的及其他相關目的，本發明提供一種雙面扇出型晶圓級封裝方法，其中，所述雙面扇出型晶圓級封裝方法至少包括如下步驟：
提供一載體，於所述載體上形成至少兩個第一焊盤；
於所述載體的上表面形成覆蓋所述第一焊盤上表面和側壁的重新布線層；
於所述重新布線層的上表面附著第一裸片和第二裸片，且所述第一裸片和所述第二裸片分別與所述重新布線層實現電性連接；
於所述重新布線層的上表面形成電極凸塊和包裹所述第一裸片、所述第二裸片及所述電極凸塊的一部分的第一塑封層；
去除所述載體，以暴露所述第一焊盤的下表面；
於所述第一焊盤的下表面附著第三裸片，且所述第三裸片通過所述第一焊盤實現與所述重新布線層的電性連接；
於所述重新布線層的下表面形成包裹所述第三裸片的第二塑封層；
於所述第一塑封層的上表面形成具有開口的鈍化層，所述開口暴露所述電極凸塊的頂面；
於所述開口中形成覆蓋所述電極凸塊頂面的下金屬化層和焊料球，其中，所述焊料球的一部分凸出在所述鈍化層外。
優選地，於所述載體的上表面形成覆蓋所述第一焊盤上表面和側壁的重新布線層，具體方法為：
於所述載體的上表面形成覆蓋所述第一焊盤上表面和側壁的介電層；
於所述介電層內形成能夠與所述第一焊盤實現電性連接的金屬布線層，其中，所述金屬布線層為單層金屬層或多層金屬層；
於所述介電層的上表面形成能夠與所述金屬布線層實現電性連接的多個第二焊盤，最終得到所述重新布線層；
其中，所述第一裸片和所述第二裸片分別附著於所述第二焊盤的上表面，且通過所述第二焊盤實現與所述重新布線層的電性連接。
優選地，所述介電層採用低k介電材料。
優選地，所述金屬布線層採用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上組合材料。
優選地，所述電極凸塊至少包括底面帶有輔助焊料球的金屬銷；於所述重新布線層的上表面形成電極凸塊和包裹所述第一裸片、所述第二裸片及所述電極凸塊的一部分的第一塑封層，具體方法為：
於所述重新布線層的上表面安裝底部帶有輔助焊料球的金屬銷，以使所述金屬銷通過所述輔助焊料球附著於所述重新布線層上，且所述金屬銷與所述重新布線層實現電性連接；
於所述重新布線層的上表面形成包裹所述第一裸片、所述第二裸片及所述金屬銷的第一塑封層；
研磨所述第一塑封層，使所述金屬銷的頂面與所述第一塑封層的頂面平齊，以暴露所述金屬銷的頂面。
優選地，所述第一塑封層和所述第二塑封層採用聚醯亞胺、矽膠以及環氧樹脂中的一種固化材料。
優選地，所述載體採用矽、玻璃、氧化矽、陶瓷、聚合物以及金屬中的一種材料或兩種以上的複合材料。
為實現上述目的及其他相關目的，本發明提供一種雙面扇出型晶圓級封裝結構，其特徵在於，所述雙面扇出型晶圓級封裝結構至少包括：
至少兩個第一焊盤；
覆蓋於所述第一焊盤上表面和側壁的重新布線層；
附著於所述重新布線層上表面的第一裸片和第二裸片，且所述第一裸片和所述第二裸片分別與所述重新布線層實現電性連接；
形成於所述重新布線層上表面的電極凸塊和包裹所述第一裸片、所述第二裸片及所述電極凸塊的一部分的第一塑封層；
附著於所述第一焊盤下表面的第三裸片，且所述第三裸片通過所述第一焊盤實現與所述重新布線層的電性連接；
形成於所述重新布線層下表面的包裹所述第三裸片的第二塑封層；
形成於所述第一塑封層上表面的具有開口的鈍化層，所述開口暴露所述電極凸塊的頂面；以及
形成於所述開口中的覆蓋所述電極凸塊頂面的下金屬化層和焊料球，其中，所述焊料球的一部分凸出在所述鈍化層外。
優選地，所述重新布線層至少包括：
覆蓋於所述第一焊盤上表面和側壁的介電層；
形成於所述介電層內的能夠與所述第一焊盤實現電性連接的金屬布線層，其中，所述金屬布線層為單層金屬層或多層金屬層；
形成於所述介電層上表面的能夠與所述金屬布線層實現電性連接的多個第二焊盤，最終得到所述重新布線層；
其中，所述第一裸片和所述第二裸片分別附著於所述第二焊盤的上表面，且通過所述第二焊盤實現與所述重新布線層的電性連接。
優選地，所述介電層採用低k介電材料。
優選地，所述金屬布線層採用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上組合材料。
優選地，所述電極凸塊至少包括：
底面帶有輔助焊料球的金屬銷。
優選地，所述第一塑封層和所述第二塑封層採用聚醯亞胺、矽膠以及環氧樹脂中的一種固化材料。
如上所述，本發明的雙面扇出型晶圓級封裝方法及封裝結構，具有以下有益效果：本發明相對於現有技術的通孔填充工藝，可以應用於不斷增加厚度(尤其是大於500μm)的塑封層中，對封裝裸片的厚度無需進行限制。並且，本發明的方法更易製備，有利於簡化工藝流程，降低成本，提高封裝效率，提高集成度和成品率。並且，本發明的結構可以實現不斷增加厚度(尤其是大於500μm)的塑封層上通孔的填充，從而可以實現更穩定的電連接，同時具有良好的封裝效果，在半導體封裝領域具有廣泛的應用前景。
附圖說明
圖1顯示為本發明第一實施方式的雙面扇出型晶圓級封裝方法的流程示意圖。
圖2～圖13顯示為本發明第一實施方式的雙面扇出型晶圓級封裝方法各步驟所呈現的結構示意圖；
圖13還顯示為本發明第二實施方式的雙面扇出型晶圓級封裝結構示意圖。
元件標號說明
100 載體
101 第一焊盤
200 重新布線層
201 金屬布線層
202 第二焊盤
300 第一裸片
400 第二裸片
500 第一塑封層
501 電極凸塊
5011 金屬銷
5012 輔助焊料球
502 下金屬化層
503 焊料球
600 鈍化層
601 開口
700 第三裸片
800 第二塑封層
S1～S9 步驟
具體實施方式
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖1～圖13，本發明的第一實施方式涉及一種雙面扇出型晶圓級封裝方法。需要說明的是，本實施方式中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
如圖1所示，本實施方式的雙面扇出型晶圓級封裝方法至少包括如下步驟：
步驟S1，提供一載體100，於載體100上形成至少兩個第一焊盤101，如圖2所示。
作為示例，載體100可以採用矽、玻璃、氧化矽、陶瓷、聚合物以及金屬中的一種材料或兩種以上的複合材料。
作為示例，第一焊盤101可以採用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。
步驟S2，於載體100的上表面形成覆蓋第一焊盤101上表面和側壁的重新布線層200，如圖3和圖4所示。
步驟S3，於重新布線層200的上表面附著第一裸片300和第二裸片400，且第一裸片300和第二裸片400分別與重新布線層200實現電性連接，如圖5所示。
在本實施方式中，步驟S2的具體方法為：
步驟S201，於載體100的上表面形成覆蓋第一焊盤101上表面和側壁的介電層。
步驟S202，於介電層內形成能夠與第一焊盤101實現電性連接的金屬布線層201，如圖3所示。
步驟S203，於介電層的上表面形成能夠與金屬布線層201實現電性連接的多個第二焊盤202，最終得到重新布線層200，如圖4所示；其中，第一裸片300和第二裸片400分別附著於第二焊盤202的上表面，且通過第二焊盤202實現與重新布線層200的電性連接，如圖5所示。
在本實施方式中，介電層採用低k介電材料。作為示例，介電層可以採用環氧樹脂、矽膠、PI、PBO、BCB、氧化矽、磷矽玻璃及含氟玻璃中的一種材料，並可以採用諸如旋塗、CVD、等離子增強CVD等工藝形成介電層。
在本實施方式中，金屬布線層201可以為單層金屬層或多層金屬層。作為示例，金屬布線層201可以採用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。
作為示例，第二焊盤202可以採用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。
步驟S4，於重新布線層200的上表面形成電極凸塊501和包裹第一裸片300、第二裸片400及電極凸塊501的一部分的第一塑封層500，如圖6、圖7和圖8所示。
在本實施方式中，電極凸塊501至少包括底面帶有輔助焊料球5012的金屬銷5011；步驟S4的具體方法為：
步驟S401，於重新布線層200的上表面安裝底部帶有輔助焊料球5012的金屬銷5011，以使金屬銷5011通過輔助焊料球5012附著於重新布線層200上，且金屬銷5011與重新布線層200實現電性連接，如圖6所示。其中，金屬銷5011通過輔助焊料球5012附著於第二焊盤202上，以實現與重新布線層200的電性連接。
步驟S402，於重新布線層的上表面形成包裹第一裸片300、第二裸片400及金屬銷5011的第一塑封層500，如圖7所示。
步驟S403，研磨第一塑封層500，使金屬銷5011的頂面與第一塑封層500的頂面平齊，以暴露金屬銷5011的頂面，如圖8所示。
作為示例，第一塑封層500可以採用聚醯亞胺、矽膠以及環氧樹脂中的一種固化材料，且第一塑封層500的形成可以採用旋塗工藝、注塑工藝、壓縮成型工藝、印刷工藝、傳遞模塑工藝、液體密封劑固化成型工藝、以及真空層壓工藝等。第一塑封層500可以有效保證第一裸片300和第二裸片400不受外界汙染。
作為示例，輔助焊料球5012可以採用銅、鋁、鎳、金、銀、錫、鈦中的一種金屬材料或兩種以上的合金材料，優選銀錫合金。
在步驟S4中，在重新布線層200的上表面直接通過輔助焊料球5012安裝金屬銷5011，然後結合第一塑封層500，形成了金屬銷5011作為第一塑封層500上的通孔填充物結構，相對於現有技術的通孔填充工藝，本實施方式的工藝可以應用於不斷增加厚度(尤其是大於500μm)的塑封層中，因此對封裝裸片的厚度無需進行限制，即使封裝裸片的厚度很厚，也可以採用本實施方式的工藝實現通孔填充。並且，本實施方式的工藝更易製備，有利於簡化工藝流程，降低成本，提高封裝效率。其中，金屬銷5011的形狀、大小與所需製作的第一塑封層500上的通孔501相匹配。
步驟S5，去除載體100，以暴露第一焊盤101的下表面，如圖9所示。
作為示例，載體100可以採用研磨工藝、減薄工藝等進行去除。
步驟S6，於第一焊盤101的下表面附著第三裸片700，且第三裸片700通過第一焊盤101實現與重新布線層200的電性連接，如圖10所示。
步驟S7，於重新布線層200的下表面形成包裹第三裸片700的第二塑封層800，如圖11所示。
作為示例，第二塑封層800可以採用聚醯亞胺、矽膠以及環氧樹脂中的一種固化材料，且第二塑封層800的形成可以採用旋塗工藝、注塑工藝、壓縮成型工藝、印刷工藝、傳遞模塑工藝、液體密封劑固化成型工藝、以及真空層壓工藝等。第二塑封層800可以有效保證第三裸片700不受外界汙染。
作為示例，通過控制第二塑封層800的成型工藝來控制第二塑封層800的厚度，無需後續再進行研磨工藝減薄其厚度，大大節約了工藝成本。
步驟S8，於第一塑封層500的上表面形成具有開口601的鈍化層600，開口601暴露電極凸塊501的頂面，如圖12所示。
在本實施方式中，開口601暴露電極凸塊501的頂面，即開口601暴露電極凸塊501所包含的金屬銷5011的頂面，如圖12所示。
作為示例，鈍化層600可以採用氧化物(例如氧化矽)或者氮化物(例如氮化矽)材料，並可以採用CVD、APCVD等沉積工藝製備。然後再採用刻蝕工藝等在鈍化層600上形成若干個開口601，開口601的數量與電極凸塊501的數量相同，且每個開口601均暴露一個電極凸塊501的頂面。
步驟S9，於開口601中形成覆蓋電極凸塊501頂面的下金屬化層502和焊料球503，其中，焊料球503的一部分凸出在鈍化層600外，如圖13所示。
在本實施方式中，先在開口601中形成覆蓋電極凸塊501所包含的金屬銷5011頂面的下金屬化層502，然後在下金屬化層502上形成焊料球503，如圖13所示。
作為示例，焊料球503可以採用銅、鋁、鎳、金、銀、錫、鈦中的一種金屬材料或兩種以上的合金材料，優選銀錫合金。
另外，在本實施方式中，第一裸片300、第二裸片400和第三裸片700可以包含實現任意功能的集成電路結構，並且它們的厚度不受本實施方式的封裝方法的限制，可以是相同厚度，也可以是不同厚度。
上面各種方法的步驟劃分，只是為了描述清楚，實現時可以合併為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關係，都在本專利的保護範圍內；對算法中或者流程中添加無關緊要的修改或者引入無關緊要的設計，但不改變其算法和流程的核心設計都在該專利的保護範圍內。
請繼續參閱圖13，本發明第二實施方式涉及一種雙面扇出型晶圓級封裝結構，其至少包括：
至少兩個第一焊盤101；
覆蓋於第一焊盤101上表面和側壁的重新布線層200；
附著於重新布線層200上表面的第一裸片300和第二裸片400，且第一裸片300和第二裸片400分別與重新布線層200實現電性連接；
形成於重新布線層200上表面的電極凸塊501和包裹第一裸片300、第二裸片400及電極凸塊501的一部分的第一塑封層500；
附著於第一焊盤101下表面的第三裸片700，且第三裸片700通過第一焊盤101實現與重新布線層200的電性連接；以及
形成於重新布線層200下表面的包裹第三裸片700的第二塑封層800；
形成於第一塑封層500上表面的具有開口601的鈍化層600，開口601暴露電極凸塊501的頂面；以及
形成於開口501中的覆蓋電極凸塊501頂面的下金屬化層502和焊料球503，其中，其中，焊料球503的一部分凸出在鈍化層600外。
在本實施方式中，如圖13所示，重新布線層200至少包括：
覆蓋於第一焊盤101上表面和側壁的介電層；
形成於介電層內的能夠與第一焊盤101實現電性連接的金屬布線層201；
形成於介電層上表面的能夠與金屬布線層201實現電性連接的多個第二焊盤202，最終得到重新布線層200；
其中，第一裸片300和第二裸片400分別附著於第二焊盤202的上表面，且通過第二焊盤202實現與重新布線層200的電性連接。
在本實施方式中，介電層採用低k介電材料。作為示例，介電層可以採用環氧樹脂、矽膠、PI、PBO、BCB、氧化矽、磷矽玻璃及含氟玻璃中的一種材料。
在本實施方式中，金屬布線層201可以為單層金屬層或多層金屬層。作為示例，金屬布線層201可以採用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。
在本實施方式中，電極凸塊503至少包括：
底面帶有輔助焊料球5012的金屬銷5011。
作為示例，第一塑封層500和第二塑封層800採用聚醯亞胺、矽膠以及環氧樹脂中的一種固化材料。
本實施方式的雙面扇出型晶圓級封裝結構，採用電極凸塊501直接附著於重新布線層200上，實現不斷增加厚度(尤其是大於500μm)的塑封層上通孔的填充，從而可以實現更穩定的電連接，同時具有良好的封裝效果，在半導體封裝領域具有廣泛的應用前景。
不難發現，本實施方式為與第一實施方式相對應的結構實施方式，第一實施方式中提到的相關技術細節在本實施方式中依然有效，為了減少重複，這裡不再贅述。
綜上所述，本發明的雙面扇出型晶圓級封裝方法及封裝結構，具有以下有益效果：本發明相對於現有技術的通孔填充工藝，可以應用於不斷增加厚度(尤其是大於500μm)的塑封層中，對封裝裸片的厚度無需進行限制。並且，本發明的方法更易製備，有利於簡化工藝流程，降低成本，提高封裝效率，提高集成度和成品率。並且，本發明的結構可以實現不斷增加厚度(尤其是大於500μm)的塑封層上通孔的填充，從而可以實現更穩定的電連接，同時具有良好的封裝效果，在半導體封裝領域具有廣泛的應用前景。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。