一種有源矩陣顯示器的製作方法
2024-03-29 00:11:05
專利名稱：一種有源矩陣顯示器的製作方法
技術領域：
本實用新型涉及多晶矽技術，更具體地涉及ー種有源矩陣顯示器。
背景技術：
在傳統的有源矩陣顯示領域，TFT通常是用非晶矽(a-Si)材料做成的。這主要是因為其在大面積玻璃底板上的低處理溫度和低製造成本。最近多晶矽用於高解析度的液晶顯示器(IXD)和有源有機電致發光顯示器(AMOLED)。多晶矽還有著在玻璃基板上集成電路 的優點。此外，多晶矽具有較大像素開ロ率的可能性，提高了光能利用效率並且減少了 LC和底部發光OLED顯示器的功耗。眾所周知，多晶矽TFT更適合用於驅動OLED像素，不僅因為OLED是電流驅動設備，a-Si TFT有驅動OLED的長期可靠性問題，而且也是因為非晶矽電子遷移率較小，需要大的W/L的比例，以提供足夠的OLED像素驅動電流。因此，對於高清晰度顯不器，聞品質多晶娃TFT是必不可少的。為了實現有源矩陣TFT顯示板的エ業化生產，需要非常高的多晶矽薄膜的質量。它需要滿足在大面積的玻璃基板上低溫處理，低成本的製造，製造エ藝穩定，高性能，器件性能的高均勻性和高可靠性。高溫多晶矽技術可以用來實現高性能的TFT，但它不能被應用在商業面板中使用的普通玻璃基板。在這種情況下，必須使用低溫多晶矽(LTPS)。有三個主要的LTPS技木
(I)在600°C下退火很長一段時間的固相結晶(SPC) ；(2)準分子雷射結晶、退火(ELC/ELA)或快速加熱退火；(3)金屬誘導結晶(MIC)。ELC可以產生最佳效果，但受限於高的設備投資和維護成本，而且玻璃基板的尺寸也難以進ー步增加。SPC是最便宜的技術，但需要在600°C下退火24小時左右才結晶。MIC的缺點是金屬汙染和TFT器件的非均勻性。從而，還沒有任何一種技術能夠滿足所有上述的低成本和高性能的要求。所有的多晶矽薄膜材料的共同點是，薄膜上的晶粒的結晶方向的大小和形狀在本質上是隨機分布。當這種多晶矽薄膜被用做TFT的有源層，TFT的電學特性受限於溝道中出現的晶界。晶粒的分布是隨機的，使得整個基板的TFT的電學特性不均勻。正是這種電學特性分布離散的問題，使得最終的顯示出現如mura的缺陷和非均勻的亮度。
實用新型內容為克服上述缺陷，本申請提出一種有源矩陣顯示器，包括多個薄膜電晶體，其中每個薄膜電晶體包括有源層，由多晶矽薄膜構成，該多晶矽薄膜中具有平行的導電帶或導電線，所述導電帶或導電線連接多個晶粒；有源層上的源極和漏極；柵極絕緣層；柵極；所述導電帶或導電線由摻雜的線條構成；平行的導電帶或導電線的方向垂直於電流方向。包括的多個薄膜電晶體中包括P型薄膜電晶體和N型薄膜電晶體，其中P型薄膜電晶體的構成有源層的多晶矽薄膜中的導電帶或導電線由摻硼的線條構成，N型薄膜電晶體的構成有源層的多晶矽薄膜中的導電帶或導電線由摻磷的線條構成。多個導電帶或導電線的寬度和間距與晶粒大小類似。[0009]構成有源層的多晶矽薄膜中，摻雜的線條中，多晶矽薄膜厚度方向上的摻雜高峰位於多晶矽薄膜厚度的中心。使用這種BG多晶矽層作為有源層，保證電流垂直流過平行線TFT設計，晶界的影響可以減少。閾值電壓，開關比率，器件遷移率，整個基板的均勻性，亞閾值斜率和器件的可靠性這些重要的特性都可以使用現在的這種技術得到改進。這些改迸，同時也可以使得成本較低，價格更為低廉，使高性能的LTPS TFT成為現實。
以下參照附圖對本實用新型實施例作進ー步說明，其中圖Ia和圖Ib分別為低溫多晶矽薄膜和對應的勢壘分布的示意圖；圖2a和圖2b分別為搭橋晶粒多晶娃薄I旲和對應的勢魚分布的不意圖；圖3為形成BG線結構的橫截面示意圖；圖4為以PR1075形成的周期為Ium的BG線圖案的SEM圖片；圖5a、5b和5c分別為樣品A、樣品B和樣品C結晶的橫截面不意圖；圖6為所有樣品通過光刻膠和離子注入形成BG線後的橫截面示意圖；圖7a、7b和7c為TMAH刻蝕大晶粒多晶矽、小晶粒多晶矽和SR-MILC多晶矽的顯微照片；圖8為BG TFT結構橫截面示意圖；圖9a為以Vgs作為函數的有BG和無BG的P溝道大晶粒MIC TFT的轉移特徵曲線，圖9b為以Vgs作為函數的有BG和無BG的P溝道大晶粒MIC TFT的輸出電流比圖；圖IOa和IOb為在Vds = -0. IV和Vds = -5V情況下BG大晶粒MIC TFT和非BG大晶粒MIC TFT的跨導；圖Ila和Ilb分別為均勻分布的50個大晶粒MIC TFTs和50個BG大晶粒MICTFTs的TFT的Vth和GIDL性能差異；圖12a和12b分別為以Vgs作為函數的，有著BG結構和沒有BG結構的P型小晶粒MIC多晶矽TFT的轉移特性曲線，和以Vgs作為函數的，有著BG結構和沒有BG結構的P型小晶粒MIC多晶矽TFT的輸出電流比；圖13a和13b分別為在Vds = -0. IV和Vds = -5V時BG小晶粒MIC TFT和非BG小晶粒MIC TFT的跨導；圖14a和14b分別為均勻分布的小晶粒MIC TFTs and BG小晶粒MICTFTs的Vth和GIDL性能的差異；圖15a和15b分別為以Vgs為函數，有BG和無BG結構的P型溝道SR-MILCTFTs的轉移特徵曲線，和以Vgs為函數，有BG和無BG結構的P型溝道SR-MILCTFTs的輸出電流比；圖16為TMAH的蝕刻後的SR-MILC多晶矽的區域微觀圖.可以看到晶粒及其低角度晶界與MILC方向基本平行，已用點線圈標出A型和B型TFTs的電流方向平行和垂直於MILC方向；圖17為一般的A型和B型SR-MILC TFTs的特有的對數比例曲線，主要的差異在於亞閾值區域；圖18為以溝道長度作為函數，萃取A型和B型TFTs的Vth平均值和標準偏差(s. D.)；圖19為A和B型的常規SR-MILC TFT的特有線性刻度的I_V曲線，可以看出在開態領域有最大的差別；圖20為當Vds = -0. IV和Vgs = -18V時，A型和B型poly-Si TFTs的萃取電阻率；圖21為BG結構的A型和B型TFTs的Vth ；圖22為BG結構的A型和B型TFTs的電阻率。
具體實施方式
通常情況下，多晶矽由兩個部分組成，一種是單一的晶粒區域，另ー種是晶界。晶粒內的導電特性幾乎是相同的，而跨晶界的傳導較差，這會導致整體的遷移率的損失和閾值電壓的増加。多晶矽薄膜的薄膜電晶體(TFT)的有源通道通常由這樣的多晶矽薄膜組成。隨意性和變化的導電特性不利於顯示性能和畫面質量。典型的多晶矽結構圖如圖Ia所示，低溫多晶矽薄膜包括晶粒和晶粒的邊界。相鄰的晶粒之間有明顯的晶界。通常情況下，晶粒的長度是在幾十納米，到幾微米大小之間，被認為是ー個單ー的晶體。晶界處通常分布有很多錯位，堆棧故障和懸掛鍵缺陷。由於不同的製備方法，低溫多晶矽薄膜內的晶粒可能是隨機分布或呈方向性分布的。在晶界存在嚴重缺陷，將引起高勢壘，如在圖Ib所示。勢壘(或斜勢壘的垂直分量)垂直方向的載流子傳輸會影響到初始狀態和載流能力。這種低溫多晶矽薄膜製備的薄膜電晶體閾值電壓，場效應遷移率都受限於晶界勢壘。起連結作用的晶粒邊界應用於TFT時，也會在高的反向柵極電壓下，造成較大的漏電流。搭橋晶粒(BG)的多晶矽技術是在TFT的有源層，通過使用平行導電帶或線連接晶粒的技術。形成導電帶或垂直方向的電流流過的晶粒的跨越線，可以大大提高TFT的性能。這些跨越線可以減少結晶晶界的影響，如在圖2(b)項所示。這種結構被定義為搭橋晶粒(BG)的結構。所述「搭橋」是由平行的高摻雜的線條組成，我們稱之為BG線。多晶矽薄膜上形成的BG線應狹窄，彼此非常接近。該線的寬度和間距應與晶粒的大小類似。導電線不應互相接觸，並應涵蓋整個多晶矽薄膜以便以後處理。BG線的主要功能是在晶粒之間垂直於電流的流動方向架橋。因此，電流沿著這些線路流動不再是ー個重要問題。圖2a為所示的搭橋晶粒結構的多晶矽薄膜示意圖。導電線垂直於電流的流動方向。這些導電線可用P或n型摻雜半導體摻雜離子形成。摻雜量可以調整，以創建導電通道，通常在IO1Vcm2到IOlfVcm2範圍。摻雜的模式可以用各種的方法進行，如簡單的光刻，雷射幹渉，或納米壓印光刻技術等。實施例I本實施例提供ー種形成具有搭橋晶粒(BG)線的多晶矽薄膜的方法，包括I)在多晶矽薄膜表面旋塗ー層PR 1075光刻膠，PR光刻膠旋塗之後，樣品被加熱到90度進行軟烤，加熱時間為I分鐘，軟烤的目的是為了減少光刻膠的溶剤，從 20%到 5%，同時釋放誘導旋塗薄膜的應力，軟烤後，使用ASM PAS5000步進光刻機在波長為365nm光下對光刻膠進行曝光，在110°C燒烤I分鐘之後，然後樣品被浸泡到FHD-530秒進行顯影處理，顯露在光下的光刻膠溶解在溶解液裡，並沒有接觸到光的部分是保持原樣，從而使BG線圖形轉移到光刻膠上(如圖3所示)，形成周期為Iiim的BG線圖案(其SEM照片如圖4所示)；2)在120°C硬烤後，樣品被送到CF3000裡進行離子注入。NFF(The Nanoelectronics Fabrication Facility 納米電子製造エ廠)的 ASML5000型的步進光刻機，比率為5比1，這保證了最小線寬和最小間隔為0. 5iim。因此，最低的線周期限制在I Pm。本實施例通過光刻生成BG圖案和離子注入兩個步驟，得到了由單個重複周期為I U m的摻雜多晶矽平行線組成的BG線。在其他實施例中，也可以在非晶矽上先形成BG線後再將非晶矽結晶成多晶矽，即BG線可以形成在結晶前或後。 這種先在非晶矽上摻雜形成BG線再結晶的方法，與先把非晶矽結晶，再在多晶矽上形成BG線的方法相比，至少具有以下優點當在非晶矽上進行P型摻雜，退火時更能促進非晶矽的結晶；由於摻雜物質在非晶矽結晶時會進行擴散，利用這點，可以更好地控制摻雜區與非摻雜區的比例，進ー步地縮小存在於非摻雜區的晶界的機率，同時降低短路的風險；再有，由於退火ェ藝是在摻雜之後，在把非晶矽結晶化的同時也把摻雜物激活了。實施例2本實施例提供ー種形成具有搭橋晶粒(BG)線的多晶矽薄膜的方法，包括I)在Eage12000玻璃基板上，使用等離子體增強化學氣相沉積(PEV⑶)沉積300nm的氧化矽(SiO2)。然後用低壓化學氣相沉積(LPCVD)方法在550°C環境下沉積45納米的a-Si ；2)在I %的氫氟酸容液(HF)裡浸潰I分鐘到去除的自然氧化層後，放進溫度為550度的氧化環境15分鐘，使a-Si表面形成ー層SiO2納米氧化層；3)在該納米層上濺射一層緩釋(SR)鎳/矽氧化源層進行金屬誘導結晶，採用鎳矽合金作為靶材，鎳矽比為Ni Si = I 9，濺射是在氬氣與氧氣200 I的比例混合環境中進行，濺射直流電源是7W，濺射時間為90秒；4)在590°C N2氣氛下加熱6個小吋，到a_Si完全結晶為止，圖5a為該結晶方案的截面示意圖；5)浸泡120°C混合溶液H2S04+H202中10分鐘，以去除表面上殘留的鎳。然後放到I %的氟氫酸(HF)浸泡I分鐘，以去除納米塗層，再沉積IOOnm的LTO ；6)使用實施例I中所述的波長為365nm的ASM PAS5000步進光刻機形成BG圖案，BG線周期是I微米。7)在120°C烘烤30分鐘後，對於所有的P溝道TFT，在40KeV的能量和2E15/cm2劑量下使用硼為BG摻雜，對於所有的N型TFT，用磷為BG摻雜，這裡的BG摻雜是通過兩個步驟進行，在每ー步的劑量為lE15/cm2，注入能量分別為80KeV和130KeV，得到如圖6所示的結構；8)使用氧等離子體在100攝氏度下30分鐘剝離光刻膠，去除PR光刻膠之後，IOOnm的LTO也使用777的溼刻去除。在BG這ー步完成後，整個部分摻雜多晶矽薄膜可以稱為BG-poly-Si，可用於TFT有源層。[0057]利用緩釋鎳/矽氧化源層進行金屬誘導結晶的過程中，緩釋鎳/矽氧化源在ー個相對較慢的速度中只作為鎳的補充源。這種鎳誘導源的鎳由矽和鎳矽氧化物反應中慢慢提供，這跟純鎳源提供大量的純鎳原子有很大的不同。因此，鎳氧化物提供的鎳量小於純鎳源，這種緩釋放反應鎳在多晶矽中會減少殘留鎳的含量。本實施例中提供的方法的步驟4)所得到的多晶矽薄膜被四甲基氫氧化銨(TMAH)蝕刻液在室溫蝕刻後表現出的薄膜的內部結構如圖7a所示，本實施例得到的多晶矽為大型晶粒多晶娃，有著高遷移率、低成本和低溫退火的特徵。實施例3本實施例提供ー種形成具有搭橋晶粒(BG)線的多晶矽薄膜的方法，包括I)在Eagel2000玻璃基板上，使用等離子體增強化學氣相沉積(PEV⑶)沉積300nm的氧化矽(SiO2)。然後用低壓化學氣相沉積(LPCVD)方法在550°C環境下沉積45納米的a-Si ；2)在1%的氫氟酸容液(HF)裡浸潰I分鐘到去除的自然氧化層後，浸入溫度為120度的H2S04+H202混合溶液10分鐘，使a-Si表面形成ー層SiO2納米層；3)在該納米層上濺射一層緩釋(SR)鎳/矽氧化源層進行金屬誘導結晶，採用鎳矽合金作為靶材，鎳矽比為Ni Si = I 9，濺射是在氬氣與氧氣200 I的比例混合環境中進行，濺射直流電源是7W，濺射時間為2分鐘；4)在590°C N2氣氛下加熱6個小吋，到a_Si完全結晶為止，圖5b為該結晶方案的截面示意圖；5)浸泡120°C混合溶液H2S04+H202中10分鐘，以去除表面上殘留的鎳。然後放到1%的氟氫酸(HF)浸泡I分鐘，以去除納米塗層，再沉積IOOnm的LTO(低溫氧化物);6)使用實施例I中所述的波長為365nm的ASM PAS5000步進光刻機形成BG圖案，BG線周期是I微米；7)在120°C烘烤30分鐘後，對於所有的P溝道TFT，在40KeV的能量和2E15/cm2劑量下使用硼為BG摻雜，對於所有的N型TFT，用磷為BG摻雜，這裡的BG摻雜是通過兩個步驟進行，在每ー步的劑量為lE15/cm2，注入能量分別為80KeV和130KeV，得到如圖6所示的結構；8)使用氧等離子體在100°C溫度下30分鐘剝離光刻膠，去除PR光刻膠之後，IOOnm的LTO也使用777的溼刻去除。在BG這ー步完成後，整個部分摻雜多晶矽薄膜可以稱為BG-poly-Si，可用於TFT有源層。本實施例中提供的方法的步驟4)所得到的多晶矽薄膜被四甲基氫氧化銨(TMAH)蝕刻液在室溫蝕刻後表現出的薄膜的內部結構如圖7b所示，本實施例得到的多晶矽為小晶粒(絮狀結構)的多晶矽薄膜，有著較小的遷移率和較高的鎳殘留量，然而這項技術具有均勻性好，成本低，退火時間短，更寬的エ藝處理窗ロ等優點。實施例4本實施例提供ー種形成具有搭橋晶粒(BG)線的多晶矽薄膜的方法，包括I)在Eage12000玻璃基板上，使用等離子體增強化學氣相沉積(PEV⑶)沉積300nm的氧化矽(SiO2)。然後用低壓化學氣相沉積(LPCVD)方法在550°C環境下沉積45納米的a-Si ；[0073]2)在1%的氫氟酸容液(HF)裡浸潰I分鐘到去除的自然氧化層後，沉積ー層100納米厚的低溫氧化物(LTO)；3)通過光刻和蝕刻エ藝，在LTO層上形成寬度為8微米間隔為IOOiim的凹槽作為誘導線(IL)，如圖5C所示，浸泡到120度的H2S04+H202混合溶液裡10分鐘以去除光刻膠，濺射ー層緩釋(SR)鎳/矽氧化源層進行金屬誘導結晶，採用鎳矽合金作為靶材，鎳矽比為Ni : Si = I : 9，濺射是在氬氣與氧氣200 I的比例混合環境中進行，濺射直流電源是7W，濺射時間為6分鐘；4)在590°C下，N2氣氛加熱2小時進行結晶，圖5c為該結晶方案的截面不意圖； 5)沉浸到120度的H2S04+H202混合溶液10分鐘，以去除表面上殘留的鎳；6)使用實施例I中所述的波長為365nm的ASM PAS5000步進光刻機形成BG圖案，BG線周期是I微米；7)在120°C烘烤30分鐘後，對於所有的P溝道TFT，在40KeV的能量和2E15/cm2劑量下使用硼為BG摻雜，對於所有的N型TFT，用磷為BG摻雜，這裡的BG摻雜是通過兩個步驟進行，在每ー步的劑量為lE15/cm2，注入能量分別為80KeV和130KeV，得到如圖6所示的結構；8)使用氧等離子體在100°C溫度下30分鐘剝離光刻膠，去除PR光刻膠之後，IOOnm的LTO也使用777的溼刻去除。在BG這ー步完成後，整個部分摻雜多晶矽薄膜可以稱為BG-poly-Si，可用於TFT有源層。本實施例中提供的方法的步驟4)所得到的多晶矽薄膜被四甲基氫氧化銨(TMAH)蝕刻液在室溫蝕刻後表現出的薄膜的內部結構如圖7c所示，本實施例得到的多晶矽為緩釋鎳誘導橫向結晶(SR-MILC)多晶矽薄膜，提供了ー個更廣泛的エ藝窗ロ，可以防止分批處理對多晶矽薄膜電晶體之間的エ藝參數變化的影響。實施例5本實施例提供ー種薄膜電晶體的製造方法，包括I)利用上述實施例4提供的方法形成具有搭橋晶粒(BG)線的多晶矽薄膜；2)用AME8110活性離子蝕刻機把這些部分摻雜的BG-poly-Si薄膜圖案化成有源島;3)經過乾式蝕刻，光刻膠被氧離子去除；4)用I % HF去除自然氧化層之後，在425°C經LPCVD沉積IOOnm的低溫氧化物(LTO)作為柵極絕緣層；5)沉積300nm的鋁(或280nm的多晶矽)並圖案化成柵電極，對P型和N型TFT的源漏極分別進行劑量為4 X IO1Vcm2的硼和磷摻雜；6)沉積ー層500nm的LTO隔離層並同時激活摻雜物；7)刻蝕接觸孔，然後濺射ー層700nm的鋁-I %矽的接觸導線並圖案化，形成BG-poly-TFT，其橫截面示意圖如圖8所示。在其他實施例中，上述步驟I)還可替換成利用上述實施例5或實施例6提供的方法或者其他方法形成具有搭橋晶粒(BG)線的多晶矽薄膜。為了下文描述方便，將由實施例4形成的多晶矽薄膜(大晶粒)製成的薄膜電晶體命名為樣品A，將由實施例5形成的多晶矽薄膜(小晶粒)製成的薄膜電晶體命名為樣品B，將由實施例6形成的多晶矽薄膜製成的薄膜電晶體命名為樣品c(sr-milc-tft)。為了說明根據本實用新型的薄膜電晶體的性能的有異性，用HP4156半導體參數分析儀分別對3種BG多晶矽TFT和無BG的TFT進行電學特性的測量以進行性能比較。Vds=-0. IV和Vds = -5V，通過TFT場效應遷移率(U FE)的Vgs的函數來測量轉移特性曲線。閾值電壓(Vth)被定義為當Vds = -5V時，使得Id = ff/LX 10_7A的Ve電壓。場效應遷移率(UFE)在低漏極電壓(Vds = -0. IV)時，其次方程
權利要求1.一種有源矩陣顯示器，包括多個薄膜電晶體，其中每個薄膜電晶體包括 有源層，由多晶矽薄膜構成，該多晶矽薄膜中具有平行的導電帶或導電線，所述導電帶或導電線連接多個晶粒； 有源層上的源極和漏極； 柵極絕緣層； 柵極； 其特徵在於，所述導電帶或導電線由摻雜的線條構成；平行的導電帶或導電線的方向垂直於電流方向。
2.根據權利要求I所述的有源矩陣顯示器，其特徵在於，包括的多個薄膜電晶體中包括P型薄膜電晶體和N型薄膜電晶體，其中P型薄膜電晶體的構成有源層的多晶矽薄膜中的導電帶或導電線由摻硼的線條構成，N型薄膜電晶體的構成有源層的多晶矽薄膜中的導電帶或導電線由摻磷的線條構成。
3.根據權利要求I所述的有源矩陣顯示器，其特徵在於，多個導電帶或導電線的寬度和間距與晶粒大小類似。
4.根據權利要求I所述的有源矩陣顯示器，其特徵在於，構成有源層的多晶矽薄膜中，摻雜的線條中，多晶矽薄膜厚度方向上的摻雜高峰位於多晶矽薄膜厚度的中心。
專利摘要本實用新型提供了一種有源矩陣顯示器，包括多個薄膜電晶體，其中每個薄膜電晶體包括有源層，由多晶矽薄膜構成，該多晶矽薄膜中具有平行的導電帶或導電線，所述導電帶或導電線連接多個晶粒；有源層上的源極和漏極；柵極絕緣層；柵極；所述導電帶或導電線由摻雜的線條構成；平行的導電帶或導電線的方向垂直於電流方向。
文檔編號H01L23/50GK202405260SQ20112057724
公開日2012年8月29日 申請日期2011年12月31日 優先權日2011年8月23日
發明者王文, 趙淑雲, 郭海成 申請人:廣東中顯科技有限公司