一種N型碳化矽半導體肖特基二極體結構的製作方法

2024-03-08 02:57:15

本發明涉及一種N型碳化矽半導體器件的結構，更具體地說是涉及一種N型碳化矽半導體肖特基二極體的新結構。

背景技術：

使用矽器件的傳統集成電路大都只能工作在250℃以下，不能滿足高溫、高功率及高頻等要求。當中，新型半導體材料碳化矽(SiC)最受人注目和研究。

碳化矽半導體材料具有寬帶隙、高飽和漂移速度、高熱導率、高臨界擊穿電場等突出優點，特別適合製作大功率、高壓、高溫、抗輻照電子器件。

碳化矽禁帶寬度寬(210eV≤Eg≤710eV)，漏電流比矽小几個數量級。而且，碳化矽熱穩定性極好，本徵溫度可達800℃以上，它保證了在高溫工作時的長期可靠性。通過分析優值，如Johnson優值(JFOM-通過材料的擊穿電場、飽和電子漂移速度來反映相應器件的高功率、高頻率性能)、Keyes優值(KFOM-通過材料的熱導率、飽和電子漂移速度及介電常數反映相應器件的開關速度和熱限制)及熱優值(QFOM-通過材料的擊穿電場、擊穿電場及熱導率反映相應器件的散熱性能)，會發現碳化矽SiC這幾個優值都比現在常用的半導體材料高出很多，是實現結合高溫與高頻高功率的一種理想材料。

碳化矽擊穿電場較高，是矽材料的8倍，這對功率器件甚為關鍵。導通電阻是與擊穿電場的立方成反比，所以碳化矽SiC功率器件的導通電阻只有矽器件 的百至二百分之一，顯著降低電子設備的能耗。因此，碳化矽SiC功率器件也被譽為帶動「新能源革命」的「綠色能源」器件。用碳化矽SiC所製造出來的功率器件具有低比導通電阻，高工作頻率和高溫工作穩定性的優點，擁有很廣闊的應用前景。

隨著6H、4H-SiC體材料的相繼商品化，碳化矽SiC器件工藝，如氧化、摻雜、刻蝕及金屬、半導體接觸，都日漸成熟，這些為碳化矽SiC器件的研製及應用奠定了基礎。

600V和1200V N型碳化矽肖特基二極體是最早商品化的碳化矽器件，一般的碳化矽N型肖特基二極體的器件結構如圖1所示，這結構的組成主要可以分為有源區與終端區，有源區由肖特基金屬接觸與PN結並連，終端區由場限環組成。因為碳化矽PN結的導通電壓一般大於3V而肖特基金屬接觸的導通電壓是1V左右，當正嚮導通電壓少於3V時，導通電流主要是電子電流從襯底的陽極流經肖特基勢壘進入表面陰極電極，所以是單一載流子器件。當器件處於反向偏置時，電子嘗試從表面跨越肖特基勢壘而進入碳化矽半導體內，在一般反偏置不是很大時，在表面電極內只有非常小的一部份電子能獲得足夠能量跨越勢壘進入碳化矽半導體內而形成反向漏電流的一部份，當反偏較大時，有源區裡的P型摻雜區的耗盡層會連接起來把表面的肖特基金屬接觸屏蔽起來，使得表面電極裡的電子更難進入碳化矽半導體內，從而使得碳化矽肖特基二極體反向時，除了漏電流外是不導電的，所以肖特基二極體便成為單向導通器件。要形成圖1的器件結構是要在碳化矽體內形成P型摻雜區的。基於碳化矽SiC的鍵強度高，雜質擴散所要求的溫度(＞1800℃)，大大超過標準器件工藝的條件，所以器件製作工藝中的摻雜不能採用擴散工藝，只能利用外延控制摻雜和高溫離子注入摻 雜。

外延摻雜可利用碳化矽源氣體流量變化，使摻雜濃度控制在從輕摻雜(1014/cm3)到簡併摻雜(＞1019/cm3)的範圍。矽烷、丙烷是碳化矽SiC典型的外延氣體源。6H-SiC在矽(Si)面N型襯底上同質外延典型的生長速率為3μm/h。在生長反應室中，通過調節氣體源的比例來進行位置競爭外延，使雜質位於晶格位置。在碳(C)面襯底上的生長則不同，但對其生長機制尚無深刻了解。

因為不能採用擴散工藝摻雜，離子注入工藝在器件製作中非常重要。鋁(Al)和硼(B)為典型的P型摻雜元素，產生相對深的受主能級(分別為211meV和300meV)，Al的電離能小於B的電離能，Al要求的激活溫度比B低；而B原子比Al原子輕，注入引起的損傷較少，且注入範圍更深，應根據器件工藝要求來選擇注入元素。

可是，當離子注入碳化矽過大時，會引致晶格損傷，形成非晶化的結構，大大降低碳化矽原有的性能。為了減少注入離子時所引起的晶格損傷和非晶化結構出現，在注入離子時需對襯底加上高溫，一般對N注入時需要約650℃，在對Al注入時需要約700～800℃。注入後，還需要經過高溫退火熱處理(＞1300℃)，把注入的離子激活，同時令注入離子時所引起的的晶格損傷復原。由於SiC的鍵強度高，需要在高溫下才能產生晶格空缺，讓摻雜離子填入，獲得激活。文獻報導了退火溫度1300℃得到少於10％激活率；當溫度大於1600℃時，激活率才會超過95％。

當溫度大於1300℃時，SiC內的Si會蒸發出來，器件晶圓表面亦會粗化，令器件效能降低。現有的工藝是在晶圓最頂層表面沉積碳化矽(SiC)或石墨(C)層作為保護，然後才進行退火熱處理，退火後要把石墨層清除掉，形成P型摻 雜區是關鍵的步驟，也是很增加成本的步驟，若果N型碳化矽肖特基二極體結構不需要P型摻雜區，製作成本上便可以大為降低。

技術實現要素：

本發明的目的在於提出一種能避免上述不足而實用可行的一種有關N型碳化矽肖特基二基極管的有源區結構和終端區結構。使用本發明來製作N型肖特基二極體時可以不用注入P型摻雜區，也不用在N型外延層上長P型外延層，這可大大降低器件的製作成本。一般肖特基二極體的有源區或是終端區都是用P型摻雜區，如圖1所示，來擴展反向偏置時的耗盡層，避免耗盡層過於集中，即避免電場過度集中而引起器件局部提早擊穿。本發明的核心思想是不用P型摻雜區來擴展器件在反向偏置時的耗盡層，而改用溝槽結構，這溝槽的深度為0.5um至6.0um之間，寬度為0.5um至4.0um之間，溝槽內壁(側邊和底部)有一導電物質層如摻雜或非摻雜多晶矽或難容金屬等，厚度為0.01um至1um，側邊的厚度與底部的厚度可以各自獨立選取，有源區的溝槽與終端區溝槽可以各自獨立選取其特徵，中間可以填以介質層物質或導電物質等。這種溝槽結構之所以能夠擴展外延層，因為當電場力線遇到溝槽中的導電物質時，電場力線無法穿越導電物質而繞道到旁邊未耗盡的區域從而擴展了耗盡層，在圖2中的有源區，溝槽結構在器件處於電壓反偏置時能使耗盡層很快便擴展並連合起來而屏蔽掉肖特基金屬接觸，使反向電壓只有一小部份落在肖特基勢壘上，這會使得反向時的漏電流大為減少。在終端區處，如果沒有任何終端結構處，如圖2所示，在反向偏置時，電場會集中在有源區的邊緣的表面處使器件提早擊穿。假如在終端處恰當的位置放上以上所說的溝槽結構，這些溝槽單元會使反置時的耗盡 層不至太集中而擴展開來，最終使器件達至最優化亦即最大的擊穿電壓，有源區與終端區可以有各自獨立的結構。

如圖3所示，有源區除了肖特基金屬與碳化矽接觸之外，沒有任何可以幫助擴展反向偏置時的耗盡層，終端區用填以導電材料的溝槽來擴展反向電壓的耗盡層。

如圖4所示，有源區和終端區都是用填以導電材料的溝槽來擴展反向電壓的耗盡層，而有源區的溝槽沒有被連接至表面金屬，而是懸浮的，終端區的溝槽中的導電物質在表面可以連接有場板，也可以不連接有場板。

如圖5所示，有源區和終端區都是用側壁和底部填以導電材料而中間填以介質材料的溝槽來擴展反向電壓的耗盡層，而有源區的溝槽沒有被連接至表面金屬，而是懸浮的，終端區的溝槽中的導電物質在表面可以連接有場板，也可以不連接有場板。

如圖6所示，有源區用側壁和底部填以介質材料而中間填以導電材料的溝槽來擴展反向電壓的耗盡層，有源區的溝槽沒有被連接至表面金屬，而終端區都是用填以導電材料的溝槽來擴展反向電壓的耗盡層，終端區的溝槽中的導電物質在表面可以連接有場板，也可以不連接有場板。

如圖7所示，有源區和終端區都是用側壁和底部填以介質材料而中間填以導電材料的溝槽來擴展反向電壓的耗盡層，而有源區的溝槽沒有被連接至表面金屬，終端區的溝槽中的導電物質在表面可以連接有場板，也可以不連接有場板。

與現有技術相比，本發明的有益效果是能大為降低產品的研發周期，並使生產工序更簡單易做，大大降低生產成本，並提高器件的性價比。

附圖說明

附圖用來提供對本發明的進一步理解，與本發明的實施例一起用於解釋本發明，並不構成對本發明的限制：

圖1是一般肖特基二極體結構示意圖；

圖2是沒有任何終端結構的肖特基二極體結構示意圖；

圖3是本發明其中一種的肖特基二極體結構示意圖；

圖4是本發明其中一種的肖特基二極體結構示意圖；

圖5是本發明其中一種的肖特基二極體結構示意圖；

圖6是本發明其中一種的肖特基二極體結構示意圖；

圖7是本發明其中一種的肖特基二極體結構示意圖；

圖8是本發明實施例在表面上形成氧化層100和光刻塗層200的橫切面示意圖；

圖9是本發明實施例在表面暴露出溝槽開孔示意圖；

圖10是本發明實施例在溝槽內完成犧牲性氧化層示意圖；

圖11是本發明實施例在清除掉外延層表面上的氧化層和多晶矽層示意圖；

圖12是本發明實施例形成接觸孔示意圖；

圖13是本發明實施例在碳化矽表面金屬接觸處留下一層鎳(肖特基金屬接觸)的示意圖；

圖14是本發明實施例在碳化矽器件表面完成鋁合金層的示意圖。

參考符號表：

10 N型碳化矽襯底

20 碳化矽N型外延層

25 犧牲性氧化層

30 溝槽中的導電材料

33 P型高摻雜劑的多晶矽

35 N型碳化矽體內的P型摻雜區

40 二氧化矽層

50 層間介質

60 Ni金屬層(肖特基金屬接觸)

70 鋁合金層

100 二氧化矽層

200 光刻塗層

具體實施方式

以下結合附圖對本發明的優選實施例進行說明，應當理解，此處所描述的優選實施例僅用於說明和解釋本發明，並不用於限定本發明，碳化矽晶圓片的磨薄和背面金屬化等步驟從略。

實施例：

如圖8所示，首先將N型碳化矽外延層20置於N型碳化矽襯底10的上方，接著在外延層的上面採用積澱方式形成二氧化矽(SiO2)層100(厚度為0.01um至2um氧化物硬光罩)，在氧化層上再積澱一層光刻塗層200。

如圖9所示，然後通過溝槽掩模形成圖案暴露出氧化層的一些部分，接著對溝槽掩模形成圖案暴露出的氧化層進行幹蝕後，暴露出外延層。

如圖10所示，然後清除掉光刻塗層，接著通過蝕刻形成溝槽(深度為0.5um至6.0um，寬度為0.1um至4.0um)，然後對溝槽進行犧牲性氧化(時間為10分鐘至100分鐘，溫度為1000℃至1200℃)，以消除在開槽過程中被等離子破壞的碳化矽層。

如圖11所示，然後清除掉外延層表面和溝槽內所有氧化層，接著通過沉積方式，在溝槽暴露著的側壁和底部，和外延層的上表面形成一層P型高摻雜劑的多晶矽30(厚度為0.01um至1um)，多晶矽摻雜濃度為RS＝15Ω/□至100Ω/□(方阻)，接著在溝槽中和外延層的上表面沉積二氧化矽層40以填充溝槽並覆蓋頂面，然後對在外延層表面上的氧化層和多晶矽層進行平面腐蝕處理或化學機械，最終清除掉外延層表面上的氧化層和多晶矽層。

如圖12所示，將碳化矽表面清洗乾淨，之後在外延層最表面上先沉積無摻雜二氧化矽層(厚度為0.1um至0.5um)，然後沉積硼磷玻璃(厚度為0.1um至0.8um)，形成層間介質50，接著在層間介質表面積澱光刻塗層，利用接觸孔掩模暴露出部分層間介質，然後對暴露出的部分層間介質進行幹蝕，直至暴露出碳化矽外 延層的上表面，在層間介質中形成接觸孔掩模開孔。

如圖13所示，在接觸孔底部以及層間介質上表面沉積一層鎳(Ni)層60，接著清除掉光刻塗層，藉著Life-off方法，在剝離光刻塗層時把不需要的Ni金屬層去掉。

如圖14所示，對Ni金屬層進行適當的退火工藝來使Ni金屬在碳化矽表面形成肖特基金屬接觸，接著在該器件的上面沉積一層鋁合金70(厚度為0.8um至10um)，然後通過金屬掩模進行金屬浸蝕，形成發射區金屬墊層和和終端區場板。

最後應說明的是：以上僅為本發明的實施例而已，並不用於限制本發明，本發明的有源區結構可用於涉及製造N型碳化矽肖特基二極體，本發明的終端區結構可用於涉及製造N型碳化矽器件包括肖特基二極體，或絕緣柵電晶體(MOS)，或絕緣柵雙極電晶體(IGBT)或PiN二極體，本發明亦可用於P型器件。儘管參照實施例對本發明進行了詳細的說明，對於本領域的技術人員來說，其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換，但是凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之。