半導體工藝及應用此工藝所形成的矽基板及晶片封裝結構的製作方法

2023-12-02 11:04:06

專利名稱：半導體工藝及應用此工藝所形成的矽基板及晶片封裝結構的製作方法
技術領域：
本發明是有關於一種半導體工藝，且特別是有關於一種應用此半導體工藝所形成
的矽基板及晶片封裝結構。
背景技術：
現今半導體科技發達，集成電路晶片(IC chip)具有大量且高密度排列的電晶體 (transistor)及許多配置在晶片表面的信號焊盤(pad)。為了能封裝這些晶片，這些晶片 通常安裝在一晶片封裝載板上，以形成一晶片封裝(chip package)結構，其中晶片可藉由 封裝工藝來獲得足夠的信號路徑、散熱路徑及結構保護。 目前，隨著封裝技術不斷的改良，各式晶片封裝結構不斷地推陳出新，例如晶片 粘著至晶片墊或導線架(lead frame)的內引腳上，以形成薄型小尺寸封裝(TSOP)體，或 者，晶片粘著至印刷電路板上，以形成球狀柵格陣列(BGA)封裝體。 以薄型小尺寸封裝(TSOP)結構而言，晶片粘著至晶片墊或導線架的內引腳上，且 此薄型小尺寸封裝(TSOP)結構的側邊具有多個用以對外電性連接的外引腳。由於這些外 引腳暴露於封裝膠體之外，因此這些外引腳易受到外界環境的影響，或因引腳長度過長而 易折斷，進而影響信號的傳遞。 以球格陣列式(BGA)封裝結構而言，常見以有機基板(organic substrate)或陶 瓷基板(ceramic substrate)作為晶片的承載器(carrier)，而晶片配置於承載器之後，芯 片的電子信號可藉由承載器的內部線路而向下繞線(routing)至承載器的底面，最後經由 承載器的焊球(solder ball)而傳遞至外界的電子裝置。由於焊球是以面陣列的方式形成 於承載器的底面，因此一直是高腳位(High pin count)半導體元件常用的封裝結構。然而， 球格陣列式(BGA)封裝結構整體的高度約為1. 0 1. 4mm，無法達到薄型化(低於0. 5mm) 的需求。

發明內容
本發明提供一種半導體工藝，用以製作一矽基板來作為引線鍵合的晶片的承載 器。 本發明提供一種矽基板，用以作為引線鍵合的晶片的承載器。
本發明提供一種晶片封裝結構，具有較薄的封裝厚度。 本發明提出一種半導體工藝。首先，提供一矽基材。接著，局部暴露矽基材的一表 面，並蝕刻矽基材的此表面，以使矽基材形成有至少一階梯狀結構。階梯狀結構具有一第一 深度的一第一凹口以及一第二深度的一第二凹口 ，其中第一深度小於第二深度，且第一凹 口的孔徑大於第二凹口的孔徑。形成一最終絕緣層於階梯狀結構。形成一金屬種子層於最 終絕緣層上。形成一圖案化光致抗蝕劑層於金屬種子層上，其中圖案化光致抗蝕劑層覆蓋 於預定形成一線路層之外的部分金屬種子層，並顯露預定形成線路層的部分金屬種子層。 再形成線路層覆蓋顯露的部分金屬種子層上。移除圖案化光致抗蝕劑層以及位於圖案化光層。 在本發明的一實施例中，上述的形成階梯狀結構的步驟，首先，形成一第一絕緣層 於矽基材上。接著，形成一第一圖案化光致抗蝕劑掩模於第一絕緣層。以第一圖案化光致 抗蝕劑掩模為蝕刻掩模，蝕刻暴露於第一圖案化光致抗蝕劑掩模之外的第一絕緣層。移除 第一圖案化光致抗蝕劑掩模。以圖案化第一絕緣層為蝕刻掩模，蝕刻暴露於圖案化第一絕 緣層的矽基材，以於矽基材上形成第一深度的第一凹口。移除第一絕緣層。形成一第二絕 緣層於第一凹口 ，其中第二絕緣層覆蓋第一凹口 。形成一第二圖案化光致抗蝕劑掩模於第 二絕緣層上。以第二圖案化光致抗蝕劑掩模為蝕刻掩模，蝕刻暴露於第二圖案化光致抗蝕 劑掩模之外的第二絕緣層。移除第二圖案化光致抗蝕劑掩模。以圖案化第二絕緣層為蝕刻 掩模，蝕刻暴露於圖案化第二絕緣層的矽基材，以於矽基材上形成第二深度的第二凹口。之 後，移除第二絕緣層，而形成階梯狀結構。 在本發明的一實施例中，上述的線路層包括一第一金屬層與一第二金屬層。第一 金屬層覆蓋顯露於第一凹口上方的部分金屬種子層上。第二金屬層覆蓋第一金屬層。
在本發明的一實施例中，上述的移除圖案化光致抗蝕劑層以及位於圖案化光致抗 蝕劑層底下的部分金屬種子層之後的步驟，首先，放置至少一晶片於第二凹口內，其中晶片 的上表面低於位於第一凹口內的線路層的第二金屬層。接著，進行一引線鍵合工藝，使晶片 透過多條導線連接至線路層的第二金屬層上。填入一封裝膠體於階梯狀結構，其中封裝膠 體包覆最終絕緣層、線路層、該金屬種子層、晶片及這些導線。接著，薄化部分封裝膠體與部 分線路層，以使封裝膠體與第一金屬層實質上切齊。之後，薄化矽基材及晶片，以暴露出芯 片的下表面。最後，形成至少一金屬焊盤於線路層的第一金屬層上。 本發明提出一種以上述的半導體工藝所形成的矽基板，其中最終絕緣層覆蓋階梯
狀結構，線路層覆蓋第一凹口上方的部分導電層，且第二凹口用以放置一晶片。 在本發明的一實施例中，上述的晶片透過多條導線而電性連接至線路層。 本發明提出一種晶片封裝結構，其包括一矽基材、一絕緣層、一金屬種子層、一線
路層、一晶片、一封裝膠體及至少一金屬焊盤。矽基材具有一階梯狀結構。階梯狀結構具
有一第一深度的一第一凹口以及一第二深度的一第二凹口，其中第一深度小於第二深度，
且第一凹口的孔徑大於第二凹口的孔徑。絕緣層配置於矽基材上且覆蓋第一凹口與第二凹
口。金屬種子層覆蓋位於第一凹口上方的絕緣層。線路層覆蓋位於第一凹口上方的金屬種
子層。晶片配置於第二凹口內，其中晶片的上表面低於線路層，且晶片透過多條導線與線路
層電性連接。封裝膠體包覆絕緣層、金屬種子層、線路層、晶片以及這些導線，其中封裝膠體
與線路層實質上切齊。金屬焊盤配置於線路層上，並顯露於封裝膠體外。 在本發明的一實施例中，上述的線路層包括一第一金屬層與一第二金屬層，第一
金屬層覆蓋金屬種子層，而第二金屬層覆蓋該第一金屬層。 綜上所述，本發明的半導體工藝所形成的矽基板，其具有一階梯狀結構，因此當芯 片放入階梯狀結構的第二凹口內，且經由引線鍵合工藝與矽基板電性連接，並以封裝膠體 將晶片加以包覆，以形成晶片封裝結構後，再薄化矽基材及晶片，如此晶片封裝結構具有較 薄的封裝厚度。 為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配 合所附圖式作詳細說明如下。


圖1A至圖1P為本發明的一實施例的-一種半導體工藝的剖面示意圖；圖2A至圖2G為圖IP半導體工藝所形成的矽基板對一晶片進行封裝示意圖；圖2H為圖2G的晶片封裝結構的俯視示意圖。
主要元件符號說明100 :矽基板110 :矽基材120 :第一絕緣層120a:圖案化第一絕緣層130a :第一圖案化光致抗蝕劑掩模130b :第二圖案化光致抗蝕劑掩模140 :階梯狀結構142 :第一凹口144 :第二凹口150 :第二絕緣層150a:圖案化第二絕緣層160 :最終絕緣層170 :金屬種子層180 :圖案化光致抗蝕劑層190 :線路層192 :第一金屬層194 :第二金屬層200 :晶片封裝結構210 :晶片210a :上表面210b :下表面220 :導線230 :封裝膠體240 :金屬焊盤dl :第一深度d2 :第二深度
具體實施例方式
圖1A至圖1P為本發明的一實施例的一種半導體工藝的剖面示意圖。請先參考圖 1A，關於本實施例的半導體工藝，首先，提供一矽基材110，其中矽基材110上形成一第一絕 緣層120。在本實施例中，第一絕緣層120的材質包括氧化矽及氮化矽。
請參考圖lB，接著，於第一絕緣層120形成一第一圖案化光致抗蝕劑掩模130a。接 著，於矽基材110上形成至少一階梯狀結構140 (請參考圖1L)。詳細而言，形成階梯狀結構 140的步驟如下，請同時參考圖1C與圖lD，首先，以第一圖案化光致抗蝕劑掩模130a為蝕 刻掩模，蝕刻暴露於第一圖案化光致抗蝕劑掩模130a之外的第一絕緣層120，以形成一圖 案化第一絕緣層120a。接著，移除第一圖案化光致抗蝕劑掩模130a，以暴露出第一圖案化 光致抗蝕劑掩模130a底下的圖案化第一絕緣層120a。請參考圖1E，接著，以圖案化第一絕 緣層120a為蝕刻掩模，蝕刻暴露於圖案化第一絕緣層120a之外的矽基材110，以於矽基材 110上形成至少一具有一第一深度dl的第一凹口 142(圖1E僅示意地繪示二個)。本實施 例是採用溼式蝕刻的方式，透過氫氧化鉀(KOH)為蝕刻液，蝕刻暴露於第一絕緣層120底下 的矽基材110。 請參考圖1F，接著，移除第一絕緣層120，以暴露出矽基材110。請參考圖1G，接著， 形成一第二絕緣層150於這些第一凹口 142，其中第二絕緣層150覆蓋這些第一凹口 142。 在本實施例中，第二絕緣層150的材質與第一絕緣層120的材質實質上相同，例如是氮化矽或氧化矽，且第二絕緣層150的形成方式與第一絕緣層120的形成方式實質上相同。
請參考圖IH，接著，形成一第二圖案化光致抗蝕劑掩模130b於第二絕緣層150 上。請同時參考圖II與圖1J，首先，以第二圖案化光致抗蝕劑掩模130b為蝕刻掩模，蝕刻 暴露於第二圖案化光致抗蝕劑掩模130b之外的第二絕緣層150，以形成一圖案化第二絕緣 層150a。接著，移除第二圖案化光致抗蝕劑掩模130b，以暴露第二圖案化光致抗蝕劑掩模 130b底下的圖案化第二絕緣層150a。請同時參考圖1K與圖1L，，接著，以圖案化第二絕緣層 150a為蝕刻掩模，蝕刻暴露於圖案化第二絕緣層150a之外的矽基材110，以於矽基材110 上形成至少一具有一第二深度d2的第二凹口 144(圖1K僅示意地繪示二個)。接著，移除 圖案化第二絕緣層150a，而形成階梯狀結構。 詳細而言，在本實施例中，這些第二凹口 144分別連通於這些第一凹口 142，且第 一深度dl小於第二深度d2，這些第一凹口 142的孔徑分別大於這些第二凹口 144的孔徑。 也就是說，這些第二凹口 144相較於這些第一凹口 142具有較小的孔徑與較大的深度。在 本實施例中，蝕刻暴露於第二圖案化光致抗蝕劑掩模130b之外的第二絕緣層150及第二絕 緣層150底下的矽基材110的方式與圖1C與圖1E的蝕刻暴露於第一圖案化光致抗蝕劑掩 模130a之外的第一絕緣層120與第一絕緣層120底下的矽基材110的方式相同，皆是採用 溼式蝕刻的方式並以氫氧化鉀(K0H)為蝕刻液。 請再參考圖1L，在本實施例中，移除第二絕緣層150而形成至少一階梯狀結構 140 (圖1L中僅是繪示兩個)，其中移除第一絕緣層120及第二絕緣層150的方法例如是溼 式蝕刻工藝。至此，以於矽基材110上完成這些階梯狀結構140。 請參考圖1M，接著，形成一最終絕緣層160於這些階梯狀結構140上，其中最終絕 緣層160覆蓋這些第一凹口 142與這些第二凹口 144，以達成矽基材110絕緣的目的。在本 實施例中，最終絕緣層160的材質包括氧化矽，且最終絕緣層160的形成方式例如是加熱矽 基材110，以使矽基材110的表面產生氧化，此氧化的部分即所謂的最終絕緣層160。
請參考圖1N，接著，形成一金屬種子層170於最終絕緣層160上。在本實施例中， 金屬種子層170例如是一鈦鎳(Ti/Ni)複合層，且形成金屬種子層170的方法包括濺鍍法 或物理氣相沉積。 請參考圖IO，接著，形成一圖案化光致抗蝕劑層180於金屬種子層170上，其中圖 案化光致抗蝕劑層180覆蓋在預定形成一線路層190之外的部分金屬種子層170上，並顯 露預定形成線路層190的部分金屬種子層170。接著，形成覆蓋顯露於部分金屬種子層170 上的線路層190，其中線路層190包括一第一金屬層192與一第二金屬層194。在本實施例 中，第一金屬層192例如是一鎳(Ni)層，第二金屬層194例如是一金(Au)層。
請參考圖1P，之後，移除圖案化光致抗蝕劑層180以及位於圖案化光致抗蝕劑層 180底下的部分金屬種子層170，以暴露出位於這些第二凹口 144上方的部分最終絕緣層 160。在本實施例中，移除圖案化光致抗蝕劑層180的方式例如是採用溶解圖案化光致抗蝕 劑層180的溶劑來移除，而移除位於圖案化光致抗蝕劑層180底下的部分金屬種子層170 的方式例如是蝕刻工藝。至此，本實施例已藉由半導體工藝而於矽基材110上完成一矽基 板100的製作。 簡言之，本實施例的矽基板100是採用半導工藝來製作，以第一圖案化光致抗蝕 劑掩模130a及第二圖案化光致抗蝕劑掩模130b為蝕刻掩模，形成對矽基材110進行蝕刻工藝的圖案化第一絕緣層120與圖案化第二絕緣層150，藉由圖案化第一絕緣層120與圖 案化第二絕緣層150為蝕刻掩模，以形成這些具有第一深度dl的這些第一凹口 142與第二 深度d2的這些第二凹口 144的階梯狀結構140，之後，再形成最終絕緣層160、金屬種子層 170、及線路層190於矽基材110上，以構成具有這些階梯狀結構140的矽基板100。
此外，由於本實施例所形成的這些階梯狀結構140，其這些第一凹口 142的第一深 度dl小於這些第二凹口 144的第二深度d2，因此當矽基板100作為引線鍵合的晶片(未繪 示)的承載器時，可運用這些階梯狀結構140的這些第二凹口 144的空間來放置多個晶片， 且這些晶片可透過引線鍵合工藝與位於這些第一凹口 142內的線路層190電性連接，可縮 小體積並可縮短矽基板100與這些晶片的間的引線鍵合距離。 圖2A至圖2G為圖1P的半導體工藝所形成的矽基板對一晶片進行封裝工藝的剖 面示意圖。圖2H為圖2G的晶片封裝結構的俯視示意圖。在此必須說明的是，為了方便說 明起見，圖2H省略部分結構。在本實施例中，半導體工藝所形成的矽基板100適於承載一 晶片210。 詳細而言，在矽基板100的後續工藝中，請參考圖2A，首先，放置至少一晶片 210 (圖2A中僅示意地繪示二個)於階梯狀結構140的這些第二凹口 144內，其中這些晶片 210的上表面210a分別低於這些位於第一凹口 142內的線路層190的第二金屬層194。
請參考圖2B，接著，進行一引線鍵合工藝，使這些晶片210透過多條導線220連接 至線路層190的第二金屬層194上。也就是說，在本實施例中，這些晶片210是分別透過這 些導線220而與線路層190的第二金屬層194電性連接。 請參考圖2C，接著，填入一封裝膠體230於階梯狀結構140，其中封裝膠體230包 覆線路層190、金屬種子層170、最終絕緣層160、晶片210及這些導線220。請參考圖2D，接 著，薄化部分封裝膠體230與部分線路層190，以使封裝膠體230與第一金屬層192實質上 切齊。在本實施例中，薄化封裝膠體230與線路層190的方法包括研磨。
請參考圖2E，接著，薄化矽基材110的背面，以暴露出這些晶片210的下表面 210b，以達成封裝體薄型化需求，其中薄化矽基材110的方法包括研磨或蝕刻工藝。請參考 圖2F，接著，形成至少一金屬焊盤240(圖2F僅示意地繪示四個)於線路層190的第一金 屬層192上，並顯露於封裝膠體230外，其中形成這些金屬焊盤240的方式例如是無電電鍍 法(electrolessplating)。在本實施例中，每一金屬焊盤240的厚度約為0. 1微米(ii m)。 請同時參考圖2G與圖2H，之後，進行一切割程序，藉由切割刀具沿著預定路徑將矽基板100 切割而分離，以形成多個各自獨立的晶片封裝結構200 (圖2G僅示意地繪示二個)。
簡言之，由於本實施例晶片封裝結構200的工藝，其藉由半導體工藝所形成的矽 基板100作為這些晶片210的承載器，且這些晶片210分別藉由引線鍵合的方式電性連接 至矽基材110上的線路層190，並經由填膠工藝將這些晶片210密封於封裝膠體230中，以 構成這些晶片封裝結構200。由於這些晶片210是分別放置於這些階梯狀結構140的這些 第二凹口 144內，因此矽基板100與這些晶片210所形成的這些晶片封裝結構200，具有較 薄的封裝厚度。 綜上所述，本發明的半導體工藝所形成的矽基板，其階梯狀結構的第一凹口的第 一深度小於第二凹口的第二深度，且第一凹口的孔徑大於第二凹口的孔徑，所以當將晶片 經由引線鍵合工藝與矽基板電性連接以形成晶片封裝結構時，藉由矽基材與晶片背面同時作研磨，達成薄型化目的，如此晶片封裝結構能具有較薄的封裝厚度。因此，本發明能有效 縮減封裝厚度。 雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域 中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明 的保護範圍當視權利要求所界定者為準。
權利要求
一種半導體工藝，包括提供矽基材；局部暴露該矽基材的一表面，並蝕刻該矽基材的該表面，以使該矽基材形成有至少一階梯狀結構，該階梯狀結構具有第一深度的第一凹口以及第二深度的第二凹口，該第一深度小於該第二深度，且該第一凹口的孔徑大於該第二凹口的孔徑；形成最終絕緣層於該階梯狀結構以及形成金屬種子層於該最終絕緣層上；形成圖案化光致抗蝕劑層於該金屬種子層上，其中該圖案化光致抗蝕劑層覆蓋預定形成線路層之外的部分該金屬種子層，並顯露預定形成該線路層的部分該金屬種子層；形成該線路層，覆蓋顯露的部分該金屬種子層上；以及移除該圖案化光致抗蝕劑層以及位於該圖案化光致抗蝕劑層底下的部分該金屬種子層。
2. 如權利要求1所述的半導體工藝，其中形成該階梯狀結構的步驟包括形成第一絕緣層於該矽基材上；形成第一圖案化光致抗蝕劑掩模於該第一絕緣層；以該第一圖案化光致抗蝕劑掩模為蝕刻掩模，蝕刻暴露於該第一圖案化光致抗蝕劑掩模之外的該第一絕緣層；移除該第一圖案化光致抗蝕劑掩模；以圖案化該第一絕緣層為蝕刻掩模，蝕刻暴露於圖案化該第一絕緣層的該矽基材，以於該矽基材上形成該第一深度的該第一凹口；移除該第一絕緣層；形成第二絕緣層於該第一凹口 ，其中該第二絕緣層覆蓋該第一凹口 ；形成第二圖案化光致抗蝕劑掩模於該第二絕緣層上；以該第二圖案化光致抗蝕劑掩模為蝕刻掩模，蝕刻暴露於該第二圖案化光致抗蝕劑掩模之外的該第二絕緣層；移除該第二圖案化光致抗蝕劑掩模；以該圖案化的該第二絕緣層為蝕刻掩模，蝕刻暴露於圖案化該第二絕緣層的該矽基材，以於該矽基材上形成該第二深度的該第二凹口 ；以及移除該第二絕緣層，而形成該階梯狀結構。
3. 如權利要求1所述的半導體工藝，其中該線路層包括第一金屬層與第二金屬層，該第一金屬層覆蓋顯露於該第一凹口上方的部分該金屬種子層上，該第二金屬層覆蓋該第一金屬層。
4. 如權利要求3所述的半導體工藝，其中移除該圖案化光致抗蝕劑層以及位於該圖案化光致抗蝕劑層底下的部分該金屬種子層之後，還包括放置至少一晶片於該第二凹口內，該晶片的上表面低於位於該第一凹口內的該線路層的該第二金屬層；進行引線鍵合工藝，使該晶片透過多條導線連接至該線路層的該第二金屬層上；填入封裝膠體於該階梯狀結構，其中該封裝膠體包覆該最終絕緣層、線路層、該金屬種子層、該晶片及該些導線；薄化部分該封裝膠體與部分該線路層，以使該封裝膠體與該第一金屬層實質上切齊；薄化該矽基材及晶片，以暴露出該晶片的下表面；以及 形成至少一金屬焊盤於該線路層的該第一金屬層上。
5. —種以權利要求1所述的半導體工藝所形成的矽基板，其中該最終絕緣層覆蓋該階 梯狀結構，該線路層覆蓋該第一凹口上方的部分該導電層，且該第二凹口用以放置一晶片。
6. 如權利要求5所述的矽基板，其中該晶片透過多條導線而電性連接至該線路層。
7. —種晶片封裝結構，包括矽基材，具有階梯狀結構，該階梯狀結構具有第一深度的第一凹口以及第二深度的第 二凹口 ，該第一深度小於該第二深度，且該第一凹口的孔徑大於該第二凹口的孔徑； 絕緣層，配置於該矽基材上，且覆蓋該第一凹口與該第二凹口 ； 金屬種子層，覆蓋位於該第一凹口上方的該絕緣層； 線路層，覆蓋位於該第一凹口上方的該金屬種子層；晶片，配置於該第二凹口內，其中該晶片的上表面低於該線路層，且該晶片透過多條導 線與該線路層電性連接；封裝膠體，包覆該絕緣層、該金屬種子層、該線路層、該晶片以及該些導線，其中該封裝 膠體與該線路層實質上切齊；以及至少一金屬焊盤，配置於該線路層上，並顯露於該封裝膠體外。
8. 如權利要求7所述的晶片封裝結構，其中該線路層包括第一金屬層與第二金屬層， 該第一金屬層覆蓋該金屬種子層，而該第二金屬層覆蓋該第一金屬層。
全文摘要
本發明提供一種半導體工藝及應用此工藝所形成的矽基板及晶片封裝結構。首先，提供矽基材。接著，局部暴露矽基材的一表面，並蝕刻矽基材的此表面，以使矽基材形成有至少一具有第一深度的第一凹口及第二深度的第二凹口的階梯狀結構。第一深度小於第二深度，且第一凹口的孔徑大於第二凹口的孔徑。依序形成最終絕緣層、金屬種子層於階梯狀結構。形成圖案化光致抗蝕劑層於金屬種子層上。形成線路層覆蓋顯露於第一凹口上方的部分金屬種子層。之後，移除圖案化光致抗蝕劑層及位於其底下的部分金屬種子層。
文檔編號H01L23/28GK101752261SQ20081018331
公開日2010年6月23日 申請日期2008年12月2日 優先權日2008年12月2日
發明者呂致緯 申請人:欣興電子股份有限公司