利用反梯形柵極結構形成輕摻雜漏極的方法
2023-12-03 00:19:16 2
專利名稱：利用反梯形柵極結構形成輕摻雜漏極的方法
技術領域：
本發明是有關一種半導體組件的製造方法，特別是有關於一種利用形成反梯形形狀的柵極結構，形成輕摻雜漏極(lightly doped drain，LDD)的方法，以準確控制信道長度。
背景技術：
當半導體組件尺寸縮小的情況下，信道長度亦相對縮小，此時便會發生簡訊道效應的問題，已知解決簡訊道效應所造成的熱電子效應的方法如圖1A所示，在基底10上形成柵氧化層12與多晶矽柵極14的柵極堆棧結構，以該多晶矽柵極14為屏蔽，進行淺離子摻雜製程，以形成淺離子摻雜區16。
接著請參閱圖1B，於多晶矽柵極14二側形成間隙壁(spacer)18，以該間隙壁18與多晶矽柵極14為屏蔽，進行深摻雜製程，以形成源極20與漏極22結構，其中淺離子摻雜區內未被深離子摻雜的位置即為輕摻雜漏極輕摻雜漏極(LDD)24。
但是上述輕摻雜漏極(LDD)24結構在後續的熱製程中，因環境溫度的影響，使得輕摻雜漏極(LDD)24的離子將如圖1C所示橫向擴散，而侵入至信道區而縮簡訊道的長度，此現象會造成漏電流、擊穿效應與門極與淺離子摻雜區的寄生電容(parasitic capacitor)等簡訊道效應，這個簡訊道效應尤其在次微米製程中(小於0.15μm製程)特別明顯。
因此面臨半導體組件積集度越來越高，製程的線寬愈來愈小的情況下，半導體製程中的熱製程對淺離子摻雜區所造成的橫向擴散，不僅縮短了源極與漏極間的信道長度，進一步更造成簡訊道效應，影響組件的穩定性，使得難以製作較小的半導體組件，降低組件的合格率及電性品質。因此，本發明即在針對上述的缺失，提出一種利用反梯形柵極結構形成LDD的方法，以有效克服傳統方式的缺失。
發明內容本發明的主要目的是在提供一種利用反梯形柵極結構形成LDD的方法，其中可準確控制多晶矽柵極下方信道的長度，使其可應用在次微米的半導體製程中。
本發明的次要目的是在提供一種利用反梯形柵極結構形成LDD的方法，減少簡訊道效應的發生，以增進組件的特性及電性品質。
本發明的再一目的是在提供一種利用反梯形柵極結構形成LDD的方法，使得半導體組件縮小時，仍能保持組件的特性，以利組件製造並提升產品合格率。
為達到上述的目的，本發明是在一基底表面完成柵極堆棧結構後，利用蝕刻的方式將該柵極堆棧結構蝕刻成反梯形的態樣，再於柵極堆棧結構兩旁的基底中形成一淺離子摻雜區，經熱製程處理時，該淺離子摻雜區只會橫向擴散至柵極底緣的基底，而不會擴散至柵極堆棧結構下方的基底。
以下藉由具體實施例配合附圖詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。
圖1A至圖1C為習知製作LDD的剖面示意圖。
圖2A至圖2E為本發明製作LDD的剖面示意圖。
具體實施方式本發明是在基底上預先形成的一柵極堆棧結構，並將該柵極堆棧結構蝕刻成反梯形的形狀，使其在形成淺離子摻雜區後，經熱製程淺離子摻雜區僅橫向擴散至柵極堆棧結構的底邊周緣下方的基底，進行重離子摻雜而形成LDD結構時，可確保信道的長度，有效解決次微米半導體製程中常見的簡訊道效應。
圖2A至圖2E分別為本發明的較佳實施例製作LDD的各步驟剖面示意圖；如圖所示，本發明的製造方法是包括有下列步驟請參閱圖2A，首先在基底20上形成一柵氧化層22；然後在柵氧化層22上沉積一多晶矽層24，利用微影蝕刻技術蝕去該多晶矽層24，以定義形成一柵極堆棧結構26，其中形成該柵極氧化層22是利用熱氧化法，形成多晶矽層24採用化學氣相沉積法(CVD)。
接著蝕刻該柵極堆棧結構26，以將該柵極堆棧結構26蝕刻形成一如圖2B所示的反梯形的形狀，即柵極堆棧結構26頂邊261的寬度較底邊263為寬(如虛線所表示)，其中該蝕刻方法可為非等向性的蝕刻製程。
再請參閱圖2C，以為屏蔽，進行一淺離子摻雜製程，將摻雜的離子以0度角的角度植入基底20(即以離子束與基底20垂直)，在反梯形柵極堆棧結構26兩側，形成一淺離子摻雜區28，由於柵極堆棧結構26的反梯形形狀，使得離子植入的範圍只達到柵極堆棧結構26頂邊261的垂直線外的區，而該淺離子摻雜區28的離子為磷離子或硼離子。
再進行一熱製程，如快速熱回火(RTA)，使淺離子摻雜區28橫向擴散，該橫向擴散的區域以做為LDD的用，同時亦可對進行離子摻雜時受損的晶格進行修復，使植入的離子均勻分布。如圖2D所示，離子擴散的範圍只到反梯形柵極堆棧結構26的底邊263周緣的位置，即柵極堆棧結構26底邊263的兩側，而不會擴散至柵極堆棧結構26下方的信道。
再以柵極堆棧結構26為屏蔽，如圖2E所示，以垂直於基底20的角度進行一重離子摻雜製程，以分別形成源極30與漏極32，而在淺離子摻雜區28內未被深離子摻雜的地方即為LDD 34的結構。
因此，本發明中形成一反梯形的柵極堆棧結構，可廣泛應用在半導體製程中，利用蝕刻技術將柵極堆棧結構蝕刻形成一頂邊較底邊長的反梯形態樣，即預留後續熱製程中淺離子摻雜區可能擴散的距離，可有效減少淺離子摻雜區因熱產生的橫向擴散，而縮簡訊道距離的發生，不僅減少了多晶矽柵極與淺離子摻雜區間的寄生電容，更可防止源極與漏極產生擊穿現象及漏電流的發生，藉此增加產品的特性及電性品質，以提升產品的合格率。
以上所述的實施例僅是為說明本發明的技術思想及特點，其目的在使熟習此項技藝的人士能夠了解本發明的內容並據以實施，當不能以之限定本發明的專利範圍，即大凡依本發明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發明的專利範圍內。
權利要求
1.一種利用反梯形柵極結構形成輕摻雜漏極的方法，其特徵是包括下列步驟提供一基底，其上已形成一柵極堆棧結構，該柵極堆棧結構包括有一柵氧化層及多晶矽柵極；蝕刻該柵極堆棧結構，以形成一頂邊較底邊寬的反梯形態樣；以該柵極堆棧結構為屏蔽，進行一淺離子摻雜製程，以在該柵極堆棧結構兩側的該基底中，形成一淺離子摻雜區；及進行一熱製程，使得該淺離子摻雜區橫向擴散至該柵極堆棧結構的底邊周緣的該基底中，以形成輕摻雜漏極結構。
2.根據權利要求1所述的利用反梯形柵極結構形成輕摻雜漏極的方法，其特徵是該淺離子植入是以垂直該基底的角度進行摻雜。
3.根據權利要求1所述的利用反梯形柵極結構形成輕摻雜漏極的方法，其特徵是在進行該熱製程步驟後，更可在該基底中進行深離子植入，以形成源極與漏極。
4.根據權利要求1所述的利用反梯形柵極結構形成輕摻雜漏極的方法，其特徵是在形成該淺離子摻雜區的步驟後，更可在該基底中進行深離子植入，以形成源極與漏極。
5.根據權利要求1所述的利用反梯形柵極結構形成輕摻雜漏極的方法，其特徵是該淺離子摻雜是植入硼離子或磷離子。
全文摘要
本發明是提供一種利用反梯形柵極結構形成輕摻雜漏極的方法，其是在一基底表面形成一柵氧化層與多晶矽層的柵極堆棧結構後，利用蝕刻技術蝕刻柵極堆棧結構，以形成一頂邊寬底邊窄的反梯形結構，利用該柵極堆棧結構為屏蔽，進行一淺離子摻雜的垂直植入步驟，在柵極堆棧結構兩側的基底中形成一淺離子摻雜區，在後續的熱製程中，淺離子摻雜區將橫向擴散至柵極堆棧結構的底邊周緣下方的基底，以形成輕摻雜漏極結構。故確保柵極堆棧結構下方的信道長度，藉此保留柵極下方的信道距離，減少多晶矽柵極與淺摻雜區的電容，並可防止源極與漏極產生擊穿效應，使得當組件尺寸縮小的情況下，仍可保持組件的特性，提升產品的合格率。
文檔編號H01L21/02GK1476064SQ0213054
公開日2004年2月18日 申請日期2002年8月14日 優先權日2002年8月14日
發明者蔡孟錦, 金平中 申請人:上海宏力半導體製造有限公司