器件、高電子遷移率電晶體及控制其工作的方法
2023-12-07 09:41:46
器件、高電子遷移率電晶體及控制其工作的方法
【專利摘要】器件、高電子遷移率電晶體及控制其工作的方法。一種器件包括發送和接收電子電荷的源和漏。所述器件還包括提供所述源與所述漏之間的傳導路徑的至少一部分的第一疊層和第二疊層，其中，所述第一疊層包括第一極性的第一氮化鎵（GaN）層，所述第二疊層包括第二極性的第二氮化鎵（GaN）層，並且其中，所述第一極性不同於所述第二極性。至少一個柵在工作上連接到至少所述第一疊層以控制所述電子電荷的傳導，使得在所述器件的工作期間，所述傳導路徑包括形成在所述第一GaN層中的第一二維電子氣（2DEG）溝道以及形成在所述第二GaN層中的第二2DEG溝道。
【專利說明】器件、高電子遷移率電晶體及控制其工作的方法
【技術領域】
[0001]本發明總體上涉及基於氮化鎵(GaN)的高電子遷移率電晶體(HEMT)，更具體地講，涉及具有多個導電溝道的電晶體。
【背景技術】
[0002]高電子遷移率電晶體(HEMT)也稱作異質結構FET (HFET)或調製摻雜的FET(MODFET)電晶體，其包括層疊的半導體層。這些層的厚度、排列和材料隨不同類型的電晶體而變化。HEMT疊層可包括在具有較窄帶隙的另一材料的頂部生長的寬帶隙半導體層。具有不同帶隙的兩種材料的結稱作異質結。
[0003]如本文所使用的，異質結是出現在異種晶體半導體或其它材料的兩個層或區域之間的界面。常用材料組合是GaAs與AlGaAs，其中引入調製摻雜以用於二維電子氣(2DEG)生成。另一種使用的材料組合是GaN與AlGaN，其中引入極化電荷以用於2DEG生成。材料組合的選擇可根據應用而變化。
[0004]為了實現傳導，利用雜質對半導體進行摻雜，所述雜質貢獻移動電子(或空穴)。然而，那些電子由於與用於生成電子的雜質(摻雜物)的碰撞而減速。HEMT通過使用利用異質結生成的高遷移率電子來避免這種情況。異質結允許非常高濃度的高度移動傳導電子的非常薄的層，從而給予溝道非常低的電阻，即，高電子遷移率。
[0005]使用氮化鎵(GaN)HEMT的HEMT在高功率下表現良好。如本文所使用的，適合於電晶體的GaN材料可包括二元、三元或四元材料。
[0006]圖1示出美國專利公開第2009/0146185號中描述的傳統GaN HEMT器件的示例，其可被設計為具有-3V的閾值電壓。層10是諸如SiC、藍寶石、Si或GaN的基板，層11是GaN緩衝層，層12是AlGaN (作為示例具有20%A1組成(Ala2Gatl.8N))。層11和12均為Ga面(Ga-face)材料。需要負柵電壓以使柵下的2DEG耗盡，從而使器件截止。
[0007]GaN HEMT器件可包括一個III族氮化物半導體本體，其上形成有至少兩個III族氮化物層。形成III族氮化物層12的材料(例如，AlGaN)的帶隙大於形成緩衝層11的材料(例如，GaN)的帶隙。由相鄰III族氮化物層中的不同材料導致的極化場在兩個層的結9附近(具體地講，在具有較窄帶隙的層中)誘發導電二維電子氣(2DEG)區域。在附圖中始終將2DEG區域或溝道示出為虛線。傳導電流的一個層是溝道層。本文中，載流溝道或2DEG溝道所在的較窄帶隙層稱作溝道層。器件還包括柵電極18以及在柵電極18 —側的源電極16和漏電極17。柵與漏以及柵與源之間的使得能夠穿過器件傳導電流的區域是訪問區7。柵電極18下方的區域是柵區6。
[0008]對GaN器件的設計的改進聚焦於單柵單溝道Ga極性GaN基HEMT。然而，傳統Ga極性HEMT在製備增強模式(E模式)器件中通常需要諸如柵凹陷結構、氟處理或帽層的高級工藝技術。那些技術可耗盡柵區下面的2DEG，但遭受可控性問題或晶格損傷問題。
[0009]N極性GaN HEMT器件具有反轉的極化場，並且可在製備具有低訪問電阻的單溝道E模式器件方面優於Ga極性器件，特別是對於低壓工作而言(參見例如美國專利第7，948，Oll號)。然而，儘管N極性器件的性能提高，但是N極性GaN HEMT在低偏壓下的驅動電流小於最新技術的Ga極性GaN HEMT。此驅動電流局限使RF放大能力劣化，並且限制了器件的輸出功率密度。
[0010]由 Rongming Chu 在「AlGaN-GaN Double-Channel HEMTs」 (IEEE Transact1nson Electron Device Letters,第52卷,第4期,第438頁,2005年4月)中描述的耗盡模式單柵雙溝道Ga極性GaN HEMT在各個GaN層中生成溝道，但是對兩個溝道均缺少柵控制，並且不適合於電力故障保護應用。
[0011]因此，需要改進HEMT器件的電流驅動能力、輸出功率性能和柵可控性。
【發明內容】
[0012]本發明要解決的問題
[0013]本發明的一個目的在於提供一種具有增強的載流能力的器件(例如高電子遷移率電晶體(HEMT))。一些實施方式的另一目的在於提供一種具有多溝道傳導路徑的HEMT器件。一些實施方式的另一目的在於提供一種在保留載流能力的同時在低壓下工作的HEMT。一些實施方式的另一目的在於提供一種具有對稱和不對稱柵控制這二者並且靈活地生成溝道傳導路徑的HEMT。一些實施方式的另一目的在於提供一種具有E模式/D模式或混合的E模式和D模式工作的HEMT。
[0014]技術方案
[0015]本發明的一些實施方式基於這樣的認識:可使用不同極性氮化物疊層來生成具有多個溝道的HEMT，所述溝道形成源與漏之間的傳導路徑的至少一部分。具體地講，如果HEMT的疊層具有不同的極性，則與由相同極性的疊層形成的溝道的幹擾相比，溝道之間的幹擾最小化。
[0016]在一些實施方式中，各個疊層包括對應極性的GaN層和可選的勢壘層。溝道可通過由GaN層和勢壘層製成的異質結或者通過柵與GaN層之間的電容關係來形成。在各個疊層中形成雙溝道將導致在器件內生成多個溝道。另外，由於器件內的各個溝道的量子限制而抑制了溝道幹擾。
[0017]還認識到，仔細選擇柵電介質材料和厚度將是有利的。這是因為在柵與GaN層之間的電容稱合的控制下，柵電介質層的性質與柵電壓有關。例如，在一些實施方式中，表面柵電介質層的等效氧化物厚度與金屬-絕緣體-氧化物電容成反比。仔細選擇應該確保最小電壓足以控制2DEG溝道並且生成和控制反轉載流子溝道。
[0018]一些實施方式利用了將疊層的層的厚度最小化直至最佳厚度，從而避免雙溝道之間的幹擾。這可針對雙柵和單柵多溝道器件這二者執行。
[0019]還認識到，柵控制的靈活性可生成多個溝道。這是因為溝道生成是施加到柵的電壓的函數。在本發明的具有雙柵結構的一些實施方式中，通過應用對稱或不對稱柵控制，可在不同的柵偏壓下誘發各種數量的溝道。在本發明的具有單柵結構的一些實施方式中，通過在不同的電壓下應用柵控制，可生成各種數量的溝道。
[0020]因此，一個實施方式公開了一種器件，該器件包括:源，該源發送電子電荷；漏，該漏接收所述電子電荷；第一疊層，該第一疊層提供所述源與所述漏之間的傳導路徑的至少一部分，其中，所述第一疊層包括第一極性的第一組層，該第一組層包括所述第一極性的第一氮化鎵(GaN)層；第二疊層，該第二疊層提供所述源與所述漏之間的所述傳導路徑的至少一部分，其中，所述第二疊層包括第二極性的第二組層，該第二組層包括所述第二極性的第二氮化鎵(GaN)層，並且其中，所述第一極性不同於所述第二極性；以及至少一個柵，所述柵在工作上連接到至少所述第一疊層以控制所述電子電荷的傳導，使得在所述器件的工作期間，所述傳導路徑包括形成在所述第一 GaN層中的第一二維電子氣(2DEG)溝道以及形成在所述第二 GaN層中的第二 2DEG溝道。
[0021]另一實施方式公開了一種高電子遷移率電晶體(HEMT)，該HEMT包括:源，該源通過傳導路徑發送電子電荷；源，該源發送電子電荷；漏，該漏接收所述電子電荷；第一疊層，該第一疊層提供所述源與所述漏之間的傳導路徑的至少一部分，其中，所述第一疊層包括第一極性的第一組層，該第一組層包括所述第一極性的第一氮化鎵(GaN)層；第二疊層，該第二疊層提供所述源與所述漏之間的所述傳導路徑的至少一部分，其中，所述第二疊層包括第二極性的第二組層，該第二組層包括所述第二極性的第二氮化鎵(GaN)層，並且其中，所述第一極性不同於所述第二極性；第一柵，該第一柵電連接到所述第一疊層；第二柵，該第二柵電連接到所述第二疊層；以及控制器，該控制器控制所述第一柵的第一電壓和所述第二柵的第二電壓，其中，所述傳導路徑包括基於由所述控制器選擇的所述第一電壓和所述第二電壓生成的可變數量的溝道。
[0022]另一實施方式公開了一種控制高電子遷移率電晶體(HEMT)的工作的方法，該方法包括以下步驟:確定將電子電荷從所述HEMT的源發送到漏所需的傳導路徑的溝道的數量；確定要應用於所述HEMT的至少一個柵以生成所需數量的溝道的控制模式；以及生成將所述電壓施加於所述柵的命令。所述方法的步驟可由處理器執行。
[0023]本發明的效果
[0024]根據本發明，可提供一種具有增強的載流能力的器件(例如，高電子遷移率電晶體(HEMT))、一種具有多溝道傳導路徑的HEMT器件、一種在保留載流能力的同時在低壓下工作的HEMT、一種具有對稱和不對稱柵控制這二者並且靈活地生成溝道傳導路徑的HEMT以及一種具有E模式/D模式或混合的E模式和D模式工作的HEMT。
【專利附圖】
【附圖說明】
[0025]圖1是具有單溝道的傳統高電子遷移率電晶體(HEMT)的示圖；
[0026]圖2A是根據本發明的實施方式的器件的示意圖；
[0027]圖2B是根據本發明的實施方式的在N極性GaN疊層的頂部上具有Ga極性GaN疊層的聞電子遷移率電晶體的不意圖；
[0028]圖3A是根據本發明的實施方式的在Ga極性GaN疊層的頂部上具有N極性GaN疊層的雙柵多溝道高電子遷移率電晶體的示意圖；
[0029]圖3B是根據本發明的實施方式的在Ga極性GaN疊層的頂部上具有N極性GaN疊層的另一雙柵多溝道高電子遷移率電晶體的示意圖；
[0030]圖4是根據本發明的實施方式的在Ga極性GaN疊層的頂部上具有N極性疊層的單柵多溝道高電子遷移率電晶體的示意圖；
[0031]圖5是根據本發明的一些實施方式設計的HEMT的工作的控制方法的流程圖；
[0032]圖6A和圖6B是根據本發明的一些實施方式的HEMT的設計方法的示圖；
[0033]圖7A是根據本發明的一些實施方式的E模式雙柵多溝道HEMT器件在零偏壓下的能帶圖；
[0034]圖7B是根據本發明的一些實施方式的器件在4V柵偏壓下的導電帶的能帶圖；
[0035]圖7C是根據本發明的一些實施方式的雙柵雙溝道HEMT器件的輸入特性的曲線圖；
[0036]圖7D是根據本發明的一些實施方式的雙柵雙溝道HEMT器件的輸出特性的曲線圖；
[0037]圖8A是根據本發明的一些實施方式的多溝道HEMT在零偏壓下的能帶圖；
[0038]圖SB是根據本發明的一些實施方式的多溝道HEMT在4V柵偏壓下的能帶圖；
[0039]圖SC是根據本發明的一些實施方式的雙柵多溝道HEMT器件的輸入特性的曲線圖；
[0040]圖8D是根據本發明的一些實施方式的雙柵雙溝道HEMT器件的輸出特性的曲線圖；
[0041]圖9A是根據本發明的一些實施方式的E模式單柵雙溝道HEMT器件的能帶圖；
[0042]圖9B是具有足夠的正柵偏壓的根據本發明的一些實施方式的E模式單柵雙溝道HEMT器件的能帶圖；
[0043]圖9C是具有足夠的正柵偏壓的根據本發明的一些實施方式的單柵多溝道HEMT器件的能帶圖；
[0044]圖9D是根據本發明的一些實施方式的單柵雙溝道HEMT器件的輸入特性的曲線圖；
[0045]圖9E是根據本發明的一些實施方式的單柵雙溝道HEMT器件的輸出特性的曲線圖；
[0046]圖9F是根據本發明的一些實施方式的單柵多溝道HEMT器件的輸入特性的曲線圖；以及
[0047]圖9G是根據本發明的一些實施方式的單柵多溝道HEMT器件的輸出特性的曲線圖。
【具體實施方式】
[0048]圖2A示出根據本發明的一些實施方式設計的器件200的示意圖。該器件可以是高電子遷移率電晶體(HEMT)，其包括發送電子載流子的源201以及接收電子載流子的漏202。該器件還包括用於提供源與漏之間的傳導路徑的至少一部分的不同極性的兩個疊層，即，第一疊層210和第二疊層220。該器件還可包括層疊在第一疊層和第二疊層之間的中間層207以及在工作上連接到至少第一疊層以控制電子電荷的傳導的至少一個柵205。
[0049]在各種實施方式中，第一疊層和第二疊層是包括氮化鎵(GaN)層的異質結構以用於由於異質結處的極化差異而生成二維電子氣(2DEG)溝道。例如，柵205控制電子電荷的傳導，使得在器件的工作期間，傳導路徑包括形成在第一 GaN層269中的第一二維電子氣(2DEG)溝道279以及形成在第二 GaN層268中的第二 2DEG溝道278。
[0050]本發明的一些實施方式基於這樣的認識:不同極性氮化物疊層可用於生成具有多個溝道的HEMT，所述多個溝道形成源與漏之間的傳導路徑的至少一部分。
[0051]例如，具有一個極性的器件結構(例如，AlGaN/GaN/AlGaN/GaN結構)可用於生成傳導路徑的最多兩個溝道。另外，單極性結構在控制方面更具挑戰，可僅具有一個控制模式(例如，D模式)。相比之下，具有不同極性的疊層的器件可增加溝道的數量，並且提高控制能力。
[0052]利用各種絕緣體技術，不同極性的兩個疊層可集成在一起以生成最多四個溝道。與由相同極性的疊層形成的那些溝道相比，屬於不同極性的不同疊層的溝道之間的幹擾可降低。
[0053]因此，在本發明的各種實施方式中，第一疊層210包括第一極性的第一組層，SP，該第一組層包括第一 GaN層269和相關的第一極性的極化層，第二疊層220包括第二極性的第二組層，即，該第二組層包括第二 GaN層268和相關的第二極性的極化層。根據上述認識，第一極性不同於第二極性。例如，第一疊層可為Ga極性的極性(例如，Wurtzite
[0001]Ga極性)，第二疊層可為N極性的極性(例如，
[0001]N極性)。疊層的極性可反轉。
[0054]在各種實施方式中，基於器件的設計和目的來選擇中間層207的類型。分離氮化物疊層的絕緣體為能帶工程提供兩個準獨立的體系以便於傳導路徑生成的靈活柵控制。例如，在一個實施方式中，中間層包括絕緣體，例如氮化招/氧化招(ΑΙΝ/ΑΙΟχ)絕緣體。在一個實施方式中，為了實現極性反轉並維持兩個不同疊層的獨立工作，中間層的厚度為至少5nm。
[0055]在另選的實施方式中，通過經由等離子體輔助分子束外延方法(命名為Mg+N處理)生長的氮化鎂化合物來實現極性反轉。通過Mg+N處理，相反極性GaN疊層可附著在一起，而無需為了上面一個的生長而引入緩衝層。此實施方式允許兩個疊層中的溝道生成的同步單柵控制。
[0056]還認識到，如果正確選擇柵的電介質材料的厚度和/或疊層的厚度和結構，則柵與疊層的層之間的電容關係可生成傳導路徑的附加溝道，即，反轉載流子溝道。另外，在本發明的一些實施方式中，在器件200的工作期間，傳導路徑可包括最多四個溝道，即，最多兩個2DEG溝道278和279以及最多兩個反轉載流子溝道276和277。
[0057]在本發明的一些實施方式中，器件可包括兩個柵，例如，電連接到第一疊層的第一柵205以及電連接到第二疊層的第二柵206。這些實施方式使得能夠更好地控制對應疊層中的溝道的生成。另外，這些實施方式使得能夠對稱和不對稱地控制器件，即，提供具有第一柵和第二柵的對稱和不對稱控制這二者的HEMT。在對稱控制期間，供應給第一柵和第二柵的電壓相同。在不對稱控制期間，供應給第一柵的電壓不同於供應給第二柵的電壓。對稱和不對稱控制使得能夠生成傳導路徑的可變數量的溝道。
[0058]例如，在一個實施方式中，器件200在工作上連接到控制器500以控制第一柵的第一電壓和第二柵的第二電壓。傳導路徑包括根據由控制器選擇的第一電壓和第二電壓生成的可變數量的溝道。所述可變數量的溝道包括最多四個溝道，所述最多四個溝道是從由以下各項構成的組中選擇出的:形成在第一 GaN層中的第一二維電子氣(2DEG)溝道、形成在第一疊層的第二 GaN層中的第二 2DEG溝道、形成在第一 GaN層中的第一反轉載流子溝道以及形成在第二疊層的第二 GaN層中的第二反轉載流子溝道(從下往上數)。
[0059]如上所述，由於異質結而在第一 GaN層和第二 GaN層中形成第一 2DEG溝道和第二2DEG溝道，由於第一柵與第一 GaN層之間的電容關係而形成第一反轉載流子溝道，由於第二柵與第二 GaN層之間的電容關係而形成第二反轉載流子溝道。對於一些應用而言，具有通過傳導路徑發送電子載流子的可變數量的溝道的HEMT是有利的。
[0060]在一些實施方式中，柵的電介質層的等效氧化物厚度與形成反轉載流子溝道的金屬-絕緣體-氧化物電容成反比。控制器確定足以生成並控制2DEG溝道和反轉載流子溝道的最小電壓。另外，選擇表面柵電介質和柵電子材料以建立足夠的肖特基勢壘高度，從而防止柵漏。還認識到，仔細選擇GaN層的厚度是有利的。這是因為，柵電場滲透與層厚度成反比。例如，在單柵多溝道器件的各種實施方式中，第一疊層的GaN層的厚度的減小增強了第二疊層的GaN層中的溝道的柵控制。
[0061 ] 圖2B示出根據本發明的一個實施方式設計的器件200的示意圖。在此實施方式的器件200中，第一疊層210包括Ga極性GaN疊層，第二疊層220包括N極性GaN疊層。第一疊層210包括Ga極性緩衝層215、層疊在Ga極性緩衝層上的第一 Ga極性勢壘層214、層疊在第一 Ga極性勢壘層上的Ga極性GaN層213、層疊在Ga極性GaN層上的第二 Ga極性勢壘層212以及層疊在第二 Ga極性勢壘層上的第一絕緣體層211。層的其它變化也是可能的。
[0062]類似地，第二疊層220包括第二絕緣體層221、層疊在第二絕緣體層上的第一 N極性勢壘層222、層疊在第一 N極性勢壘層上的N極性GaN層223、層疊在N極性GaN層上的第二 N極性勢壘層224以及層疊在第二 N極性勢壘層上的N極性GaN緩衝層225。中間層230將N極性GaN疊層和Ga極性GaN疊層這二者集成在一個器件內。應用雙柵241和242以用於GaN溝道層中的溝道生成。
[0063]GaN層223和213是溝道層。在器件200的對稱或不對稱工作期間，一個二維電子氣(2DEG)溝道260形成在Ga極性GaN層213中；另一二維電子氣(2DEG)溝道261形成在N極性GaN層223中。溝道260、261形成源與漏之間的傳導路徑的至少一部分。因此，由於雙2DEG溝道傳導路徑，器件200可增強載流能力。
[0064]圖3A示出根據本發明的另一實施方式設計的器件300的示意圖。器件300包括N極性GaN疊層310和Ga極性GaN疊層320。疊層310包括絕緣體層311、表面極化勢壘層312、GaN溝道層313、背極化勢壘314和緩衝層315。類似地，疊層320包括絕緣體321、表面極化勢壘322、GaN溝道層323、背極化勢壘324和緩衝層325。中間層330將Ga極性GaN疊層和N極性GaN疊層集成在一個器件內。應用雙柵341和342以用於GaN溝道層中的溝道生成。在器件300的對稱或不對稱工作期間，反轉載流子溝道360和二維電子氣(2DEG)溝道350可形成在N極性層310中。另一反轉載流子溝道361和二維電子氣(2DEG)溝道351可形成在Ga極性層320中。溝道350、351、360、361形成源與漏之間的傳導路徑的至少一部分。
[0065]反轉載流子溝道360、361歸因於由341/311/312/313層和/或由342/321/322/323層形成的金屬-絕緣體-半導體(MIS)電容器處施加的柵電壓。因此，根據四個可能溝道的生成的柵控制，器件300可具有更大的載流能力以及特定數量的溝道。
[0066]圖3B示出根據本發明的另一實施方式的雙柵多溝道HEMT器件301。在此實施方式中，分別插入柵源疊層370,371和柵漏疊層380,381o對區域370、371、380和381的表面進行超淺摻雜390，以確保連接源和漏的完整傳導路徑(包括用於N極性疊層的溝道360、366和367以及用於Ga極性疊層的溝道361、368和369)以用於表面反轉載流子溝道。
[0067]類似地，勢壘層也在延伸區域中延伸以誘發2DEG溝道356、357、358和359，以形成完全傳導路徑。應該注意的是，可以按照幾納米控制表面摻雜的擴散深度，以使表面反轉載流子溝道與2DEG溝道之間的交疊最小化。延伸區域370、371、380和381的長度可對稱或不對稱。柵漏區域的長度的增加可減小漏電流，並且減輕柵邊緣的漏側處的峰值電場，以提高器件擊穿性能。
[0068]還認識到，對於器件200和300，通過選擇勢壘層的厚度，雙柵極性反轉GaNHEMT能夠提供E模式/D模式或者混合的E模式和D模式工作。因此，本發明的一些實施方式基於預定模式來選擇勢壘層的厚度。
[0069]圖4示出根據本發明的實施方式設計的器件400的示意圖。器件400包括N極性GaN疊層410和Ga極性GaN疊層420。疊層410包括柵絕緣體411、表面極化勢壘412、GaN溝道層413和背極化勢壘414。
[0070]類似地，疊層420包括表面極化勢壘422、GaN溝道層423、背極化勢壘424和緩衝層425。中間層430包括通過特定處理實現的薄摻雜層。例如，在一個實施方式中，摻雜層通過Mg+N處理形成。其它實施方式使用不同的技術。摻雜層將Ga極性GaN疊層和N極性GaN疊層這二者集成在一個器件內。應用柵440以用於GaN溝道層中的溝道生成。通過選擇Mg+N處理以調整固定的電荷以抵消極性反轉界面處的極化電荷，可在器件內生成多個溝道。在N極性GaN層中可誘發反轉溝道450和2DEG溝道460，而在Ga極性GaN層中可僅誘發2DEG溝道461。
[0071]在此實施方式中，2DEG溝道460和461分別被限制在通過界面426和427處的對應異質結形成的量子阱中。反轉載流子溝道450歸因於由440/411/412/413形成的MIS電容器處施加的柵電壓。因此，由於多溝道，器件400可增強載流能力。還可根據柵控制來生成特定數量的溝道。
[0072]在器件400中，疊層410和420的排列可反轉。然而，對於單柵多溝道器件，與Ga極性疊層布置在N極性疊層頂部的結構相比，在Ga極性疊層420的頂部布置N極性疊層410可對溝道提供更好的柵控制。在圖4所示的器件的設計中，兩個2DEG溝道460和461之間的壓降僅涉及兩個薄勢壘層，這提供了兩個溝道的更加同步的柵控制。
[0073]勢壘層的選擇改變溝道生成。例如，具有2/20/2nm N極性疊層410和3/20/3nmGa極性疊層420的單柵多溝道器件可僅生成N極性GaN層中的反轉溝道和Ga極性GaN層中的2DEG溝道。這是因為Ga極性表面勢壘層422的較強極化抵消了 N極性背勢壘414對N極性GaN層413中的2DEG溝道生成的影響。
[0074]N極性GaN層413的減小加強了對N極性GaN層和Ga極性GaN層(413和423)中的兩個2DEG溝道的柵控制。例如，除了 N極性GaN層和Ga極性GaN層中的2DEG溝道460和461之外，具有2/10/2nm N極性疊層410和2/20/2nm Ga極性疊層420的單柵多溝道器件可在N極性GaN層中生成另一反轉溝道450。這是因為通過相等的勢壘極化和減小的表面層厚度，使2DEG生成同步，並且加強溝道位置處的電場。
[0075]圖5示出根據本發明的一些實施方式設計的HEMT的工作的控制方法的流程圖。該方法可由控制器500利用例如處理器來實現。控制器500可以是HEMT的內部模塊，或者可被實現為單獨的裝置。
[0076]方法500確定(510)將電子電荷從HEMT的源發送到漏所需的溝道的數量。例如，可基於目標電流值和半導體性質(例如材料、製造工藝以及器件的結構)，來確定溝道的數量。接下來，所述方法確定(520)要應用於HEMT的至少一個柵和漏端以生成所需數量的溝道的控制模式。接下來，生成(530)應用上述控制模式的命令。控制模式包括參照源接地端的柵偏壓和漏電源電壓。有利的是，此方法使得能夠獨立地控制柵以生成可變數量的溝道。
[0077]所需數量的溝道根據電壓而變化，並且包括由於異質結而形成的二維電子氣(2DEG)溝道以及由於HEMT的至少一個層與HEMT的柵之間的電容關係而形成的反轉載流子溝道中的一個或者它們的組合。例如，反轉載流子溝道的引入增加了溝道的數量。為了生成反轉溝道，一些實施方式通過優化MIS結構來增大柵電容。
[0078]圖6A示出根據本發明的一些實施方式設計的HEMT的器件結構的確定方法的流程圖。該方法從功率器件的規格(600)開始，所述規格可包括電晶體類型、擊穿電壓、功率運載能力、功率效率等中的一個或它們的組合。利用該規格，確定正規化電流驅動能力(601)以指定所需數量的溝道(602)。另外，確定器件工作模式(611)(例如，E模式或D模式)，進而可限定GaN極化疊層(603)。
[0079]根據步驟602和603的結果，確定疊層分層(613)和柵控制模式(604)。在一些實施方式中，可根據標準確定器件的結構(605)。例如，不對稱柵控制或四元溝道器件需要雙柵VPIH (垂直極性反轉異質結構)可導致結構(606)。另一方面，對於對稱柵控制，可使用單柵和雙柵VPIH (607) 二者。通過2DEG和反轉溝道的組合來實現多溝道。
[0080]圖6B示出如上所述的多溝道HEMT的設計方法680。在設計HEMT之後，可對應地製造(640) HEMT。在步驟610處選擇上述N極性層和Ga極性層的規格。在器件工作模式步驟620中，根據器件的模式621或625來確定(623和627)絕緣體層和勢壘層這二者的極化材料、厚度。一些實施方式還確定包括阱和固定電荷的層的表麵條件以用於閾值電壓調整。
[0081]在工作條件步驟630期間，確定(655)漏偏壓規格650，這包括(但不限於)漏柵長度、絕緣體層長度和絕緣體材料的選擇。
[0082]為了增強擊穿電壓，確定(665)漏電流規格660，這包括(但不限於)器件的總長度、柵的長度、N極性和Ga極性厚度、絕緣體和勢壘的材料和厚度的選擇。
[0083]確定(675)柵偏壓規格670，這包括(但不限於)絕緣體材料和絕緣體厚度以及N極性和Ga極性層厚度的選擇。如上所述，在進行器件組件的選擇時需要在器件性能規格之間進行權衡。方法600的一些步驟利用處理器來確定。
[0084]例如，在一個實施方式中，根據在工作期間施加到柵的電壓來選擇絕緣體層的厚度。換言之，絕緣體層可與設定進行工作的柵電壓的範圍的閾值電壓有關。
[0085]儘管溝道生成於同一層中，但是反轉載流子溝道生成和底部2DEG溝道生成的物理現象不同。可根據僅最新技術下的工藝技術和經驗來調整2DEG組件的閾值電壓。為了誘發足夠的反轉載流子，一個實施方式誘發柵偏壓達到閾值電壓VT，該閾值電壓Vt被定義為
[0086]
【權利要求】
1.一種器件，該器件包括: 源，該源發送電子電荷； 漏，該漏接收所述電子電荷； 第一疊層，該第一疊層提供所述源與所述漏之間的傳導路徑的至少一部分，其中，所述第一疊層包括第一極性的第一組層，該第一組層包括所述第一極性的第一氮化鎵GaN層； 第二疊層，該第二疊層提供所述源與所述漏之間的所述傳導路徑的至少一部分，其中，所述第二疊層包括第二極性的第二組層，該第二組層包括所述第二極性的第二氮化鎵GaN層，並且其中，所述第一極性不同於所述第二極性；以及 至少一個柵，該至少一個柵在工作上連接到至少所述第一疊層以控制所述電子電荷的傳導，使得在所述器件的工作期間，所述傳導路徑包括形成在所述第一 GaN層中的第一二維電子氣2DEG溝道以及形成在所述第二 GaN層中的第二 2DEG溝道。
2.根據權利要求1所述的器件，該器件還包括: 中間層，該中間層層疊在所述第一疊層與所述第二疊層之間。
3.根據權利要求2所述的器件，其中，所述中間層包括氮化鋁/氧化鋁絕緣體。
4.根據權利要求2所述的器件，其中，所述中間層包括摻雜層。
5.根據權利要求 4所述的器件，其中，所述摻雜層是通過鎂+氮化物處理而形成的。
6.根據權利要求1所述的器件，其中，所述至少一個柵包括電連接到所述第一疊層的第一柵以及電連接到所述第二疊層的第二柵。
7.根據權利要求1所述的器件，其中，所述第一疊層包括N極性勢壘層、N極性GaN層和N極性緩衝層，並且其中，所述第二疊層包括Ga極性勢壘層、Ga極性GaN層和Ga極性緩衝層。
8.根據權利要求1所述的器件， 其中，所述第一疊層包括Ga極性緩衝層、層疊在該Ga極性緩衝層上的第一 Ga極性勢壘層、層疊在該第一 Ga極性勢壘層上的Ga極性GaN層、層疊在該Ga極性GaN層上的第二Ga極性勢壘層以及層疊在該第二 Ga極性勢壘層上的第一絕緣體層， 其中，所述第二疊層包括第二絕緣體層、層疊在該第二絕緣體層上的第一 N極性勢壘層、層疊在該第一 N極性勢壘層上的N極性GaN層、層疊在該N極性GaN層上的第二 N極性勢壘層以及層疊在該第二 N極性勢壘層上的N極性GaN緩衝層，並且 其中，所述至少一個柵包括電連接到所述第一疊層的第一柵以及電連接到所述第二疊層的第二柵，其中，所述第一疊層的所述第一絕緣體層靠近所述第一柵布置，並且其中，所述第二疊層的所述第二絕緣體層靠近所述第二柵布置。
9.根據權利要求8所述的器件，其中，所述第一絕緣體層的厚度和所述第二絕緣體層的厚度被選擇為使得在所述器件的工作期間，所述傳導路徑包括形成在所述Ga極性層中的第一反轉載流子溝道和形成在所述N極性層中的第二反轉載流子溝道。
10.根據權利要求8所述的器件，其中，所述第一絕緣體層的厚度和所述第二絕緣體層的厚度與所述第一絕緣體層和所述第二絕緣體層的材料的介電常數成比例。
11.根據權利要求8所述的器件，其中，所述第一絕緣體層或所述第二絕緣體層的厚度被選擇為使得足以生成所述第一 2DEG溝道或所述第二 2DEG溝道的最小電壓也足以生成所述第一反轉載流子溝道或所述第二反轉載流子溝道。
12.一種高電子遷移率電晶體HEMT，該HEMT包括: 源，該源通過傳導路徑發送電子電荷； 源，該源發送電子電荷； 漏，該漏接收所述電子電荷；第一疊層，該第一疊層提供所述源與所述漏之間的傳導路徑的至少一部分，其中，所述第一疊層包括第一極性的第一組層，該第一組層包括所述第一極性的第一氮化鎵GaN層；第二疊層，該第二疊層提供所述源與所述漏之間的所述傳導路徑的至少一部分，其中，所述第二疊層包括第二極性的第二組層，該第二組層包括所述第二極性的第二氮化鎵GaN層，並且其中，所述第一極性不同於所述第二極性； 第一柵，該第一柵電連接到所述第一疊層； 第二柵，該第二柵電連接到所述第二疊層；以及控制器，該控制器控制所述第一柵的第一電壓和所述第二柵的第二電壓，其中，所述傳導路徑包括基於由所述控制器選擇的所述第一電壓和所述第二電壓生成的可變數量的溝道。
13.根據權利要求12所述的HEMT，其中，所述可變數量的溝道包括最多四個溝道，該最多四個溝道是從由以下各項構成的組中選擇出的:形成在所述第一 GaN層中的第一二維電子氣2DEG溝道、形成在所述第二 GaN層中的第二 2DEG溝道、形成在所述第一 GaN層中的第一反轉載流子溝道以及形成在所述第二 GaN層中的第二反轉載流子溝道。
14.根據權利要求13所述的HEMT，其中，所述第一2DEG溝道和所述第二 2DEG溝道是由於異質結而通過所述第一 GaN層和所述第二 GaN層形成的，所述第一反轉載流子溝道是由於所述第一柵與所述第一 GaN層之間的電容關係而形成的，並且所述第二反轉載流子溝道是由於所述第二柵與所述第二 GaN層之間的電容關係而形成的。
15.根據權利要求13所述的HEMT，該HEMT還包括: 第一源柵區域和第二源柵區域；以及 第一漏柵區域和第二漏柵區域，其中，對所述源柵區域和所述漏柵區域的表面進行了摻雜，以形成所述第一反轉載流子溝道和所述第二反轉載流子溝道的所述傳導路徑的至少一部分。
16.根據權利要求12所述的HEMT， 其中，所述第一疊層包括Ga極性緩衝層、層疊在該Ga極性緩衝層上的第一 Ga極性勢壘層、層疊在該第一 Ga極性勢壘層上的Ga極性GaN層、層疊在該Ga極性GaN層上的第二Ga極性勢壘層以及層疊在該第二 Ga極性勢壘層上的第一絕緣體層， 其中，所述第二疊層包括第二絕緣體層、層疊在該第二絕緣體層上的第一 N極性勢壘層、層疊在該第一 N極性勢壘層上的N極性GaN層、層疊在該N極性GaN層上的第二 N極性勢壘層以及層疊在該第二 N極性勢壘層上的N極性GaN緩衝層，並且 其中，所述第一疊層的所述第一絕緣體層靠近所述第一柵布置，並且其中，所述第二疊層的所述第二絕緣體層靠近所述第二柵布置。
17.根據權利要求16所述的HEMT，其中，各個勢壘層包括未摻雜的極化層，並且各個絕緣體層包括層疊在耗盡層上的電介質層，並且其中，所述第一 GaN層和所述第二 GaN層被無意地摻雜。
18.根據權利要求17所述的HEMT，其中，當未施加電壓時，所述耗盡層耗盡所述第一柵和所述第二柵下方的所述第一 2DEG溝道和所述第二 2DEG溝道。
19.一種控制高電子遷移率電晶體HEMT的工作的方法，該方法包括以下步驟: 確定將電子電荷從所述HEMT的源發送到漏所需的傳導路徑的溝道的數量； 確定要應用於所述HEMT的至少一個柵以生成所需數量的溝道的控制模式；以及 生成將所述電壓施加於所述柵的命令，其中，所述方法的步驟由處理器執行。
20.根據權利要求19所述的方法，其中，所需數量的溝道根據電壓而變化，並且包括由於異質結而形成的二維電子氣2DEG溝道和由於所述HEMT的至少一個層與所述HEMT的所述柵之間的電容關 系而形成的反轉載流子溝道中的一個或者它們的組合。
【文檔編號】H01L29/10GK104051519SQ201410096339
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月15日
【發明者】張坤好, 馮沛傑, 馬瑞 申請人:三菱電機株式會社